JPS6386640A - Data communication equipment - Google Patents

Data communication equipment

Info

Publication number
JPS6386640A
JPS6386640A JP61229520A JP22952086A JPS6386640A JP S6386640 A JPS6386640 A JP S6386640A JP 61229520 A JP61229520 A JP 61229520A JP 22952086 A JP22952086 A JP 22952086A JP S6386640 A JPS6386640 A JP S6386640A
Authority
JP
Japan
Prior art keywords
data
communication
transmission
data communication
transmitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61229520A
Other languages
Japanese (ja)
Inventor
Tatsuo Matsubara
松原 達夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61229520A priority Critical patent/JPS6386640A/en
Publication of JPS6386640A publication Critical patent/JPS6386640A/en
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

PURPOSE:Not to interfere with data communication and to fully execute the communication even at the time of connecting in multi-link by removing jitter components in reproduced data. CONSTITUTION:The data having the jitter components is written in a bit buffer circuit 6 and read out with a free run clock which has nearly equal frequency to a write clock frequency(data speed) so as to remove the jitter of the reproduced data. in this case a bit slip in the bit buffer circuit 6 is caused by the shift of frequency between the write clock and the read clock but the bit slip can be prevented by interposing signal pause sections at intervals of a certain time in a transmitted signal which comes from a data terminal device and is stored in a memory 3 for a while to be transmitted to a transmission line 11 in the transmission part 1 of a transmission-reception device for transmitting data. Thus there is no interference in the data communication and even if the transmission reception device for transmitting data is connected in the multi-link, it is evaded that the communication is made impossible.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ通信装置に関し、特にデータ端末装置
間のデータ通信におけるデータ通信装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data communication device, and particularly to a data communication device for data communication between data terminal devices.

〔従来の技術〕[Conventional technology]

一般にデータ端末装置間のデータ通信は、近傍にデータ
伝送用送受信装置を設置し、伝送路を介して通信を行っ
ている。データ伝送用送受信装置はデータ端末装置から
のデータを伝送路に送出し、対向するデータ伝送用送受
信装置では伝送路からのデータ信号を再生し、データ端
末装置に出力している。
Generally, data communication between data terminal devices is performed by installing a data transmission transmitting/receiving device nearby and communicating via a transmission path. The data transmission transmitting/receiving device sends data from the data terminal device to the transmission path, and the opposing data transmission transmitting/receiving device regenerates the data signal from the transmission path and outputs it to the data terminal device.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、上述した従来のデータ伝送用送受信装置では、
再生データ中にジッター成分があり、上述の如くデータ
通信をデータ伝送用送受信装置を介して行うシステムに
おいて、データ伝送用送受信装置内の受信部にて再生し
た再生データのジッター成分があると、これがデータ通
信の支障を招き、特に、多リンクの接続時には、正常な
通信が確保できないおそれがあるという重大な問題が生
ずる。
However, in the conventional data transmission transmitter/receiver described above,
There is a jitter component in the reproduced data, and in a system where data communication is performed via a data transmission transmitter/receiver as described above, if there is a jitter component in the reproduced data reproduced by the receiving section in the data transmitter/receiver, this will occur. This poses a serious problem in that data communication is hindered, and in particular, when multiple links are connected, normal communication may not be ensured.

すなわち、伝送距離がデータ伝送用送受信装置のデータ
再生能力より長くなった場合、その装置を中継装置とし
て直列に接続してい(が、この場合、各装置にデータ信
号が通過するごとにジッターが増加し最終的には正常の
通信ができなくなる危険性がある。
In other words, when the transmission distance becomes longer than the data reproduction capability of the data transmission transmitting/receiving device, the device is connected in series as a relay device (in this case, jitter increases each time the data signal passes through each device). However, there is a risk that normal communication will eventually become impossible.

本発明の目的は、データ端末装置間のデータ通信を行う
システムにおいて、上述のような問題を解決することに
ある。
An object of the present invention is to solve the above-mentioned problems in a system that performs data communication between data terminal devices.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のデータ通信装置は、データ端末装置間のデータ
通信を行うデータ通信装置において、データ端末装置か
ら到来するデータをメモリに一時記憶し一定時間間隔ご
とに信号休止区間をおいて送出信号を送出する送信部と
、 再生データのジッター成分をなくすピットバッファ回路
を有する受信部とを備えることを特徴としている。
The data communication device of the present invention is a data communication device that performs data communication between data terminal devices, and temporarily stores data arriving from the data terminal device in a memory, and sends out a signal with a signal pause section at regular time intervals. The present invention is characterized by comprising a transmitting section that performs the following operations, and a receiving section that includes a pit buffer circuit that eliminates jitter components of reproduced data.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例のブロック構成図で、データ
端末装置間のデータ通信をデータ伝送用送受信装置を介
して行うシステムにおいて、便宜上データ信号の一方向
についてのみ示している。
FIG. 1 is a block configuration diagram of an embodiment of the present invention, in which only one direction of data signals is shown for convenience in a system in which data communication between data terminal devices is performed via a data transmission transmitting/receiving device.

第1図において、送信部1.受信部2は、各々データ伝
送用送受信装置の送信部、受信部で、これらは伝送路1
1を介して対向している。
In FIG. 1, transmitting section 1. The receiving unit 2 is a transmitting unit and a receiving unit of a transmitting and receiving device for data transmission, respectively, and these are connected to the transmission path 1.
They face each other via 1.

送信部1はデータ伝送用変調部4を有すると共に、受信
部2はデータ伝送用復調部5を有し、送信側となるデー
タ伝送用送受信装置の送信部1はデータ端末からのデー
タを変調部4を通して伝送路11へ送出し、対向するデ
ータ伝送用送受信装置の受信部2の復調部5にこれを供
給し、受信部2にて再生し出力する。
The transmitting section 1 has a modulating section 4 for data transmission, and the receiving section 2 has a demodulating section 5 for data transmitting. 4 to the transmission path 11, and is supplied to the demodulator 5 of the receiver 2 of the opposing data transmission transmitter/receiver, where the receiver 2 reproduces and outputs it.

再生データは、データ端末装置へ出力されるか、または
データ伝送用送受信装置が多リンクに接続されている場
合は、更に対向するデータ伝送用送受信装置へと伝送さ
れることになる。
The reproduced data is output to the data terminal device or, if the data transmission transceiver is connected to multiple links, is further transmitted to the opposing data transmission transceiver.

送信部1にはメモリ3が設けられ、また、受信部2には
ピットバッファ回路6と発振器7とが設けられている。
The transmitter 1 is provided with a memory 3, and the receiver 2 is provided with a pit buffer circuit 6 and an oscillator 7.

8.14は各々受信データ、再生データ線、9゜15は
各々受信データ、再生データのタイミングクロック線で
、受信データはメモリ3に供給され、ここで−時記憶さ
れ、再生データはピントバッファ回路6から取り出され
る。
8.14 are received data and reproduced data lines, respectively; 9.15 are timing clock lines for received data and reproduced data, respectively; the received data is supplied to the memory 3, where it is stored at - hours, and the reproduced data is sent to the focus buffer circuit. It is taken out from 6.

10、12は各々メモリ3.ピットバッファ回路6の出
力、入力信号線、13は復調部5で伝送路11の信号か
ら抽出したジッターのある入力信号線12の信号のタイ
ミングクロック線、16は制御線である。
10 and 12 are memory 3. The output of the pit buffer circuit 6 is an input signal line; 13 is a timing clock line for the jittered input signal line 12 signal extracted from the signal on the transmission line 11 by the demodulator 5; and 16 is a control line.

尚、制御線16はメモリ3のオーバーフローラ防止する
為のものでデータ端末へ送信データを停止要求する為の
制′4′n線である。
The control line 16 is used to prevent an overflow of the memory 3, and is a control line 4'n for requesting the data terminal to stop transmitting data.

データ端末装置間のデータ通信は、データ伝送用送受信
装置を介して行うが、この場合、第1図に示した構成の
装置は、伝送路11を介した相手データ伝送用送受信装
置の受信部2において、ピットバッファ回路6により再
生データのジッター成分をなくしている。
Data communication between data terminal devices is performed via a data transmission transmitting/receiving device. In this case, the device having the configuration shown in FIG. In this case, the pit buffer circuit 6 eliminates jitter components of reproduced data.

すなわち、ジッター成分のあるデータをピットバッファ
回路6に書き込み、書き込みクロック周波数(データ速
度)とほぼ等しい周波数のフリーランクロックにより読
み出すことにより再生データのシフターをなくしている
That is, by writing data with a jitter component into the pit buffer circuit 6 and reading it out using a free rank clock having a frequency approximately equal to the write clock frequency (data speed), a shifter for reproduced data is eliminated.

この際、書き込みクロックと読み出しクロックの周波数
ずれによるピットバッファ回路6でのピントスリップが
問題となるが、データ伝送用送受信装置の送信部工では
、データ端末装置から到来するメモリ3に一時記憶し伝
送路11へ送出する送出信号中に一定時間間隔ごとに信
号休止区間をおくことによりピットスリップを防止して
いる。
At this time, focus slip in the pit buffer circuit 6 due to the frequency difference between the write clock and the read clock becomes a problem, but in the transmitting section of the data transmitting/receiving device, the data is temporarily stored in the memory 3 coming from the data terminal device and then transmitted. Pit slips are prevented by placing signal pause sections at regular time intervals in the signal sent to road 11.

第2図は第1図の構成によるものの動作説明図であり、
第2図(a)、  (b)、(c)は各々第1図の受信
データ線8.出力信号線10.再生データ線14の各信
号に対応してい。尚、第2図(C)■はタイミングクロ
ック9の周波数が発振器7の周波数より低い場合であり
、また、第2図(c)■はその逆の場合である。第2図
(b)において、Tはデータ送出休止区間であり、この
データ送出休止区間Tによりピットバッファ回路6で発
生するビットスリップを防止している。
FIG. 2 is an explanatory diagram of the operation of the structure shown in FIG.
FIGS. 2(a), (b), and (c) show the received data line 8 of FIG. 1, respectively. Output signal line 10. It corresponds to each signal on the reproduction data line 14. 2(C) (2) is a case where the frequency of the timing clock 9 is lower than the frequency of the oscillator 7, and FIG. 2(c) (2) is the opposite case. In FIG. 2(b), T is a data transmission suspension period, and this data transmission suspension period T prevents bit slips occurring in the pit buffer circuit 6.

このように、データ端末装置間のデータ通信をデータを
介して行うシステムにおいて、データ端末装置から到来
するデータをデータ伝送用送受信装置内のメモリ3に一
時記憶しデータ伝送用送受信装置間の送出信号中に一定
時間間隔ごとに送出信号休止区間Tをおき、データ端末
装置に出力する再生データのジッター成分をなくせるよ
うにしている。
In this way, in a system in which data communication between data terminal devices is performed via data, data arriving from the data terminal device is temporarily stored in the memory 3 in the data transmission transmitting/receiving device, and a sending signal is sent between the data transmitting/receiving devices. A transmission signal pause period T is placed at regular time intervals in the data terminal to eliminate jitter components of the reproduced data output to the data terminal device.

データ端末装置間の通信において、このようにして再生
データのシフター成分をなくすようにすることができ、
データ通信に支障とならないようジッター成分を除去で
きる。データ伝送用送受信装置を中継装置として接続し
ている場合でも、各データ伝送用送受信装置を通過する
ごとにジッターが増えて正常な通信が行えなくなるとい
ったおそれを取り除(ことができ、たとえ、伝送路区間
の伝送距離が長い場合等データ伝送用送受信装置が多リ
ンクに接続された場合でも、ジッター成分のない通信方
式であることから、そのような通信不能というような状
態になるのを回避できる。
In this way, the shifter component of the reproduced data can be eliminated in communication between data terminal devices,
Jitter components can be removed so that they do not interfere with data communication. Even if the data transmission transmitting/receiving device is connected as a relay device, it is possible to eliminate the risk that jitter will increase each time the data transmission transmitting/receiving device passes and normal communication will not be possible. Even when data transmission transmitting/receiving equipment is connected to multiple links, such as when the transmission distance of a road section is long, it is possible to avoid such situations where communication is impossible because the communication method does not have jitter components. .

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、データ端末装置
間のデータ通信において、再生データ中のジッター成分
をなくすることができるので、データ通信に支障のない
ようにすることができ、たとえ多リンク接続時でも通信
が十分行えるようにすることができる。
As explained above, according to the present invention, it is possible to eliminate jitter components in reproduced data in data communication between data terminal devices, so that data communication can be prevented from interfering, even if It is possible to ensure sufficient communication even when a link is connected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のブロック構成図、第2図は
第1図の動作説明図である。 1・・・・・送信部 2・・・・・受信部 3・・・・・メモリ 4・・・・・変調部 5・・・・・復調部 6・・・・・ビットバッファ回路 7・・・・・発振器 11・・・・・伝送路
FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is an explanatory diagram of the operation of FIG. 1...Transmitter 2...Receiver 3...Memory 4...Modulator 5...Demodulator 6...Bit buffer circuit 7... ...Oscillator 11 ...Transmission line

Claims (1)

【特許請求の範囲】[Claims] (1)データ端末装置間のデータ通信を行うデータ通信
装置において、 データ端末装置から到来するデータをメモリに一時記憶
し一定時間間隔ごとに信号休止区間をおいて送出信号を
送出する送信部と、 再生データのジッター成分をなくすビットバッファ回路
を有する受信部とを備えることを特徴とするデータ通信
装置。
(1) In a data communication device that performs data communication between data terminal devices, a transmitting unit that temporarily stores data arriving from the data terminal device in a memory and sends out a transmission signal with a signal pause section at regular time intervals; 1. A data communication device comprising: a receiving section having a bit buffer circuit for eliminating jitter components of reproduced data.
JP61229520A 1986-09-30 1986-09-30 Data communication equipment Pending JPS6386640A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61229520A JPS6386640A (en) 1986-09-30 1986-09-30 Data communication equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61229520A JPS6386640A (en) 1986-09-30 1986-09-30 Data communication equipment

Publications (1)

Publication Number Publication Date
JPS6386640A true JPS6386640A (en) 1988-04-18

Family

ID=16893457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61229520A Pending JPS6386640A (en) 1986-09-30 1986-09-30 Data communication equipment

Country Status (1)

Country Link
JP (1) JPS6386640A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02127841A (en) * 1988-11-08 1990-05-16 Nec Corp Flow control system by transmission clock control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02127841A (en) * 1988-11-08 1990-05-16 Nec Corp Flow control system by transmission clock control

Similar Documents

Publication Publication Date Title
EP0040632B1 (en) Data processing system with serial data transmission between subsystems
US3261920A (en) Asynchronous pulse multiplexing
JPS6386640A (en) Data communication equipment
JPS6123449A (en) Transmission system
JPS63114339A (en) Data communication system
JPS6022851A (en) Communication control system
SU1201858A1 (en) Device for transmission and reception of information
JP2711670B2 (en) Repeater monitoring method
JPS6055755A (en) Loop transmitter
KR100208280B1 (en) Data transmission apparatus having a fifo controller
KR0136699B1 (en) Transmitted signal recovering system
JPS583341A (en) Bidirectional communication system
JPH0659064B2 (en) Communication control device
JP2759585B2 (en) Character assembly disassembler
JP2640909B2 (en) Digital information transmission path abnormality detection method
JPS61189051A (en) Data transferring system
JPS61140239A (en) Intelligent buffer device
RU1771075C (en) Device for receiving binary data in serial code
JPH035099B2 (en)
JPS5814105B2 (en) Half-duplex transmission method
JPS6284358A (en) Input-output device controlling system
JPS61182343A (en) Timing transmission system
JPS62193430A (en) Regenerative repeater
JPS62116044A (en) Phase modulating system
JPS6059837A (en) Transmission confirming system