JPS6386084A - Multilevel image encoding system - Google Patents

Multilevel image encoding system

Info

Publication number
JPS6386084A
JPS6386084A JP23236786A JP23236786A JPS6386084A JP S6386084 A JPS6386084 A JP S6386084A JP 23236786 A JP23236786 A JP 23236786A JP 23236786 A JP23236786 A JP 23236786A JP S6386084 A JPS6386084 A JP S6386084A
Authority
JP
Japan
Prior art keywords
data
value
data bus
pixel
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23236786A
Other languages
Japanese (ja)
Inventor
Toshiyuki Uchimura
内村 敏幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23236786A priority Critical patent/JPS6386084A/en
Publication of JPS6386084A publication Critical patent/JPS6386084A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To execute a processing at a high speed and simply by binarizing a picture element group in an area with one special picture element in the extracted area as the basis of a comparison. CONSTITUTION:A multilevel image memory 1 outputs the data of the picture element to a data bus 102. The data outputted to the data bus 102 are given through a selector 3 to a register 5 and a multiplexer 4. The data on data buses 105 and 106 from the register 5 and the multiplexer 4 are inputted to a comparator 6 and compared, and the output data are fetched into mean value computing elements 7 and 8. Data buses 110 and 111 from the mean value computing elements 7 and 8 come to be a data bus 113 and the converted code is formed. The data on the data bus 113 are written to the memory cell in a memory 2 for a code.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、多値画像の符号化方式に関するもので、特に
、もとの多値画像を正確には復元することのできない不
可逆符号化方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a coding method for multi-valued images, and in particular to an irreversible coding method that cannot accurately restore the original multi-valued image. It is.

従来の技術 多値画像を0と1の二値に符号化する従来の方法は以下
のようなものであった。
Conventional Techniques The conventional method for encoding a multivalued image into binary values of 0 and 1 is as follows.

まず、多値画像からmXn (mal、n>1)個の多
値画素よりなる領域を抽出する。次いで、その領域内の
m×n個の多値画素の平均値を求める。さらに、この平
均値とm×n個の多値画素全部との比較を個別に行なう
。比較の結果、平均値のほうが比較される多値画素より
も大きい場合には0を割り当てる。これに対して、平均
値が比較される多値画素と等しいかあるいは比較される
多値画素より小さい場合には1を割り当てる。この比較
操作によりm×n個の多値画素からm×nビットの符号
が得られる。
First, a region consisting of mXn (mal, n>1) multivalue pixels is extracted from the multivalue image. Next, the average value of the m×n multivalued pixels within that area is determined. Furthermore, this average value is individually compared with all m×n multi-value pixels. As a result of the comparison, if the average value is larger than the multivalued pixel being compared, 0 is assigned. On the other hand, if the average value is equal to or smaller than the multi-value pixel being compared, 1 is assigned. Through this comparison operation, an m×n bit code is obtained from m×n multivalued pixels.

m×n個の多値画素はこの段階でOを割り尚てられたグ
ループと1を割り当てられたグループに分類されている
。そこで、それぞれのグループについて平均値を求め、
その値を2進数に変換する。
At this stage, the m×n multivalued pixels are classified into a group to which O is assigned and a group to which 1 is assigned. Therefore, find the average value for each group,
Convert that value to binary.

以上の操作を経ることにより最終的にm×nビットの符
号と2進数で表わされた2つの平均値が得られる。これ
らをまとめて、対象となるm×n個の多値画素の符号と
する。
Through the above operations, two average values expressed in m×n bits of code and binary numbers are finally obtained. These are collectively defined as the code of the m×n multi-value pixels of interest.

発明が解決しようとする問題点 上述した従来の多値画像符号化方式においては、最終的
に符号化がなされるまでに少なくとも2回は各画素を参
照している。すなわち、抽出された領域内のm×n個の
多値画素の平均値を求める際、および求めた平均値と領
域内の各多値画素との比較を行なう際である。
Problems to be Solved by the Invention In the conventional multilevel image encoding method described above, each pixel is referenced at least twice before it is finally encoded. That is, when calculating the average value of m×n multi-value pixels within the extracted area, and when comparing the calculated average value with each multi-value pixel within the area.

各画素を参照する回数が多いとそれだけ処理速度が遅く
なるという問題がある。そこで本発明は、各画素を参照
する回数をできるだけ減らして処理速度を向上させるこ
とのできる多値画像符号化方式を提供することを目的と
する。
There is a problem that the more times each pixel is referenced, the slower the processing speed becomes. SUMMARY OF THE INVENTION An object of the present invention is to provide a multilevel image encoding method that can improve processing speed by reducing the number of times each pixel is referenced as much as possible.

問題点を解決するための手段 上記問題点を解決するための本発明の多値画像符号化方
式は以下のようなものである。
Means for Solving the Problems The multilevel image encoding system of the present invention for solving the above problems is as follows.

まず、多値画像からm×n (mal、n>l)個の多
値画素よりなる領域を抽出する。次いで、抽出された多
値画素のうちから特定の1画素を選定しその多値画素を
比較の基準とする。すなわち、この被選出多値画素と残
りの(mXm−1)個の多値画素との比較を行なう。比
較の結果、比較される多値画素の値が被選出多値画素の
値よりも小さいときには0を割り当てる。これに対して
比較される多値画素の値が被選出多値画素の値と等しい
かあるいは被選出多値画素の値よりも大きいときには1
を割り当てる。この比較操作によりm×n個の多値画素
からm×ビットの符号が得られる。
First, a region consisting of m×n (mal, n>l) multivalue pixels is extracted from the multivalue image. Next, one specific pixel is selected from among the extracted multi-value pixels, and that multi-value pixel is used as a reference for comparison. That is, this selected multi-value pixel is compared with the remaining (mXm-1) multi-value pixels. As a result of the comparison, if the value of the compared multi-value pixel is smaller than the value of the selected multi-value pixel, 0 is assigned. On the other hand, if the value of the multi-value pixel to be compared is equal to or larger than the value of the selected multi-value pixel, 1
Assign. Through this comparison operation, an m× bit code is obtained from m×n multivalued pixels.

m×n個の多値画素はこの段階で0を割り当てられ・た
グループと1を割り当てられたグループに分類されてい
る。そこで、それぞれのグループについて平均値を求め
、その値を2進数に変換する。
At this stage, the m×n multivalued pixels are classified into a group assigned with 0 and a group assigned with 1. Therefore, the average value for each group is determined and the value is converted into a binary number.

以上の操作を経ることにより最終的にm×nビットの符
号と2進数で表わされた2つの平均値が得られる。これ
らをまとめて、対象となるmXn個の多値画素の符号と
する。
Through the above operations, two average values expressed in m×n bits of code and binary numbers are finally obtained. These are collectively defined as the code of the mXn multi-value pixels of interest.

作用 上述のように本発明の多値画像符号化方式は、抽出され
たm×n個の多値画素のうちから特定の1画素を選定し
て比較の基準として用いることを特徴とする。従来は、
全画素を参照して平均値を求めその平均値を比較の基準
として用いていたことを考えると、本発明ではこの段階
で全画素を参照する回数を1回減らすことができる。こ
のため、従来と比較して処理速度を向上させることがで
きるとともに、処理の単純化をはかることが可能となる
Function As described above, the multi-value image encoding method of the present invention is characterized in that one specific pixel is selected from among the extracted m×n multi-value pixels and used as a reference for comparison. conventionally,
Considering that all pixels are referred to to obtain an average value and the average value is used as a reference for comparison, in the present invention, the number of times all pixels are referred to can be reduced by one at this stage. Therefore, the processing speed can be improved as compared to the conventional method, and the processing can be simplified.

実施例 以下、本発明を図面を参照して説明する。Example Hereinafter, the present invention will be explained with reference to the drawings.

第1図は、本発明の多値画像符号化方式を実行するため
のシステムの構成を示すブロック図の一例である。この
システムは制御部10によりすべて制御される。
FIG. 1 is an example of a block diagram showing the configuration of a system for executing the multilevel image encoding method of the present invention. This system is completely controlled by a control section 10.

多値画像メモリ1は、制御部10からアドレスバス10
0に出力されたメモリアドレスとリード要求信号200
を受けて、メモリアドレスにより指定される画素のデー
タをデータバス102に出力する。
The multilevel image memory 1 is connected to the address bus 10 from the control unit 10.
Memory address output to 0 and read request signal 200
In response, the data of the pixel specified by the memory address is output to the data bus 102.

データバス102上のデータは、セレクタ3が制御部1
0からのセレクト信号202を受けて選択を行ない、デ
ータバス103あるいはデータバス104に出力する。
The data on the data bus 102 is transferred to the control unit 1 by the selector 3.
It makes a selection upon receiving a select signal 202 from 0 and outputs it to data bus 103 or data bus 104.

データバス103に出力されたデータは、レジスタ5が
制御部10からの同期信号に同期して内部に取り込み記
憶する。レジスフ5内のデータは常時データバス105
に出力される。レジスタ5から出力されるデータバス1
05上のデータとセレクタ3から出力されるデータバス
104上のデータのいずれか一方が、制御部10からの
セレクト信号202によりマルチプレクサ4て選択され
てデータバス106に出力される。
The data output to the data bus 103 is captured and stored internally by the register 5 in synchronization with a synchronization signal from the control unit 10. The data in the register 5 is always transferred to the data bus 105.
is output to. Data bus 1 output from register 5
Either one of the data on data bus 104 and the data on data bus 104 output from selector 3 is selected by multiplexer 4 in response to select signal 202 from control unit 10 and output to data bus 106.

データバス105上のデータとデータバス106上のデ
ータは比較器6に入力される。この比較器6は制御部1
0からの比較要求信号204により入力されたデータバ
ス105上のデータと、データバス106上のデータの
比較を行なう。もし、データバス106上のデータがデ
ータバス105上のデータよりも小さい場合には、比較
器6はデータバス106上のデータをデータバス107
に出力するとともにテ°−タ線109にOを出力する。
The data on data bus 105 and the data on data bus 106 are input to comparator 6. This comparator 6 is the controller 1
The data on the data bus 105 input by the comparison request signal 204 from 0 is compared with the data on the data bus 106. If the data on data bus 106 is smaller than the data on data bus 105, comparator 6 transfers the data on data bus 106 to data bus 107.
At the same time, O is output to the data line 109.

これに対し、テ゛−クバス106上のデータがデータバ
ス105上のデータと等しい場合あるいはデータバス1
06上のデータがデータバス105上のデータより大き
い場合には比較器6はデータバス106上のデータをデ
ータバス108に出力するとともにデータ線109に1
を出力する。
On the other hand, if the data on the take bus 106 is equal to the data on the data bus 105, or if the data on the data bus 106
If the data on data bus 105 is larger than the data on data bus 105, comparator 6 outputs the data on data bus 106 to data bus 108 and outputs 1 on data line 109.
Output.

データバス107上のデータは、平均値演算器7に、デ
ータバス108上のデータは平均値演算器8に取り込ま
れる。各平均値演算器7.8は、内部に遂次加算器、カ
ウンタ、除算器、レジスタを備えている。データ線10
9上のデータが0の場合には、平均値演算器7内の遂次
加算器は、制御部10からの同期信号205に同期して
データバス107上のデータを取り込んで該遂次加算器
内に既にあるデータと加算を行ないその結果を保持する
。カウンタのほうは、やはり制御部10からの同期信号
205に同期してカウントアツプしていく。しかし、デ
ータ線109上のデータが1の場合には平均値演算器7
内の遂次加算器とカウンタは動作しない。
The data on the data bus 107 is taken into the average value calculator 7, and the data on the data bus 108 is taken into the average value calculator 8. Each average value calculator 7.8 is internally equipped with a sequential adder, a counter, a divider, and a register. data line 10
When the data on the data bus 107 is 0, the sequential adder in the average value calculator 7 takes in the data on the data bus 107 in synchronization with the synchronization signal 205 from the control unit 10 and inputs the data on the data bus 107. Adds the data already in the file and stores the result. The counter also counts up in synchronization with the synchronization signal 205 from the control section 10. However, if the data on the data line 109 is 1, the average value calculator 7
The sequential adder and counter inside do not work.

これに対し、平均値演算器8内の遂次加算器は、データ
線109上のデータが1の場合に、制御部10からの同
期信号205に同期してデータバス108上のデータを
取り込んで該遂次加算器内に既にあるデータと加算を行
ないその結果を保持する。カウンタのほうは、やはり制
御部10からの同期信号205に同期してカウントアツ
プしていく。しかし、データ線109上のデータがOの
場合には、平均値演算器8内の遂次加算器とカウンタは
動作しない。
On the other hand, when the data on the data line 109 is 1, the sequential adder in the average value calculator 8 takes in the data on the data bus 108 in synchronization with the synchronization signal 205 from the control unit 10. Addition is performed to the data already in the sequential adder and the result is held. The counter also counts up in synchronization with the synchronization signal 205 from the control section 10. However, when the data on the data line 109 is O, the sequential adder and counter in the average value calculator 8 do not operate.

このように平均値演算器7と8を相補的にするために、
平均値演算器7に接続するデータ線109上にはインパ
ーク11が設けである。
In order to make the average value calculators 7 and 8 complementary in this way,
An impark 11 is provided on the data line 109 connected to the average value calculator 7.

各平均値演算器7.8内の除算器は、制御部10からの
除算要求信号206を受けて、それぞれの遂次加算器内
のデータを対応するカウンタ内の値で割り、得られた値
を内部の各レジスタに設定する。
The divider in each average value calculator 7.8 receives the division request signal 206 from the control unit 10, divides the data in each successive adder by the value in the corresponding counter, and calculates the obtained value. is set in each internal register.

平均値演算器7内のレジスタが保持する値はデータバス
110に出力される。これに対し、平均値演算器8内の
レジスタが保持する値はデータバス111に出力される
The value held by the register in the average value calculator 7 is output to the data bus 110. On the other hand, the value held by the register in the average value calculator 8 is output to the data bus 111.

データ線109上のデータは、比較要求信号204に同
期してシフトレジスタ9の最下位ビットにも取り込まれ
てセットされる。このセット直前までのシフトレジスタ
9内のデータは、1ビトずつ上位方向にシフトされる。
The data on data line 109 is also taken in and set in the least significant bit of shift register 9 in synchronization with comparison request signal 204. The data in the shift register 9 immediately before this set is shifted upward one bit at a time.

これとともに最上位ビットのデータは消滅していく。シ
フトレジスタ9内のデータは常時データバス112に出
力されている。
At the same time, the data of the most significant bit disappears. Data in shift register 9 is constantly output to data bus 112.

データバス110.111.112はひとつにまとめら
れてデータバス113 となり変換された符号を形成す
る。このデータバス113上のデータは、制御部10か
らのライト要求信号201により、アドレスバス101
に出力されるメモリアドレスによって指定される、符号
用メモリ2内のメモリセルに対して書込まれる。
Data buses 110, 111, and 112 are combined into data bus 113 to form the converted code. The data on this data bus 113 is transferred to the address bus 101 by a write request signal 201 from the control unit 10.
The code is written to the memory cell in the code memory 2 specified by the memory address output to the code memory 2.

次に、第2図に示した本発明の多値画像符号化方式の実
施例をもとにして操作の流れを具体的に説明する。この
実施例で扱う多値画像は1画素当り8ビツトのデータに
よって構成されている。さらに、抽出された領域は、3
×3の画素からなる。
Next, the flow of operations will be specifically explained based on the embodiment of the multilevel image encoding system of the present invention shown in FIG. The multivalued image handled in this embodiment is composed of 8-bit data per pixel. Furthermore, the extracted area is 3
It consists of ×3 pixels.

まず制御部10は第2図の最上部に示す3X3の行列状
に画素を抽出するためのアドレスを生成してアドレスバ
ス100に出力し、さらにリード要求信号200を出力
して、多値化画像メモリ1からデータバス102への1
画素ずつの読み出しを行なわせる。読み出す順序は例え
ば11成分、12成分、13成分、21成分、・・・・
、33成分、すなわち、図示の例を用いれば、125.
100.136.206、・・・・、118とする。従
って9回のメモリリードで1つの領域内の画素が読み出
される。これら9つのデータが1つの処理単位となる。
First, the control unit 10 generates addresses for extracting pixels in a 3×3 matrix shown at the top of FIG. 1 from memory 1 to data bus 102
Readout is performed pixel by pixel. For example, the reading order is 11 components, 12 components, 13 components, 21 components, etc.
, 33 components, that is, using the illustrated example, 125.
100.136.206, ..., 118. Therefore, pixels in one area are read out by nine memory reads. These nine pieces of data constitute one processing unit.

制御部10は、9回のメモIJ IJ−ドのうち1回目
のメモリリードのときにのみセレクタ3に対しデ−タバ
ス102上のデータをデータバス103上に出力するよ
うなセレクト信号202を出力する。従って1回目のメ
モリリードでテ′−タバス103には125が出力され
る。制御部10からの同期信号203によりレジスタ5
はこの値125を内部に設定する。第2回目以降のメモ
IJ IJ−ドではデータがデータバス104に出力さ
れる。
The control unit 10 outputs a select signal 202 to the selector 3 to output the data on the data bus 102 onto the data bus 103 only when the memory is read for the first time among the nine memo IJ IJ-dos. do. Therefore, 125 is output to the data bus 103 at the first memory read. The register 5 is controlled by the synchronization signal 203 from the control unit 10.
sets this value 125 internally. Data is output to the data bus 104 in the second and subsequent memo IJ-modes.

制御部10は、マルチプレクサ4に対して、まずデータ
バス105上のデータをデータバス106に出力し、以
後はデータバス104上のデータを出力するようなセレ
クト信号202を出力する。
The control unit 10 outputs a select signal 202 to the multiplexer 4 to first output the data on the data bus 105 to the data bus 106 and thereafter output the data on the data bus 104.

次いで制御部10は、比較要求信号204を出力してデ
ータバス105上のデータとデータバス106上のデー
タを比較器6に比較させる。セレクト信号202により
上記のようなデータ選択を行なわせると、第1回目は、
同一のデータ125を比較することになるので常に等し
い。比較した結果、データバス106上のデータがデー
タバス105上のデータより小さい場合には0がデータ
線109に出力される。これに対してデータバス106
上のデータがデータバス105上のデータと等しいか、
あるいはデータバス106上のデータがデータバス10
5上のデータより大きい場合には1がデータ線109に
出力される。このような比較規則を各画素に適用するこ
とにより第2図中段に示した、3×3行列状の9ビツト
の符号が得られる。
Next, the control unit 10 outputs a comparison request signal 204 to cause the comparator 6 to compare the data on the data bus 105 and the data on the data bus 106. When data selection as described above is performed using the select signal 202, the first selection is as follows.
Since the same data 125 is compared, they are always equal. As a result of the comparison, if the data on data bus 106 is smaller than the data on data bus 105, 0 is output to data line 109. In contrast, data bus 106
Is the data on the data bus 105 equal to the data on the data bus 105?
Or the data on data bus 106 is
If the data is larger than the data on the data line 109, 1 is output to the data line 109. By applying such a comparison rule to each pixel, a 9-bit code in a 3×3 matrix shown in the middle part of FIG. 2 is obtained.

比較の結果データ線109にOが出力された場合にはデ
ータバス107に比較されたデータが出力される。この
データは同期信号205により平均値演算器7に取り込
まれて内部の遂次加算器に加えられ、カウンタがカウン
トアツプする。すなわち、データ100.111.12
0.118が加算され、カウンタの数値は4となる。
If O is output to the data line 109 as a result of the comparison, the compared data is output to the data bus 107. This data is taken into the average value calculator 7 by the synchronization signal 205 and added to the internal successive adder, and the counter counts up. That is, data 100.111.12
0.118 is added and the counter value becomes 4.

比較の結果データ線109に1が出力された場合にはデ
ータバス108に比較されたデータが出力される。この
データは同期信号205により平均値演算器8に取り込
まれて内部の遂次加算器に加えられ、カウンタがカウン
トアツプする。すなわち、データ125.136.20
6.215.190が加算され、カウンタの数値は5と
なる。
If 1 is output to the data line 109 as a result of the comparison, the compared data is output to the data bus 108. This data is taken into the average value calculator 8 by the synchronization signal 205 and added to the internal successive adder, and the counter counts up. i.e. data 125.136.20
6.215.190 is added, and the counter value becomes 5.

平均値演算器7内の除算器は制御部10からの除算要求
信号206によりデータ100.111.120.11
8の和をカウンタの数値4で割って、レジスタにその除
算結果であるデー、夕112を保持する。
The divider in the average value calculator 7 receives the data 100.111.120.11 in response to the division request signal 206 from the control unit 10.
The sum of 8 is divided by the counter value 4, and the result of the division, 112, is held in the register.

これと同様に、平均値演算器8内の除算器は制御部10
からの除算要求信号206によりデータ125.136
.206.215.190の和をカウンタの数値5で割
って、レジスタにその除算結果であるデータ174を保
持する。
Similarly, the divider in the average value calculator 8 is controlled by the controller 10.
Data 125.136 due to division request signal 206 from
.. The sum of 206.215.190 is divided by the counter value 5, and data 174, which is the result of the division, is held in the register.

データバス110には従って0を割り当てられた画素の
平均値112が出力され、データバス111には1を割
り当てられた画素の平均値174が出力されている。さ
らにデータバス112にはどの画素に1またはOが割り
当てられたかを示す最初の1ビツトを除いた8ビツトの
データが出力されている。
Therefore, the average value 112 of pixels assigned 0 is output to the data bus 110, and the average value 174 of pixels assigned 1 is output to the data bus 111. Furthermore, 8-bit data excluding the first bit indicating which pixel is assigned 1 or O is output to the data bus 112.

これろ3つのデータバス110.111.112上のデ
ータが1つになって第2図最下部に示した符号が形成さ
れる。すなわち第2図最上部に示した各画素が3ビツト
の3×3行列のデータから最下部の3バイトのデータが
得られる。この3バイトデータが求める、3×3行列状
の領域の多値画素の符号である。得られた3バイトの符
号はライト要求信号201により、アドレスバス101
上のメモリアドレスで指定された、符号用メモリ2内の
メモリセルに書き込まれる。
The data on these three data buses 110, 111, and 112 are combined to form the code shown at the bottom of FIG. That is, from the data of the 3.times.3 matrix in which each pixel is 3 bits shown at the top of FIG. 2, the 3-byte data at the bottom is obtained. This 3-byte data is the code of the multivalued pixel in the 3×3 matrix area. The obtained 3-byte code is sent to the address bus 101 by the write request signal 201.
It is written to the memory cell in code memory 2 specified by the above memory address.

発明の詳細 な説明したように、本発明の多値画像符号化方式では、
抽出された領域内の特定の1画素を比較の基準として、
該領域内の画素群を2値化している。このため、全画素
の平均値を比較の基準として用いた従来の場合と比べて
各画素を参照する回数を1回減らすことができる。その
結果、処理の高速化を実現できるとともに、処理の単純
化が可能となる。
As described in detail, the multilevel image encoding method of the present invention has the following features:
Using a specific pixel in the extracted area as a comparison standard,
The pixel group within the area is binarized. Therefore, the number of times each pixel is referred to can be reduced by one compared to the conventional case in which the average value of all pixels is used as a reference for comparison. As a result, processing speed can be increased, and processing can be simplified.

なお、復号化して得られる画像は、原画像が精細なもの
であればその原画像とほぼ同程度の品質となると考えら
れる。
Note that the image obtained by decoding is considered to have approximately the same quality as the original image if the original image is fine.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の多値画像符号化方式を実行するため
のシステムの構成を示すブロック図であり、 第2図は、本発明の多値画像符号化方式を3×3行列の
画素に対して実行した場合の操作の流れの例を示した図
である。 (主な参照番号) 1・・多値画像メモリ、  2・・符号用メモリ、3・
・セレクタ、   4・・マルチプレクサ、5・・レジ
スタ、   6・・比較器、7.8・・平均値演算器、 9・・シフトレジスタ、 10・・制御tl、100. 101  ・・アドレス
バス、110、 111. 112. 113  ・・
データバス、200・・リード要求信号、 201・・ライト要求信号、 202・・セレクト信号、 203、205  ・・同期信号、
FIG. 1 is a block diagram showing the configuration of a system for implementing the multilevel image encoding method of the present invention, and FIG. 2 is a block diagram showing the configuration of a system for implementing the multilevel image encoding method of the present invention. FIG. 12 is a diagram showing an example of the flow of operations when executed for. (Main reference numbers) 1. Multilevel image memory, 2. Code memory, 3.
- Selector, 4... Multiplexer, 5... Register, 6... Comparator, 7.8... Average value calculator, 9... Shift register, 10... Control tl, 100. 101 . . . address bus, 110, 111. 112. 113...
Data bus, 200...Read request signal, 201...Write request signal, 202...Select signal, 203, 205...Synchronization signal,

Claims (1)

【特許請求の範囲】[Claims] 多値画像からm×n(m>1、n>1)個の多値画素よ
りなる領域を抽出し、該領域内の多値画素を0と1に2
値化し、さらに、0を割り当てられた画素グループと1
を割り当てられた画素グループそれぞれに対して所定の
方法によりグループを代表する値を求め、前記2値化に
より得られたm×nビットの符号と前記各グループを代
表する値とで前記領域内の多値画素の符号を構成する多
値画素符号化方式において、2値化は、上記領域内の特
定の1画素を選択し、次いで該被選択多値画素と残りの
(m×n−1)個の多値画素とを比較し、比較される多
値画素の値が被選択多値画素の値よりも小さいときには
0を割り当て、それ以外の場合には1を割り当てること
により実行することを特徴とする多値画像符号化方式。
A region consisting of m×n (m>1, n>1) multivalue pixels is extracted from the multivalue image, and the multivalue pixels in the region are divided into 0 and 1.
The pixel group assigned 0 and the pixel group assigned 1
For each pixel group to which the pixel is assigned, a value representing the group is determined using a predetermined method, and the m×n bit code obtained by the binarization and the value representing each group are used to calculate the value within the area. In the multi-value pixel encoding method that configures the code of multi-value pixels, binarization selects one specific pixel within the above area, and then combines the selected multi-value pixel with the remaining (m×n-1) pixels. When the value of the compared multi-value pixel is smaller than the value of the selected multi-value pixel, 0 is assigned, and in other cases, 1 is assigned. A multilevel image encoding method that uses
JP23236786A 1986-09-30 1986-09-30 Multilevel image encoding system Pending JPS6386084A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23236786A JPS6386084A (en) 1986-09-30 1986-09-30 Multilevel image encoding system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23236786A JPS6386084A (en) 1986-09-30 1986-09-30 Multilevel image encoding system

Publications (1)

Publication Number Publication Date
JPS6386084A true JPS6386084A (en) 1988-04-16

Family

ID=16938105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23236786A Pending JPS6386084A (en) 1986-09-30 1986-09-30 Multilevel image encoding system

Country Status (1)

Country Link
JP (1) JPS6386084A (en)

Similar Documents

Publication Publication Date Title
US4747156A (en) Image preprocessing procedure for noise removal
US4942470A (en) Real time processor for video signals
US4799154A (en) Array processor apparatus
US6633975B1 (en) Data processing system having plurality of processors and executing series of processings in prescribed order
CN108668169B (en) Image information processing method and device, and storage medium
US7057649B2 (en) System and method for generating digital data and processing in a memory
JPS6386084A (en) Multilevel image encoding system
JPH11103257A (en) Arithmetic encoding/decoding device
JPS6337481A (en) Conversion apparatus and method for gray scale image processing
US20060115150A1 (en) Calculation method of a cumulative histogram
JPS6360952B2 (en)
GB2213621A (en) Information processing systems
CN115665335B (en) Image processing method, image processing apparatus, image forming apparatus, and medium
JPH05260461A (en) Motion compensation prediction device
JP2623089B2 (en) Video processing system
JPS6329472B2 (en)
JPS61217883A (en) Picture per-processing system
JP3270665B2 (en) Encoding / decoding apparatus and method
JPS61281671A (en) Image information storing method for image processing
JPH0320880A (en) Conversion circuit
JPH09121286A (en) Method and device for compressing picture data
RU2104580C1 (en) Device for tracing contours of two-dimensional objects
JPS5957576A (en) Picture data compressing circuit
JPS60117967A (en) Picture processor
JPH0691598B2 (en) Pattern recognition method and image reduction apparatus therefor