RU2104580C1

RU2104580C1 - Device for tracing contours of two-dimensional objects

Info

Publication number: RU2104580C1
Application number: RU96115991A
Authority: RU
Inventors: В.В. Храмов; А.А. Баранник; А.В. Палиенко; А.С. Насонов; С.В. Храмов; Д.С. Жеребило
Original assignee: Ростовское высшее военное командно-инженерное училище ракетных войск им.Неделина М.И.
Priority date: 1996-07-31
Filing date: 1996-07-31
Publication date: 1998-02-10

Abstract

FIELD: automation and computer engineering, in particular, image processing systems for images described by displaced rectangular raster. SUBSTANCE: decoder and three OR gates are introduced to accomplish the goal of invention. In addition device has two reverse counters, which receive signals from output of decoder and OR gates. This results in possibility to detect contour of two-dimensional binary objects using displaced rectangular raster. EFFECT: increased precision of processing and recognition. 5 dwg, 1 tbl

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в составе специализированных вычислительных систем обработки изобретений, в частности изображений, описываемых смещенными прямоугольными растрами. The invention relates to automation and computer technology and can be used as part of specialized computing systems for processing inventions, in particular images described by offset rectangular rasters.

Известно устройство для кодирования контуров двумерных объектов на прямоугольном растре [1] , содержащее блок управления, блок коммутации, блок обработки, линии связи, шину данных, шину адреса. A device for encoding the contours of two-dimensional objects on a rectangular raster [1], comprising a control unit, a switching unit, a processing unit, communication lines, a data bus, an address bus.

Недостаток этого устройства - его конструктивная сложность и неспособность кодировать контура на смешанном прямоугольном растре. The disadvantage of this device is its structural complexity and inability to encode the contour on a mixed rectangular raster.

Наиболее близким к предлагаемому по технической сущности является устройство для отслеживания контуров двумерных объектов [2], содержащее блок управления, блок коммутации, регистр, блок обработки, шины управления, адреса и данных. Closest to the proposed technical essence is a device for tracking the contours of two-dimensional objects [2], containing a control unit, a switching unit, a register, a processing unit, control buses, addresses and data.

Недостаток устройства - неспособность обрабатывать изображения на смещенных прямоугольных растрах. The disadvantage of this device is the inability to process images on offset rectangular rasters.

Цель изобретения - расширение функциональных возможностей за счет обеспечения обработки изображений на смещенных прямоугольных растрах. The purpose of the invention is the expansion of functionality by providing image processing on offset rectangular rasters.

Это достигается тем, что в устройство для отслеживания контуров двумерных объектов, содержащее блок управления, блок коммутации, регистр и блок обработки вектора элемента изображения, первый и второй входы которого соединены соответственно с информационным входом устройства и выходом регистра, первый информационный вход которого соединен с информационным входом устройства, второй информационный вход регистра соединен с первым выходом блока обработки вектора элемента изображения, с информационным входом блока коммутации и информационным входом блока управления, с первого по девятый выходы которого соединены соответственно с управляющим входом блока коммутации, входом записи регистра, первым, вторым, третьим и четвертым синхровходами блока обработки вектора элемента изображения, с адресным выходом устройства, выходом окончания выделения контура и таковым выходом устройства, выход блока коммутации соединен с информационным выходом устройства, вход запуска устройства является входом запуска блока управления, при этом блок обработки вектора элемента изображения содержит коммутатор, информационный вход которого является первым входом блока обработки вектора элемента изображения и соединен с информационным входом схемы сравнения с нулем и первым входом элемента И, второй вход которого соединен с четвертым синхровходом блока и управляющим входом схемы сравнения с нулем, а выход элемента И соединен с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно со вторым выходом схемы сравнения с нулем и вторым выходом блока, выход счетчика соединен с информационным входом первого сумматора по модулю шесть, выход которого соединен с первым информационным входом второго сумматора по модулю шесть, второй информационный вход которого являются вторым входом блока, а выход является первым выходом блока обработки элемента изображения, второй и третий синхровходы которого являются соответственно синхровходами первого и второго сумматоров по модулю шесть, синхровход коммутатора соединен соответственно с выходом схемы сравнения с нулем, выход коммутатора соединен с информационным входом счетчика, а блок управления содержит узел формирования адреса с информационным входом, являющимся информационным входом блока управления, информационным выходом, соединенным с информационным входом группы ключей и входом признаков блока ассоциативной памяти, вход записи которого подключен к адресному выходу устройства и выходу группы ключей, управляющий вход которой подключен к выходу блока ассоциативной памяти и первому входу второго элемента ИЛИ, второй вход которого подключен к управляющему выходу блока обработки вектора элемента изображения, а выход является выходом окончания выделения контура, а узел синхронизации осуществляет синхронизацию блока ассоциативной памяти, узла формирования адреса по соответствующим цепям и управляется по линии связи от центральной ЭВМ и сигнализирует в нее по шине управления об окончании очередного шага вычислений, введен узел формирования адреса, включающий дешифратор, третий, четвертый и пятый элементы ИЛИ, первый и второй реверсивные счетчики, выходы которых образуют соответственно старшее и младшее слово адреса очередного вектора элемента изображения для информационного выхода, при этом вход дешифратора образует информационный вход узла формирования адреса, а используемые с нулевого по пятый выходы дешифратора подключены таким образом, что нулевой, первый и пятый выходы соединены с первым, вторым и третьим входами третьего элемента ИЛИ, первый и второй выходы дешифратора соединены соответственно с первым и вторым входами четвертого элемента ИЛИ, третий выход дешифратора соединен со вторым входом первого реверсивного счетчика, четвертый и пятый выходы дешифратора подключены соответственно к первому и второму входам пятого элемента ИЛИ, выход которого подключен ко второму входу второго реверсивного счетчика, первый вход которого подключен к выходу четвертого элемента ИЛИ, а первый вход первого реверсивного счетчика подключен к выходу третьего элемента ИЛИ, управляющие входы реверсивных счетчиков подключены к синхровходу узла формирования адреса. This is achieved by the fact that in the device for tracking the contours of two-dimensional objects, containing a control unit, a switching unit, a register and a processing unit for a vector of an image element, the first and second inputs of which are connected respectively to the information input of the device and the output of the register, the first information input of which is connected to the information the input of the device, the second information input of the register is connected to the first output of the processing unit of the image element vector, with the information input of the switching unit and information the input of the control unit, the first to ninth outputs of which are connected respectively to the control input of the switching unit, the register entry input, the first, second, third and fourth clock inputs of the image element vector processing unit, with the address output of the device, the output of the end of the loop selection and such an output of the device , the output of the switching unit is connected to the information output of the device, the start input of the device is the start input of the control unit, while the processing unit of the image element vector with holds a switch, the information input of which is the first input of the image element vector processing unit and is connected to the information input of the comparison circuit with zero and the first input of the And element, the second input of which is connected to the fourth clock input of the block and the control input of the comparison circuit with zero, and the output of the And element is connected with the first input of the OR element, the second input and output of which are connected respectively to the second output of the comparison circuit with zero and the second output of the block, the output of the counter is connected to the information input of the first the sixth adder modulo six, the output of which is connected to the first information input of the second adder modulo six, the second information input of which is the second input of the block, and the output is the first output of the image element processing unit, the second and third clock inputs of which are respectively the clock inputs of the first and second adders modulo six, the sync input of the switch is connected respectively to the output of the comparison circuit with zero, the output of the switch is connected to the information input of the counter, and the control unit contains an address generation unit with an information input that is an information input of a control unit, an information output connected to an information input of a key group and an input of attributes of an associative memory unit, the recording input of which is connected to the address output of the device and the output of a group of keys, the control input of which is connected to the output of the unit associative memory and the first input of the second OR element, the second input of which is connected to the control output of the processing unit of the image element vector, and the output is is the output of the end of the allocation of the loop, and the synchronization node synchronizes the associative memory block, the address generation node by the corresponding circuits and is controlled via the communication line from the central computer and signals to it via the control bus about the end of the next calculation step, the address generation node, which includes the decoder, is entered, the third, fourth and fifth OR elements, the first and second reversible counters, the outputs of which form respectively the highest and lowest address word of the next element vector of the image information output, the decoder input forms the information input of the address generation unit, and the outputs of the decoder used from zero to fifth are connected in such a way that the zero, first and fifth outputs are connected to the first, second and third inputs of the third OR element, the first and second the decoder outputs are connected respectively to the first and second inputs of the fourth OR element, the third decoder output is connected to the second input of the first reverse counter, the fourth and fifth decoder outputs are connected respectively, to the first and second inputs of the fifth OR element, the output of which is connected to the second input of the second reverse counter, the first input of which is connected to the output of the fourth OR element, and the first input of the first reverse counter is connected to the output of the third OR element, the control inputs of the reverse counters are connected to the sync input node forming the address.

Сопоставительный анализ с прототипом показывает, что предлагаемое устройство отличается изменением принципа адресации для обращения к очередному элементу изображения из-за измененной структуры данных, характерной для смещенного прямоугольного растра, что соответствует достижению критерия изобретения "новизна". Comparative analysis with the prototype shows that the proposed device is characterized by a change in the addressing principle for accessing the next image element due to the changed data structure characteristic of the offset rectangular raster, which corresponds to the achievement of the novelty criterion of the invention.

Введение новой структуры дешифратора и новых связей в нем, позволяющих реализовать новую функцию: выделение контура на изображении, задаваемом смещенным прямоугольным растром. Техническое решение по реализации дешифратора позволяет изменить функцию устройства в целом и использовать реально существующие технические средства, в частности дисплеи и телевизоры со смещенным прямоугольным растром для формирования и обработки изображений, благодаря чему можно сделать вывод о соответствии критерию "существенные отличия". The introduction of a new structure of the decoder and new connections in it, allowing to implement a new function: the selection of the contour in the image specified by the offset rectangular raster. The technical solution for the implementation of the decoder allows you to change the function of the device as a whole and use really existing technical means, in particular displays and televisions with a shifted rectangular raster for the formation and processing of images, so it can be concluded that the criterion of "significant differences" is met.

На фиг. 1 изображена общая структура устройства; на фиг. 2 - структура блока обработки вектора элемента изображения; на фиг. 3 - структура блока управления; на фиг. 4 - вариант структуры дешифратора адреса; на фиг. 5 - фрагмент изображения на смещенном прямоугольном растре. In FIG. 1 shows the overall structure of the device; in FIG. 2 - structure of the processing unit of the image element vector; in FIG. 3 - structure of the control unit; in FIG. 4 is a variant of the structure of the address decoder; in FIG. 5 is a fragment of an image on a shifted rectangular raster.

Все элементы и узлы, входящие в состав предлагаемого устройства, в том числе и дешифратор адреса, стандартны (например, серии К 155). All elements and components that make up the proposed device, including the address decoder, are standard (for example, the K 155 series).

При этом устройство включает (фиг. 1): блок управления 1, блок коммутации 2, регистр 5 и блок 8 обработки вектора элемента изображения, первый и второй входы которого соединены соответственно с информационным входом устройства 6 и выходом 9 регистра 5, первый информационный вход которого соединен с информационным входом устройства 6, второй информационный вход регистра соединен с первым выходом 7 блока 8 обработки вектора элемента изображения, с информационным входом блока коммутации и информационным входом блока управления 1, с первого по девятый выходы которого соединены соответственно с управляющим входом 3 блока коммутации 2, входом записи 11 регистра 5, первым 24, вторым 25, третьим 26 и четвертым 27 синхровходами блока 8 обработки вектора элемента изображения, с адресным выходом устройства 13, выходом окончания выделения контура 35 и тактовым выходом устройства 40. Выход 4 блока коммутации 2 соединен с информационным выходом устройства, вход запуска устройства 39 является входом запуска блока управления. При этом блок 8 обработки вектора элемента изображения (фиг. 2) содержит коммутатор 15, информационный вход 6 которого является первым входом блока 8 обработки вектора элемента изображения и соединен с информационным входом схемы сравнения с нулем 14 и первым входом элемента И 41, второй вход и выход 43 которого соединены соответственно с четвертым синхровходом 27 блока и первым входом первого элемента ИЛИ 42, второй вход 44 и управляющий выход 17 которого соединены соответственно со вторым выходом схемы сравнения с нулем и вторым выходом блока 8, выход 20 счетчика 19 соединен с информационным входом первого сумматора 21 по модулю шесть, выход 22 которого соединен с первым информационным входом второго сумматора 23 по модулю шесть, второй информационный вход 9 и выход 7 которого являются вторым входом блока и седьмым выходом блока 8 обработки элемента изображения соответственно, второй 25 и третий 26 синхровходы которого являются соответственно синхровходами первого 21 и второго 23 сумматоров по модулю шесть, управляющий вход 16 и первый выход 18 коммутатора 15 соединен соответственно с выходом схемы сравнения с нулем 14 и информационным входом счетчика 19, синхровход которого соединен с первым синхровходом 24 блока 8 обработки вектора элемента изображения. The device includes (Fig. 1): a control unit 1, a switching unit 2, a register 5, and a vector processing unit 8 for an image element, the first and second inputs of which are connected respectively to the information input of the device 6 and the output 9 of register 5, the first information input of which connected to the information input of the device 6, the second information input of the register is connected to the first output 7 of the image element vector processing unit 8, with the information input of the switching unit and the information input of the control unit 1, from first to nine the fifth outputs of which are connected respectively to the control input 3 of the switching unit 2, the write input 11 of the register 5, the first 24, the second 25, the third 26 and the fourth 27 clock inputs of the image element vector processing unit 8, with the address output of the device 13, the output of the end of the selection circuit 35 and the clock output of the device 40. The output 4 of the switching unit 2 is connected to the information output of the device, the start input of the device 39 is the start input of the control unit. In this case, the image element vector processing unit 8 (Fig. 2) contains a switch 15, the information input 6 of which is the first input of the image element vector processing unit 8 and is connected to the information input of the comparison circuit with zero 14 and the first input of the AND element 41, the second input and the output 43 of which is connected respectively to the fourth clock input 27 of the block and the first input of the first OR element 42, the second input 44 and control output 17 of which are connected respectively to the second output of the comparison circuit with zero and the second output of block 8, you the stroke 20 of the counter 19 is connected to the information input of the first adder 21 modulo six, the output 22 of which is connected to the first information input of the second adder 23 modulo six, the second information input 9 and output 7 of which are the second input of the block and the seventh output of the image processing unit 8 respectively, the second 25 and third 26 sync inputs of which are respectively the sync inputs of the first 21 and second 23 adders modulo six, the control input 16 and the first output 18 of the switch 15 is connected respectively to the output comparison circuit with zero 14 and the information input of the counter 19, the clock input of which is connected to the first clock input 24 of the block 8 for processing the vector of the image element.

Блок управления 1 (фиг. 3) содержит узел формирования адреса 28 с информационным входом 7, являющимся информационным входом блока управления 1, информационным выходом 29, соединенным с информационным входом группы ключей 30 и входом признаков блока ассоциативной памяти 31, вход записи которого 32 подключен к адресному выходу 13 устройства и выходу группы ключей 30, управляющий вход 33 которой подключен к выходу блока ассоциативной памяти 31 и первому входу второго элемента ИЛИ 34, второй вход которого подключен к управляющему выходу 17 блока 8 обработки вектора элемента изображения, а выход 35 является выходом окончания выделения контура. Узел синхронизации 36 осуществляет синхронизацию блока ассоциативной памяти 31 по цепи 37, узла формирования адреса 28 по цепи 38 и управляется по цепи 39 от центральной ЭВМ и сигнализирует по цепи 40 в нее по шине управления 12 об окончании очередного шага вычислений. The control unit 1 (Fig. 3) contains an address generating unit 28 with an information input 7, which is an information input of a control unit 1, an information output 29 connected to an information input of a key group 30 and an attribute input of an associative memory unit 31, the recording input of which 32 is connected to the address output 13 of the device and the output of the key group 30, the control input 33 of which is connected to the output of the associative memory unit 31 and the first input of the second OR element 34, the second input of which is connected to the control output 17 of the processing unit 8 and the image element vector, and output 35 is the output of the end of the outline selection. The synchronization node 36 synchronizes the associative memory block 31 on the circuit 37, the address generation unit 28 on the circuit 38 and is controlled on the circuit 39 from the central computer and signals on the circuit 40 to it via the control bus 12 about the end of the next calculation step.

Узел формирования адреса 28 (фиг. 4) включает дешифратор 45, третий 46, четвертый 47 и пятый 48 элементы ИЛИ, первый 49 и второй 56 реверсивные счетчики, выходы которых образуют соответственно старшее и младшее слово адреса очередного вектора элемента изображения для информационного выхода 29. При этом вход полного дешифратора 45 на три входа соединен с информационным входом 7 узла формирования адреса 28, а используемые с нулевого по пятый выходы дешифратора подключены следующим образом. Нулевой 50, первый 51 и пятый 55 выходы соединены с первым, вторым и третьим входами третьего элемента 46 ИЛИ, первый 51 и второй 55 соединены соответственно с первым и вторым входами четвертого элемента ИЛИ 47, третий 53 выход соединен со вторым входом первого 49 реверсивного счетчика, четвертый 54 и пятый 55 выходы дешифратора подключены соответственно к первому и второму входам пятого элемента ИЛИ 48, выход которого 59 подключен ко второму входу второго реверсивного счетчика 56, первый вход которого подключен к выходу 58 четвертого элемента ИЛИ 47, а первый вход первого реверсивного счетчика 49 подключен к выходу 57 третьего элемента ИЛИ 46. Управляющие входы реверсивных счетчиков 49 и 56 подключены к синхровходу 38 узла формирования адреса 28. The address generation unit 28 (Fig. 4) includes a decoder 45, third 46, fourth 47 and fifth 48 OR elements, first 49 and second 56 reverse counters, the outputs of which form respectively the highest and lowest address word of the next image element vector for information output 29. In this case, the input of the full decoder 45 to three inputs is connected to the information input 7 of the address generation unit 28, and the outputs of the decoder used from zero to fifth are connected as follows. Zero 50, the first 51 and fifth 55 outputs are connected to the first, second and third inputs of the third OR element 46, the first 51 and second 55 are connected respectively to the first and second inputs of the fourth OR element 47, the third 53 output is connected to the second input of the first 49 reverse counter , the fourth 54 and fifth 55 outputs of the decoder are connected respectively to the first and second inputs of the fifth OR element 48, the output of which 59 is connected to the second input of the second reverse counter 56, the first input of which is connected to the output 58 of the fourth OR element 47, and the first input of the first down counter 49 is connected to the output 57 of the third OR gate 46. The control inputs of the reversible counters 49 and 56 are connected to the clock formation unit 38 addresses 28.

Устройство работает следующим образом. Реализуется выполнение эвристического алгоритма выделения контура двумерного объекта на смещенном прямоугольном растре. Особенности представления и обработки изображения представлены на фиг. 5. The device operates as follows. Implementation of the heuristic algorithm for selecting the contour of a two-dimensional object on a shifted rectangular raster. Features of the presentation and image processing are shown in FIG. 5.

Для того чтобы задать координаты любого элемента изображения (пиксела) необходимо указать пару целых чисел. Например, координаты точки C₀ (см. фиг. 5,б) соответственно равны X_c = 11, а Y_c = 2.In order to specify the coordinates of any element of the image (pixel), you must specify a pair of integers. For example, the coordinates of the point C ₀ (see Fig. 5, b) are respectively equal to X _c = 11, and Y _c = 2.

Аналогичным образом можно задать координаты и остальных пикселов изображения объекта. Следовательно, будем говорить, что плоское изображение на смешанном прямоугольном растре может быть описано, как и для обычного прямоугольного растра, двумерной матрицей размерностью n•m. Similarly, you can set the coordinates and the remaining pixels of the image of the object. Therefore, we say that a flat image on a mixed rectangular raster can be described, as for a regular rectangular raster, by a two-dimensional matrix of dimension n • m.

Если известны два соседних элемента контура изображения объекта C₀ и C₁, то этот факт можно закодировать по Фримену, как это показано на фиг 5,а, то есть как переход по одному из шести как переход по одному из шести направлений и представить одной из цифр 0...5, в частности переход от точки C₀ к точке C₁ кодируется цифрой 0, а обратно - цифрой 3.If two neighboring contour elements of the image of the object C ₀ and C _{1 are} known, then this fact can be encoded according to Freeman, as shown in Fig. 5, a, that is, as a transition in one of six as a transition in one of six directions and represented by one of digits 0 ... 5, in particular, the transition from point C ₀ to point C ₁ is encoded by the number 0, and vice versa - by the number 3.

У каждого из пикселов имеется шесть соседних, имеющих с данными или общую сторону в направлении 0 и 3 или половину такой стороны в остальных четырех направлениях. Следовательно, если пиксел изображения принадлежит контуру, то двигаться по этому контуру можно только в одном из шести направлений. Пусть задано первоначальное значение кода Фримена R_i ∈ (0, 1,...5) и известно количество соседних данному пикселов, принадлежащих объекту (контурные точки также принадлежат объекту) K_i ≤ 5, то очередное значение кода Фримена вычисляется по формуле:
R_i+1 = R_i + K_i + 2 (1)
Все компоненты этого выражения шестиричные числа, а суммирования осуществляются по модулю шесть.Each of the pixels has six neighboring ones, with the data either having a common side in the 0 and 3 direction, or half of such a side in the remaining four directions. Therefore, if the image pixel belongs to a contour, then you can move along this contour in only one of six directions. Let the initial value of the Freeman code R _i ∈ (0, 1, ... 5) be given and the number of pixels adjacent to this object belonging to the object (the contour points also belong to the object) K _i ≤ 5 be known, then the next value of the Freeman code is calculated by the formula:
R _{i + 1} = R _i + K _i + 2 (1)
All components of this expression are hexadecimal, and the summation is carried out modulo six.

Если для каждой точки C_i иметь вектор G_i граничных значений размерностью шесть, то определяя количество единиц в нем получим значение K_i.If for each point C _{i to} have a vector G _{i of} boundary values of dimension six, then determining the number of units in it we get the value K _i .

В ОЗУ ЭВМ для каждого j-го элемента матрицы изображения хранится свое значение вектора: G_j = G_j, если (C) = 1 и G_j = 0, если (C) = 0, где (C) - содержимое пиксела изображения, помеченного C.In the RAM for each j-th element of the image matrix, its own vector value is stored: G _j = G _j if (C) = 1 and G _j = 0 if (C) = 0, where (C) is the content of the image pixel, labeled C.

По шине управления 12 от ЭВМ (фиг. 1, 2) по линии 39 поступает сигнал на запуск узла синхронизации 36, который выдает управляющий импульс по цепи 27 шины 10 на схему сравнения с нулем 14 и элемент И 41, а также по линии 11 на вход разрешения записи регистра 5. При этом по шине данных 6 из ОЗУ ЭВМ последовательно поступают исходные значения R₀ (в регистр 5) и G₀ (в блок обработки вектора элемента изображения 8).On the control bus 12 from the computer (Fig. 1, 2), line 39 receives a signal to start the synchronization unit 36, which gives a control pulse along circuit 27 of bus 10 to the comparison circuit with zero 14 and element 41, as well as via line 11 to the register write permission input is 5. In this case, the initial values R ₀ (to register 5) and G ₀ (to the processing unit of the image element vector 8) are sequentially received from the computer RAM via the data bus 6.

Если G₀ ≠ 0, то на выходе 16 схемы сравнения с нулем 14 появляется сигнал, разрешающий работу коммутатора 15, и это значение вектора через коммутатор 15 по связи 18 поступает в счетчик 19, где после подачи на него разрешающего сигнала по линии 24 формируется значение K₀, которое подается по связи 20 на первый сумматор по модулю шесть 21, где прибавляется константа 2 под управлением сигнала по линии 25, затем результат по связи 22 подается на второй сумматор по модулю шесть 23, на который также поступает значение R₀ по связи 9 и, по управляющему сигналу по линии 26 формируется значение R₁, которое по связи 7 поступает в регистр 5, блок коммутации 2 (и далее под управлением сигнала по линии 3 посредством связи 4 и шины данных 6 в ЭВМ) и блок управления 1, узел формирования адреса 28 при наличии управления по линии 38.If G ₀ ≠ 0, then at the output 16 of the comparison circuit with zero 14 a signal appears allowing the operation of the switch 15, and this vector value through the switch 15 via communication 18 enters the counter 19, where after the resolution signal is supplied to it via line 24, the value K ₀ , which is supplied by communication 20 to the first adder modulo six 21, where the constant 2 is added under the control of the signal on line 25, then the result of communication 22 is supplied to the second adder modulo six 23, which also receives the value of R ₀ by communication 9 and, by the control signal along the line and 26, the value of R ₁ is generated, which, through communication 7, enters register 5, switching unit 2 (and then under the control of the signal on line 3 through communication 4 and data bus 6 in the computer) and control unit 1, address generation unit 28 with control on line 38.

В узле формирования адреса значение кода Фримена R_i подается на вход полного дешифратора 45 на три входа, на одном из шести (шестой и седьмой выходы не используются) выходов (50 - 55) которого появляется сигнал, который непосредственно (линия 53) или через элементы ИЛИ 46, 47, 48 (структура связей узла пояснена таблицей и фиг. 5,а) подается на входы реверсивных счетчиков 49 и 56, в которых формируется индексная часть адреса очередного вектора элемента изображения G_i, хранимого в ОЗУ ЭВМ.In the address generation node, the value of the Freeman code R _i is supplied to the input of the full decoder 45 to three inputs, on one of the six (sixth and seventh outputs are not used) outputs (50 - 55) of which a signal appears that is directly (line 53) or through the elements OR 46, 47, 48 (the connection structure of the node is explained in the table and Fig. 5, a) is fed to the inputs of the reverse counters 49 and 56, in which the index part of the address of the next image element vector G _i stored in the RAM of the computer is formed.

В устройстве предусматривается контроль за окончанием процедуры выделения контура, то есть если контур замыкается, дает петлю или выходит на границу растра. С этой целью имеется блок ассоциативной памяти 31, в который по связи 29, через группу ключей 30 и связь 32 и под управлением сигнала по линии 37 осуществляют запись координат (точнее их индексных частей) всех выявленных для текущего контура его точек. Группа ключей 30 управляется сигналом по линии 33. Такой сигнал подается из блока ассоциативной памяти 31 в случае отсутствия в ней последних вычисленных координат точки контура. The device provides for monitoring the end of the circuit allocation procedure, that is, if the circuit closes, gives a loop or goes to the border of the raster. For this purpose, there is an associative memory unit 31, into which, through communication 29, through a group of keys 30 and communication 32, and under the control of a signal on line 37, coordinates (more precisely, their index parts) of all points identified for the current contour are recorded. The group of keys 30 is controlled by a signal on line 33. Such a signal is supplied from the associative memory block 31 in the absence of the last calculated coordinates of the contour point in it.

Кроме того, осуществляется контроль за сбоем процедуры выделения контура. При этом вычисленный в узле формирования адрес может сооветствовать либо точке вне объекта, либо внутри его. В первом случае вектор элемента изображения нулевой, что и фиксируется схемой сравнения с нулем 14 и по линии 44 подается на первый вход первого элемента ИЛИ 42. Во втором случае вектор элемента изображения полностью состоит из единиц, что и фиксируется элементом И 41 и по линии 43 подается на второй вход первого элемента ИЛИ 42, выход 17 которого совместно с сигналом от блока ассоциативной памяти при окончании выделения контура 33 подается на второй элемент ИЛИ 34, выход которого 35 через шину управления 12 обеспечивает сигнал в ЭВМ о факте завершения процедуры выделения контура. In addition, the failure of the loop allocation procedure is monitored. Moreover, the address calculated in the formation node can correspond either to a point outside the object, or inside it. In the first case, the vector of the image element is zero, which is fixed by the comparison circuit with zero 14 and is sent to the first input of the first OR element 42 via line 44. In the second case, the vector of the image element consists entirely of units, which is fixed by the And 41 element along the line 43 fed to the second input of the first OR element 42, the output 17 of which together with the signal from the associative memory block at the end of the allocation of circuit 33 is fed to the second OR element 34, the output of which 35 through the control bus 12 provides a signal to the computer about the completion contour selection procedures.

Использование новой схемы узла формирования адреса позволяет эффективно использовать информацию об изображении и в отличие от прототипа использовать существующие стандартные средства хранения, обработки и представления информации (не гексагональные, а прямоугольные пикселы растра и т.п.). Using the new scheme of the address generation node allows you to effectively use information about the image and, unlike the prototype, use the existing standard means of storage, processing and presentation of information (not hexagonal, but rectangular pixels of the raster, etc.).

В то же время по сравнению с аналогом уменьшается погрешность при обработке и распознавании объектов изображения. At the same time, in comparison with the analog, the error in the processing and recognition of image objects is reduced.

Если расстояния между соседними пикселами в обычном прямоугольном растре отличается на

(ортогональные и диагональные соседние пикселы), то для смещенного прямоугольного растра такое отличие составляет

.If the distances between adjacent pixels in a regular rectangular raster differ by

(orthogonal and diagonal neighboring pixels), then for a shifted rectangular raster this difference is

.

Эффективность использования смещенного прямоугольного растра в процедурах распознавания и поддерживающих распознавания технических средствах можно оценить величиной

а с учетом равновероятности переходов в шести направлениях

.The efficiency of using a shifted rectangular raster in recognition procedures and technical means supporting recognition can be estimated by the value

and given the equiprobable transitions in six directions

.

Кроме того, эффективность предлагаемого устройства выражается в возможности реализации функции вычисления очередного элемента кода контура на смещенном прямоугольном растре за счет изменения структуры узла формирования адреса. In addition, the effectiveness of the proposed device is expressed in the possibility of implementing the function of calculating the next element of the contour code on a displaced rectangular raster by changing the structure of the address generation node.

Claims

A device for tracking the contours of two-dimensional objects, containing a control unit, a switching unit, a register and a processing unit for a vector of an image element, the first and second inputs of which are connected respectively to the information input of the device and the output of the register, the first information input of which is connected to the information input of the device, the second information input the register is connected to the first output of the image element vector processing unit, with the information input of the switching unit and the information input of the control unit from the first to the ninth outputs of which are connected respectively to the control input of the switching unit, the register entry input, the first, second, third and fourth clock inputs of the image element vector processing unit, with the device output address, the loop selection end output and the device clock output, block output switching is connected to the information output of the device, the input of the start of the device is the input of the start of the control unit, while the processing unit of the image element vector contains a switch, information whose input is the first input of the image element vector processing unit and is connected to the information input of the comparison circuit with zero and the first input of the And element, the second input of which is connected to the fourth clock input of the block and the control input of the comparison circuit with zero, and the output of the And element is connected to the first input OR element, the second input and output of which are connected respectively to the second output of the comparison circuit with zero and the second output of the block, the counter output is connected to the information input of the first adder modulo a module whose output is connected to the first information input of the second adder modulo six, the second information input of which is the second input of the block, and the output is the first output of the image processing unit, the second and third clock inputs of which are respectively the synchro inputs of the first and second adders modulo six, the sync input of the switch is connected respectively to the output of the comparison circuit with zero, the output of the switch is connected to the information input of the counter, and the control unit contains a node address with an information input, which is the information input of the control unit, information output connected to the information input of the key group and the input of signs of the associative memory block, the recording input of which is connected to the address output of the device and the output of the key group, the control input of which is connected to the output of the associative memory block and the first input of the second OR element, the second input of which is connected to the control output of the processing unit of the image element vector, and the output is the output of the end the allocation of the circuit, and the synchronization node synchronizes the associative memory block, the address generation node on the corresponding circuits and is controlled via the communication line from the central computer and signals to it via the control bus about the end of the next calculation step, characterized in that the address generation node includes a decoder, the third , the fourth and fifth OR elements, the first and second reversible counters, the outputs of which form respectively the highest and lowest address word of the next image element vector for info the output of the decoder, the input of the decoder forms the information input of the address generation unit, and the outputs of the decoder used from zero to fifth are connected in such a way that the zero, first and fifth outputs are connected to the first, second and third inputs of the third OR element, the first and second outputs of the decoder connected respectively to the first and second inputs of the fourth OR element, the third output of the decoder is connected to the second input of the first reversible counter, the fourth and fifth outputs of the decoder are connected respectively the first and second inputs of the fifth OR element, the output of which is connected to the second input of the second reversible counter, the first input of which is connected to the output of the fourth OR element, and the first input of the first reverse counter is connected to the output of the third OR element, the control inputs of the reverse counters are connected to the sync input of the forming unit addresses.