JPS6381569A - Design system for microcomputer - Google Patents

Design system for microcomputer

Info

Publication number
JPS6381569A
JPS6381569A JP61226010A JP22601086A JPS6381569A JP S6381569 A JPS6381569 A JP S6381569A JP 61226010 A JP61226010 A JP 61226010A JP 22601086 A JP22601086 A JP 22601086A JP S6381569 A JPS6381569 A JP S6381569A
Authority
JP
Japan
Prior art keywords
modules
module
microcomputer
bus
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61226010A
Other languages
Japanese (ja)
Inventor
Yutaka Kita
喜多 豊
Sadao Kimura
木村 禎雄
Haruo Keida
慶田 治夫
Toshimasa Kihara
利昌 木原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP61226010A priority Critical patent/JPS6381569A/en
Publication of JPS6381569A publication Critical patent/JPS6381569A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To develop a microcomputer conforming to the requirements of user in a short period by forming a microprocessor section, a peripheral circuit and a memory circuit as modules having nearly the same lateral width and connecting the modules by a bus. CONSTITUTION:Plural types different in storage capacity are prepared for memory modules such as a mask ROM module, an EPROM module, an EEPROM module and a RAM module. Then the layout of each element and wiring is designed so that the lateral width of each module expanded into the circuit pattern is nearly constant. Then the wiring is applied so that input/output terminals of each circuit, that is, the entrance/exit of the signal are arranged on one side of each module at an equal interval or with regularity. Then the arrangement of the modules selected by the user is decided. In this case, the length of the wiring (bus) connecting the modules is designed as short as possible. Thus, the user can develop a microcomputer conforming to its requirements in a short period.

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、半導体集積回路の設計技術さらには半導体
集積回路のレイアウト方式に適用して特に有効な技術に
関し、例えばA S I C(appH,cation
 5pecific integrated circ
uit)対応のマイクロコンピュータの設計方式に利用
して有効な技術に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a technology particularly effective when applied to a semiconductor integrated circuit design technology and a semiconductor integrated circuit layout method, such as ASIC (appH, cation
5specific integrated circus
This invention relates to techniques that are effective for use in the design method of microcomputers compatible with UIT.

[従来の技術] 従来、シングルチップマイコンのようなマイクロコンピ
ュータは、基本となるマイクロコンピュータに対し、そ
の一部の機能の強化を図ったり、内蔵メモリの容量を変
えたりして、互換性を有する複数の製品を次々と提供す
るようにされているが、いずれも汎用LSI (大規模
集積回路)として提供されているにすぎなかった。
[Conventional technology] Conventionally, microcomputers such as single-chip microcomputers have been made compatible with the basic microcomputer by enhancing some of its functions or changing the capacity of its built-in memory. Although a number of products were offered one after another, all of them were only offered as general-purpose LSIs (Large-Scale Integrated Circuits).

[発明が解決しようとする問題点] しかしながら、近年マイクロコンピュータの分野におい
ても、ASIC(特定用途向けLSI)と呼ばれるユー
ザの要求に見合った機能を有するマイクロコンピュータ
が強く要望されるようになってきている。
[Problems to be solved by the invention] However, in recent years, even in the field of microcomputers, there has been a strong demand for microcomputers called ASICs (application-specific LSIs) that have functions that meet the needs of users. There is.

このような各ユーザの要求に見合った機能を有するマイ
クロコンピュータは、各々周辺回路の構成は異なっても
主要部たるマイクロプロセッサ部の構成は同一であるこ
とがある。しかるに、LSIチップの性格上、チップ全
体を矩形状に仕上げるべく、同一機能を有するマイクロ
プロセッサであっても、第5図(A)〜(D)に斜線で
示すごとく、マイクロプロセッサ部は周辺回路の形状、
配置にあわせてその形状やレイアウトを変更しなければ
ならない。
Microcomputers having functions that meet the needs of each user may have different configurations of peripheral circuits, but the configuration of the main microprocessor section may be the same. However, due to the nature of LSI chips, the entire chip is made into a rectangular shape, so even if the microprocessor has the same functions, the microprocessor part is surrounded by peripheral circuits, as shown by diagonal lines in Figure 5 (A) to (D). the shape of,
The shape and layout must be changed according to the arrangement.

そのため、既存の技術をそのまま使用する場合にもユー
ザの要求に見合ったマイクロコンピュータを開発するた
めの期間が長くなるとともに、LSIチップ上に回路の
形成されないデッドスペースが生じてしまうという問題
点がある。
Therefore, even if existing technology is used as is, there are problems in that it takes a long time to develop a microcomputer that meets user requirements, and dead space is created on the LSI chip where no circuit is formed. .

この発明の目的は、ユーザの要求に見合ったマイクロコ
ンピュータを短期間に開発し、しかも安価に提供できる
ようにすることにある。
An object of the present invention is to develop a microcomputer that meets user requirements in a short period of time and to provide it at a low cost.

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

[問題点を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
[Means for Solving the Problems] Representative inventions disclosed in this application will be summarized as follows.

すなわち、マイクロコンピュータを複数の機能ブロック
に分け、各機能ブロックごとにその機能や容量等の異な
る複数の回路をモジュールとして用意しておくと共に、
各モジュールの横の長さ略等しくなるように予め設計し
ておいて、ユーザには用意されたモジュールの中から所
望の機能を選択してもらうようにし、モジュールが決定
したならばそれを単に積み重ねるように配設し、かつそ
の−側にバス領域を設けて各モジュール間を接続するこ
とで、マイクロコンピュータの設計を行なうようにする
ものである。
In other words, the microcomputer is divided into multiple functional blocks, and each functional block has multiple circuits with different functions and capacities prepared as modules.
The horizontal length of each module is designed in advance to be approximately equal, the user is asked to select the desired function from among the prepared modules, and once the modules have been determined, they are simply stacked. A microcomputer can be designed by arranging the modules as shown in FIG.

[作用] 上記した手段によれば、各機能ブロックがモジュール化
されているため、自動配線によるモジュール間の接続が
可能となり、所望のモジュールが決定されれば、それら
を単に積み重ねるように配置するだけで簡単に所望の機
能を有するマイクロコンピュータを構成でき、これによ
ってASIC対応のマイクロコンピュータの開発期間の
短縮を図るとともに、LSIチップ上にデッドスペース
を生じさせないようにするという上記目的を達成するこ
とができる。
[Operation] According to the above-mentioned means, since each functional block is modularized, it becomes possible to connect the modules by automatic wiring, and once the desired modules are determined, they can be simply arranged in a stacked manner. It is possible to easily configure a microcomputer with the desired functions using the above-described method, thereby shortening the development period for an ASIC-compatible microcomputer and achieving the above-mentioned objectives of not creating dead space on an LSI chip. can.

[実施例コ 以下、本発明をシングルチップマイコンに適用した場合
の一実施例を図面を用いて説明する。
[Embodiment 1] An embodiment in which the present invention is applied to a single-chip microcomputer will be described below with reference to the drawings.

この実施例は、シングルチップマイコンを構成する各機
能ブロックをモジュールとして用意しておくようにされ
ている。モジュールの種類としては、大きく分けてCP
Uモジュール、周辺モジュール、およびメモリモジュー
ルの3つがある。これらのうち、周辺モジュールをさら
に細別すると、シリアル通信インタフェース・モジュー
ル、タイマモジュール、A/Dコンバータ・モジュール
、DMAコントロール・モジュール等が考えられる。
In this embodiment, each functional block constituting a single-chip microcomputer is prepared as a module. The types of modules can be broadly divided into CP
There are three: U module, peripheral module, and memory module. Among these, the peripheral modules can be further classified into serial communication interface modules, timer modules, A/D converter modules, DMA control modules, and the like.

また、メモリモジュールとしては、マスクROMモジュ
ール、EPROMモジュール、EEPR○MEPROM
モジュールジュール等が考えられる。
In addition, as memory modules, mask ROM modules, EPROM modules, EEPR○MEPROM
Possible modules include modules.

第1表には、上記各モジュールの分類とその種類の一例
が示されている。
Table 1 shows an example of the classification of each module and its type.

第1表に示されているように、この実施例では、CPU
モジュールとして、4ビツトのCPU、8ビツトのCP
U、16ビツトのCPUおよび32ビツトのCPUが用
意されている。
As shown in Table 1, in this example, the CPU
As a module, 4-bit CPU, 8-bit CPU
A 16-bit CPU and a 32-bit CPU are available.

シリアル通信インタフェース・モジュールとしては、ク
ロック同期型とクロック非同期型とが、またタイマモジ
ュールとしては、8ビツトと16ビツトのものの他、リ
ロードタイマ、フリーランニング・カウンタ、インプッ
トキャプチャレジスタまたはアウトプットコンベアレジ
スタを持つものがそれぞれ用意されている。
Serial communication interface modules come in clock synchronous and clock asynchronous types, and timer modules include 8-bit and 16-bit ones, as well as reload timers, free-running counters, input capture registers, and output conveyor registers. Each one has what they have.

A/Dコンバータ・モジュールとしては、8ビツトや1
2ビツトのような分M能の異なるものが、またDMAコ
ントローラ・モジュールとしては、高速転送可能なタイ
プと低速転送用のもの等が用意されている。
As an A/D converter module, 8-bit or 1
There are DMA controller modules with different division capabilities, such as 2-bit, and DMA controller modules, such as those capable of high-speed transfer and those for low-speed transfer.

さらに、マスクROMモジュールやE P ROMモジ
ュール、E E P ROMモジュール、RAMモジュ
ールのようなメモリモジュールには、各々記憶容量の異
なるタイプが複数個用意されている。
Furthermore, a plurality of types of memory modules such as mask ROM modules, EP ROM modules, E EP ROM modules, and RAM modules are prepared, each having a different storage capacity.

そして、この実施例では、予め各モジュールの回路パタ
ーンに展開された状態での横幅が略一定になるように、
各素子や配線のレイアウトが設計されている。
In this embodiment, the width of each module is set to be approximately constant when the circuit pattern is developed in advance.
The layout of each element and wiring is designed.

この場合、上記各種モジュールのうち特にメモリやCP
Uはその構成が規則性を有していて、ビット数に応じて
回路の幅が決定してしまうことが多いので、先ずこれら
の回路についてモジュールの幅を決定し、しかる後、比
較的素子のレイアウト設計の柔軟性の高い周辺モジュー
ルの設計を行なって、各モジュールの横幅が略等しくな
るようにする。
In this case, among the various modules mentioned above, especially memory and CP
U has a regular structure, and the width of the circuit is often determined depending on the number of bits. Therefore, first, the width of the module is determined for these circuits, and then the width of the module is determined based on the number of bits. Peripheral modules are designed with high flexibility in layout design so that the widths of each module are approximately equal.

さらに、この実施例のモジュールは、各々回路の入出力
端子すなわち信号の出入口がモジュールの一側に等間隔
もしくは規則性をもって並ぶように、配線の引廻しを行
なっておく。
Further, in the module of this embodiment, the wiring is routed so that the input/output terminals of each circuit, that is, the signal inlet/outlet are lined up on one side of the module at equal intervals or with regularity.

そして、ユーザに対し、予めモジュール化された機能の
一覧を示す第1表のような表を提供して。
Then, a table such as Table 1 showing a list of modularized functions is provided to the user.

その表の中から所望の機能(もしくはモジュール)を選
択してもらう。それから、メーカにおいて、選択された
各モジュールの配列を決定する。この際、できるだけ各
モジュール間を結ぶ配線(バス)の長さが短くなるよう
にするため、第1図に示すごとく、CPUモジュール1
がその他のモジュール2,3.4・・・・の中心位置に
乗るように配設順序を決定する。
Have them select the desired function (or module) from the table. Then, the manufacturer determines the arrangement of each selected module. At this time, in order to shorten the length of the wiring (bus) connecting each module as much as possible, as shown in Figure 1, the CPU module 1
The arrangement order is determined so that the module is positioned at the center of the other modules 2, 3, 4, . . . .

そして、各モジュールの入出力端子部が一方に集まるよ
うに横長の状態にし、がっこれを縦方向に積み重ねるよ
うに配設する。それから、これらを自動配線設計を行な
うシステムに廻して、各モジュール列1,2,3.・・
・・の−側にバスBUSを配設して、各モジュール間の
接続を行なう。ただし、シングルチップマイコンの各機
能ブロックをモジュール化した場合、各モジュールの幅
を完全に一致させることができないことがある。その場
合には、第2図に示すごとく、各モジュールの一側をバ
ス配設側に揃えて、つまり各モジュールの入出力端子が
一直線に並ぶように配設してから、自動配線設計を行な
うようにする。
Then, the input/output terminals of each module are arranged in a horizontally elongated state so that they are concentrated on one side, and the modules are stacked vertically. Then, these are sent to a system that performs automatic wiring design, and each module row 1, 2, 3...・・・
A bus BUS is provided on the - side of . . . to connect each module. However, when each functional block of a single-chip microcomputer is modularized, it may not be possible to completely match the width of each module. In that case, as shown in Figure 2, align one side of each module with the bus installation side, that is, arrange the input and output terminals of each module in a straight line, and then perform automatic wiring design. do it like this.

さらに、選択されたモジュールを積み重ねたときに、例
えばその高さがモジュールの横幅の2倍以上になったな
らば、第3図に示すように、バスBUSを挟むような形
で各モジュール1,2.3・・・・の配列を決定してや
る。このとき、各モジュール1,2.3・・・・の入出
力端子がバスBUSの側を向くように、つまり左側の列
のモジュール1〜5は入出力端子のある一側を右にして
、また右側の列のモジュール6〜9は入出力端子のある
一側を左にして配設しておく。このような操作は。
Furthermore, when the selected modules are stacked, for example, if the height is more than twice the width of the module, as shown in Figure 3, each module 1, 2. Determine the sequence of 3... At this time, the input/output terminals of each module 1, 2, 3, etc. should face the bus BUS, that is, the modules 1 to 5 in the left column should have one side with the input/output terminal on the right. Furthermore, the modules 6 to 9 in the right column are arranged with one side where the input/output terminals are located on the left. This kind of operation.

モジュールを180°回転させることで容易に実現でき
る。
This can be easily achieved by rotating the module 180 degrees.

モジュールの幅のばらつきが大きい場合には、第5図に
示すように、複数の小さい幅のモジュールA及びB、ま
たはE及びFを一列に配置することができる。この場合
には、モジュール群の周辺にバスを配置することにより
、同図の矢印に示す様にバスBUSと各モジュール間の
接続を容易に行うことができる。
If the widths of the modules vary widely, a plurality of smaller width modules A and B or E and F can be arranged in a row, as shown in FIG. In this case, by arranging the bus around the module group, it is possible to easily connect the bus BUS and each module as shown by the arrows in the figure.

上記実施例の設計方式に従うと、マイクロコンピュータ
を複数の機能ブロックに分け、各機能ブロックごとにそ
の機能や8址等の異なる複数の回路をモジュールとして
用意しておくと共に、各モジュールの横の長さ略等しく
なるように予め設計しておいて、ユーザには用意された
モジュールのなかから所望の機能を選択してもらうよう
にし、モジュールが決定したならばそれを単に積み重ね
るように配設し、かつその−側にバス領域を設けて各モ
ジュール間を接続するので、自動配線によるモジュール
間の接続が可能となり、所望のモジュールが決定されれ
ば、それらを単に積み重ねるように配置するだけで簡単
に所望の機能を有するマイクロコンピュータを構成でき
るという作用により、ASIC対応のマイクロコンピュ
ータの開発期間の短縮を図るとともに、LSIチップ上
に生じるデッドスペースを最小限に抑え、安価なチップ
を提供することができる。
According to the design method of the above embodiment, a microcomputer is divided into a plurality of functional blocks, and each functional block has a plurality of circuits with different functions and circuits prepared as modules, and the horizontal length of each module is The modules are designed in advance so that they are approximately equal, the user is asked to select the desired function from among the prepared modules, and once the modules have been determined, they are arranged so that they are simply stacked. Moreover, since a bus area is provided on the negative side to connect each module, it is possible to connect the modules by automatic wiring, and once the desired modules are determined, they can be easily arranged by simply stacking them. By being able to configure a microcomputer with desired functions, it is possible to shorten the development period for ASIC-compatible microcomputers, minimize dead space on LSI chips, and provide inexpensive chips. .

各種モジュールは、横方向に長くなるように形成し、そ
れらを縦方向に積み重ねるように配設するようにしたの
で、チップの形状が一方向にのみ特に長くなるのが回避
されるという作用により、略正方形に近いチップ形状を
容易に実現することができる。
The various modules are formed to be long in the horizontal direction and are stacked vertically, which prevents the chip shape from becoming particularly long in one direction. A nearly square chip shape can be easily realized.

各モジュールのうちマイクロプロセッサ部は、他のモジ
ュールの配設位はのほぼ中間に配設するようにしたので
、CPUをチップの端に配設した場合に比べてCPUか
ら各モジュールまでの距離が短くなるという作用により
、回路全体の配線長が短くて済むようになる。
The microprocessor part of each module is placed approximately in the middle of the other modules, so the distance from the CPU to each module is shorter than if the CPU were placed at the edge of the chip. Due to the shortening effect, the wiring length of the entire circuit can be shortened.

各モジュールの横幅が多少異なる場合に、それらのモジ
ュールの端部はバス配設側において一直線に並ぶように
配設したので、バスと各モジュールとの距離が最短にな
るという作用により、配線長が短くて済む。
Even if the widths of each module are slightly different, the ends of the modules are arranged in a straight line on the bus installation side, which minimizes the distance between the bus and each module, reducing the wiring length. It's short enough.

各モジュールの横幅は、メモリ回路のモジュールを基準
に決定するようにしたので、比較的素子のレイアウト設
計の柔軟性の高い周辺モジュールの設計が後で行なわれ
ることにより、各モジュールの幅を均一にし易いという
効果がある。
Since the width of each module is determined based on the memory circuit module, the width of each module can be made uniform by designing the peripheral module later, which has relatively high flexibility in element layout design. It has the effect of being easy.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、第1表に示され
ているモジュールの種類は一例であり、CPUモジュー
ルをビット数に分類して用意する代わり、もしくはこれ
とともに、同じビット数であっても命令セットの豊富な
ものと少ないもの、あるいは異なる動作モードを有する
もの等に分けて用意しておいてもよい。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, the types of modules shown in Table 1 are just an example, and instead of preparing CPU modules by classifying them into bit numbers, or in addition to this, there are also those with rich and small instruction sets even though they have the same number of bits. They may be prepared separately, or may have different operation modes.

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシングルチップマイ
コンに適用したものについて説明したが、この発明はそ
れに限定されるものでなく、ASIC対応のLSIを提
供する場合一般に利用することができる。
In the above explanation, the invention made by the present inventor was mainly applied to a single-chip microcomputer, which is the background field of application. If provided, it can be used by the public.

[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
[Effects of the Invention] The effects obtained by typical inventions disclosed in this application are briefly explained below.

すなわち、ユーザの要求に見合ったマイクロコンピュー
タを短期間に開発し、しかも安価に提供することができ
る。
In other words, a microcomputer that meets user requirements can be developed in a short period of time and can be provided at low cost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は1本発明を適用した場合のシングルチップマイ
コンのレイアウトの一例を示す説明図、第2図は、本発
明の応用例を示すレイアウト説明図、 第3図は、本発明の第2の応用例を示すレイアウト説明
図、 第4図は、本発明の第3の応用例を示すレイアけるマイ
クロプロセッサ部の配置例を示す説明図である。 1・・・・CPUモジュール、2〜9・・・・周辺モジ
ュールまたはメモリモジュール、13Us・・・・ノ(
ス領域。 ゛・5−1″ 第   1  図 第  2  図 第  3  図 第  4  図 し5 第  5  図
FIG. 1 is an explanatory diagram showing an example of the layout of a single-chip microcomputer when the present invention is applied. FIG. 2 is an explanatory diagram showing a layout example of an application of the present invention. FIG. 4 is an explanatory diagram illustrating an example of the arrangement of microprocessor sections in a layered structure, illustrating a third application example of the present invention. 1...CPU module, 2-9...Peripheral module or memory module, 13Us...ノ(
space area.゛・5-1'' Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 5

Claims (1)

【特許請求の範囲】 1、マイクロプロセッサ部と、周辺回路と、メモリ回路
を、各々略同一の横幅を有するモジュールとしてそれぞ
れ複数個用意し、それらのなかから所望のモジュールを
選択し、それを一方向に沿って並べてその側方にバス領
域を設け、各モジュール間をバスによって接続するよう
にしたことを特徴とするマイクロコンピュータの設計方
式。 2、上記モジュールは、横方向に長くなるように形成し
、それらを縦方向に積み重ねるように配設したことを特
徴とする特許請求の範囲第1項記載のマイクロコンピュ
ータの設計方式。 3、上記各モジュールのうちマイクロプロセッサ部は、
他のモジュールの配設位置のほぼ中間に配設するように
したことを特徴とする特許請求の範囲第1項もしくは第
2項記載のマイクロコンピュータの設計方式。 4、上記各モジュールの横幅が多少異なる場合に、それ
らのモジュールの端部はバスの配設側において一直線に
並ぶように配設したことを特徴とする特許請求の範囲第
1項、第2項、もしくは第3項記載のマイクロコンピュ
ータの設計方式。 5、上記各モジュールの横幅は、メモリ回路のモジュー
ルを基準に決定するようにしたことを特徴とする特許請
求の範囲第1項、第2項、第3項、もしくは第4項記載
のマイクロコンピュータの設計方式。
[Claims] 1. A plurality of microprocessor sections, peripheral circuits, and memory circuits are prepared as modules each having approximately the same width, and a desired module is selected from among them and assembled into a single module. A design method for a microcomputer characterized by arranging modules along a direction, providing a bus area on the side thereof, and connecting each module by a bus. 2. The microcomputer design method according to claim 1, wherein the modules are formed to be elongated in the horizontal direction and arranged so as to be stacked in the vertical direction. 3. Among the above modules, the microprocessor section is
3. A design system for a microcomputer according to claim 1, wherein the microcomputer is arranged approximately in the middle of the arrangement positions of other modules. 4. Claims 1 and 2, characterized in that when the widths of the modules are slightly different, the ends of the modules are arranged in a straight line on the bus installation side. , or the microcomputer design method described in Section 3. 5. The microcomputer according to claim 1, 2, 3, or 4, wherein the width of each module is determined based on the memory circuit module. design method.
JP61226010A 1986-09-26 1986-09-26 Design system for microcomputer Pending JPS6381569A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61226010A JPS6381569A (en) 1986-09-26 1986-09-26 Design system for microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61226010A JPS6381569A (en) 1986-09-26 1986-09-26 Design system for microcomputer

Publications (1)

Publication Number Publication Date
JPS6381569A true JPS6381569A (en) 1988-04-12

Family

ID=16838373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61226010A Pending JPS6381569A (en) 1986-09-26 1986-09-26 Design system for microcomputer

Country Status (1)

Country Link
JP (1) JPS6381569A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787310A (en) * 1995-01-31 1998-07-28 Mitsubishi Denki Kabushiki Kaisha Microcomputer
US5974493A (en) * 1996-02-26 1999-10-26 Mitsubishi Denki Kabushiki Kaisha Microcomputer with processor bus having smaller width than memory bus
EP1564645A3 (en) * 2004-02-11 2006-09-27 Infineon Technologies AG Configurable memory system for embedded processors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787310A (en) * 1995-01-31 1998-07-28 Mitsubishi Denki Kabushiki Kaisha Microcomputer
US5974493A (en) * 1996-02-26 1999-10-26 Mitsubishi Denki Kabushiki Kaisha Microcomputer with processor bus having smaller width than memory bus
EP1564645A3 (en) * 2004-02-11 2006-09-27 Infineon Technologies AG Configurable memory system for embedded processors
US7281228B2 (en) 2004-02-11 2007-10-09 Infineon Technologies Ag Configurable memory system for embedded processors

Similar Documents

Publication Publication Date Title
US6219627B1 (en) Architecture of a chip having multiple processors and multiple memories
CA1104226A (en) Computer useful as a data network communications processor unit
US5239215A (en) Large scale integrated circuit configured to eliminate clock signal skew effects
EP0062431B1 (en) A one chip microcomputer
WO2002093828A3 (en) Distributed packet processing system with internal load distribution
JPS6381569A (en) Design system for microcomputer
TW360962B (en) Chip with hybrid input/output slot structure
JPS62121978A (en) Semiconductor memory device
JPS62179744A (en) Semiconductor integrated circuit
US6253263B1 (en) System with logic gates having a progressive number of inputs connected to a first connection matrix receiving signals to be arbitrated from peripheral devices
JP3068336B2 (en) Semiconductor integrated circuit
JPS5928359A (en) Manufacture of integrated circuit device
JPH01243134A (en) System developer
JP2932776B2 (en) Cell layout method for CMOS-LSI
JPS6233441A (en) Semiconductor integrated circuit
JPH07142834A (en) Electronic device mounting structure
JPH01113834A (en) Data processor
JPH01310476A (en) Integrated circuit element arranging method for integrated circuit device
JPH0658691B2 (en) Micro computer
JPH0442571A (en) Method for arranging integrated circuit element in semiconductor integrated circuit device
JPS63308344A (en) Manufacture of master slice type semiconductor integrated circuit
US6412037B1 (en) Interface configuration for connecting different types of busses to a peripheral bus
JPH04277652A (en) Integrated circuit
JPH0438869A (en) Master slice semiconductor integrated circuit
JP2003022247A (en) Semiconductor device