JPS6379364A - 電子部品 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子部品、特にパッケージの表裏面にテスト
用のテストピンを有する構造の電子部品に関する。

（従来の技術〕 ハイブリッドＩＣは、電子機器の多機能貰集積度化に伴
ってより高集積度化されている。ハイブリッドＩＣの基
本的な構成は、たとえば、株式会社プレスジャーナル発
行［月刊セミコンダクターワールド（Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ　　Ｗｏｒ−１ｄ）Ｊ　１９８３年１月号、
昭和５７年１２月１５日発行、Ｐ３４〜Ｐ４０にも図示
されているが、セラミック等の基板（配線基板）、この
基板の主面あるいは表裏面に実装されるトランジスタ。

ダイオード等の能動部品や抵抗、コンデンサー等の受動
部品、これら全体を被うレジン等からなるパッケージ、
さらには前記基板の端子に内端が接続され外端がパッケ
ージの外に突出するリードと呼称される外部端子からな
っている。

Ｃ発明が解決しようとする問題点〕 システム制御等多機能となってくると単一のハイブリッ
ドＩＣそのもののリード（ビン）数も、８０〜１００ビ
ンと多（なってくる。一方、ハイブリッドＩＣも組み込
みスペースを小さくする等の目的から他の電子部品と同
様に小型化が図られている。多ビン化は、ビン間隔が規
格で規定されていることもあり、その数が多くなるとビ
ンを設けるために外径寸法が大きくなってしまう傾向が
著るしく、小型化の上からは、予備ビンを設けることは
出来なくなった。

一方、ハイブリッドＩＣ等デバイスにテストピンを用意
する必要がある場合が多くある。テストピンを用意する
必要がある場合とは、たとえば、デバイスの製作時に各
素子間の接続動作の確認を行う場合、あるいはマザーボ
ードに組み込んだ各デバイス全体の特性調整を行う場合
における各デバイスの特性を知る場合、不良発生時にデ
バイスを調査する場合等である。

テストピンは本出願人にあっては、特にテストピンを設
けることなく、大半は使用していないリードをテストピ
ンとして用いていた。しかし、前述のように、リード数
が８０〜１００本と多くなってくると、空リードは存在
しなくなり、特別に新たにテストピンを設ける必要に迫
られる。しかし、テストピンを必要に応じて付加すると
、前述のようにデバイスの外径寸法が大きくなってしま
う。

本発明の目的はテストピンを設けても外径寸法が大きく
ならない構造の電子部品を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、本発明の電子部品は、パッケージから突出す
る電子部品動作制御用の正規なリードを有する以外に、
前記リード列から外れたパッケージ部分に電子部品をテ
ストするためのテストピンを有している。また、このテ
ストピンはパッケージ表面に露出するのみで長（突出せ
ず、障害にならないようになっている。

〔作用〕

上記した手段によれば、本発明の電子部品は、デバイス
の動作制御等のためのリード以外にテストピンを有して
いることから、デバイスの内部素子動作の確認、マザー
ボードに実装した各デバイスを全体的に調整する場合、
デバイスの不良解析の場合等において、前記テストピン
を利用して必要な情報を得ることができる特長がある。

また、前記テストピンはパッケージ面から長く突出して
いないことから、実装等に支障を来さない。

〔実施例〕

以下図面を参照して本発明の一実施例について説明する
。

第１図は本発明の一実施例による電子部品を示す斜視図
である。

この実施例の電子部品（デバイス）は、デュアルインラ
イン型のハイブリッドＩＣであって、同図に示されるよ
うに、レジンモールドによって形成されたパッケージ１
の一平川面の両側縁に沿ってリート′２をそれぞれ一列
に配設する構造となっている。これらのり一ド２は、デ
ハ′イス３の入出力ビンを始めとする動作制御用の正規
なリードである。また、このデハ′イス３のリード２が
突出する平坦面には、必要数のテストピン４が設けられ
ている。このテストピン４は、同図では６本設けられて
いて、所望のテストピン４を検出することによって、デ
バイスの内部素子の動作等を知ることができる。また、
子復数のデバイスをマザーボードに実装した場合、マザ
ーボードのデバイスを全体的に調整する際各デバイスの
特性等を知る際にも利用できる。また、デバイスの不良
解析の場合等においても前記テストピンを利用してデバ
イスの必要な情報を得ることができ、不良解析に役立つ
。

なお、前記テストピン４はパッケージ１の表面から長く
突出することなく、たとえば、パッケージ１の表面から
１ｍｍ以下の突出長さとなっていて、デバイス３の信頼
性を損なわずかつ実装等に支障を来さないようになって
いる。また、テス］・ビン４は、電子部品の製造時、す
なわち、レジンモールドによってパッケージ１を形成し
た後、パッケージ１の近傍で切断されることによって形
成される。

このような実施例によれば、つぎのような効果が得られ
る。

（１）本発明の電子部品は、電子部品の試験を行う際使
用するテストピンは、電子部品駆動時に使用するリード
が配列される個所から外れた位置に独立して設けられて
いるため、テストピンを設けることにしても、テストピ
ン増加故にリード数が増大することはなく、電子部品の
外径寸法が大きくならず、電子部品の小型化が達成でき
るという効果が得られる。

（２）本発明によれば、電子部品の製造における選別工
程で、このテストピンを使用することによって試験が精
度良くできるという効果が得られる。

（３）上記（２）により、本発明によれば、電子部品の
製造における選別工程で、このテストピンを使用するこ
とによって試験が容易にできるため工数低減が達成でき
るという効果が得られる。

（４）上記（２）および（３）により、本発明によれば
、電子部品の製造における選別工程にあって、工数の低
減および歩留り向上によって電子部品の製造コスト低減
が達成できるという効果が得られる。

（５）上記（１）〜（４）により、本発明によれば、電
子部品テストが容易かつ高精度に行える電子部品を安価
に提供することができるというｔ目乗効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、第２図はシン
グルラインタイプの電子部品に本発明を適用して例であ
る。この実施例のデバイス３は、パッケージ１の一側か
ら定間隔にリード２を突出させている。また、前記リー
ド２が設けられていない、他側には、テストピン４が設
けられている。これらテストピン４はパッケージ１の表
面から僅かに突出する程度であって、電子部品の信顛度
や実装に支障を来さないようになっている。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるハイブリッドＩＣに
適用した場合について説明したが、それに限定されるも
のではなく、他の電子部品にも同様に適用できる。

〔発明の効果〕

本願において開示される発明のうら代表的なものによっ
て得られる効果を節単に説明すれば、下記のとおりであ
る。

本発明の電子部品は、パッケージから突出する電子部品
動作制御用の正規なリードを有する以外に、前記リード
列から外れたパッケージ部分に電子部品をテストするた
めのテストピンを有しているため、デバイスの内部素子
の動作等を知る場合、マザーボードに実装した各デバイ
スを全体的に調整する場合、デバイスの不良解析の場合
等において、前記テストピンを利用して必要な情報を得
ることができる特長がある。また、前記テストピンはパ
ッケージ面から長く突出していないごとから、実装等に
支障を来さない。

【図面の簡単な説明】

第１図は本発明の一実施例による電子部品を示す斜視図
、 第２図は本発明の他の実施例による電子部品を示す正面
図である。

Claims (1)

【特許請求の範囲】
1. １、パッケージと、このパッケージから突出するリード
   と、からなる電子部品であって、前記リード列から外れ
   たパッケージ部分にテスト用のテストピンが設けられて
   いることを特徴とする電子部品。