JPS6376354A - 電子部品のリ−ド線短絡構造 - Google Patents
電子部品のリ−ド線短絡構造Info
- Publication number
- JPS6376354A JPS6376354A JP21817686A JP21817686A JPS6376354A JP S6376354 A JPS6376354 A JP S6376354A JP 21817686 A JP21817686 A JP 21817686A JP 21817686 A JP21817686 A JP 21817686A JP S6376354 A JPS6376354 A JP S6376354A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead wires
- solder material
- printed wiring
- lead wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 43
- 229910000679 solder Inorganic materials 0.000 claims description 39
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 7
- 238000005476 soldering Methods 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000005611 electricity Effects 0.000 description 9
- 230000003068 static effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000006260 foam Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は、ボディから外方に突出する多数のリード線を
備えたチップ型半導体電子部品のためのリード線短絡構
造において、リード線の配列方向に延びてループを形成
する半田材を各リード線に係合させてリード線を相互に
短絡させることにより、電子部品がプリント配線板に実
装されてそのリード線がプリント配線板上の回路パター
ンに接続される時点まで、リード線を短絡状態に保ち、
静電気による電子部品内部の破壊及び特性劣化を防止す
るようにしたものである。
備えたチップ型半導体電子部品のためのリード線短絡構
造において、リード線の配列方向に延びてループを形成
する半田材を各リード線に係合させてリード線を相互に
短絡させることにより、電子部品がプリント配線板に実
装されてそのリード線がプリント配線板上の回路パター
ンに接続される時点まで、リード線を短絡状態に保ち、
静電気による電子部品内部の破壊及び特性劣化を防止す
るようにしたものである。
本発明は電子部品のリード線短絡構造に関し、更に詳し
くは、電子部品がプリント配線板に実装されてそのリー
ド線がプリント配線板上の回路パターンに接続される時
点まで、リード線を短絡状態に保つことができるリード
線短絡構造に関する。
くは、電子部品がプリント配線板に実装されてそのリー
ド線がプリント配線板上の回路パターンに接続される時
点まで、リード線を短絡状態に保つことができるリード
線短絡構造に関する。
近年、半導体技術の急速な発展に伴い、高密度集積回路
素子(IC素子、LSI素子等)等のチップ型半導体電
子部品は増々高速化及び高密度集積化の傾向にあり、そ
れに伴い、これら電子部品の回路パターンは増々徽細化
している。このため、電子部品が静電気等によるサージ
電流によって破損したり特性劣化を招いたりする危険性
が増えている。
素子(IC素子、LSI素子等)等のチップ型半導体電
子部品は増々高速化及び高密度集積化の傾向にあり、そ
れに伴い、これら電子部品の回路パターンは増々徽細化
している。このため、電子部品が静電気等によるサージ
電流によって破損したり特性劣化を招いたりする危険性
が増えている。
静電気によるこれら電子部品の破損や特性劣化を防止す
るためには、電子部品のボディの周囲から外部に突出す
る多数のリード線を相互に短絡しておく必要がある。し
たがって、電子部品の製造過程では、リード線を相互に
接続するように一体成形されたリード線素材が用いられ
ている。しかし、電子部品の製造後にリード線からの通
電試験を行なう必要があるため、その時点で電子部品の
リード線が互いに切り離される。したがって、その後、
電子部品は静電気等の影響を受は易い状態になり、破損
や特性劣化等が生じ易くなる。
るためには、電子部品のボディの周囲から外部に突出す
る多数のリード線を相互に短絡しておく必要がある。し
たがって、電子部品の製造過程では、リード線を相互に
接続するように一体成形されたリード線素材が用いられ
ている。しかし、電子部品の製造後にリード線からの通
電試験を行なう必要があるため、その時点で電子部品の
リード線が互いに切り離される。したがって、その後、
電子部品は静電気等の影響を受は易い状態になり、破損
や特性劣化等が生じ易くなる。
通電試験を終えた電子部品は梱包、運搬、保管等の後、
プリント配線板上に取り付けられて各リード線がプリン
ト配線板上の回路パターンに接続される。したがって、
電子部品の破損や特性劣化を確実に防止するためには、
電子部品のリード線とプリント配線板上の回路パターン
との接続作業を行なう時点まで、電子部品を静電気から
保護する必要がある。
プリント配線板上に取り付けられて各リード線がプリン
ト配線板上の回路パターンに接続される。したがって、
電子部品の破損や特性劣化を確実に防止するためには、
電子部品のリード線とプリント配線板上の回路パターン
との接続作業を行なう時点まで、電子部品を静電気から
保護する必要がある。
IC素子、LSI素子等のチップ型半導体電子部品のた
めの従来の静電気破壊防止対策としては、次のような方
法が用いられていた。
めの従来の静電気破壊防止対策としては、次のような方
法が用いられていた。
(1) 電子部品のリード線を導電性フオームに差し込
み或いは導電性スティック内に挿入してリード線を相互
に短絡させる。
み或いは導電性スティック内に挿入してリード線を相互
に短絡させる。
(2) 電子部品のリード線を連結若しくは挾み込む導
線又は金属環を用いてリード線を相互に短絡させる。
線又は金属環を用いてリード線を相互に短絡させる。
(3) 電子部品を導電性ケース又は袋内に収容する。
しかしながら、上記保護方法の場合、電子部品をプリン
ト配線板上に取り付ける際に、保護手段を取り外す必要
があり、その時点でリード線の短絡状態が解除されるた
め、電子部品の実装中に静電気破壊や特性劣化が生じる
危険性があった。
ト配線板上に取り付ける際に、保護手段を取り外す必要
があり、その時点でリード線の短絡状態が解除されるた
め、電子部品の実装中に静電気破壊や特性劣化が生じる
危険性があった。
上記問題点に鑑み、本発明は、電子部品のリード線から
の通電試験を終えた後、電子部品のリード線とプリント
配線板上の回路パターンとの接続作業を行なう時点まで
、電子部品を確実に静電気から保護することができる電
子部品のリード線短絡構造を提供することを目的とする
。
の通電試験を終えた後、電子部品のリード線とプリント
配線板上の回路パターンとの接続作業を行なう時点まで
、電子部品を確実に静電気から保護することができる電
子部品のリード線短絡構造を提供することを目的とする
。
本発明によれば、ボディから外方に突出する多数のリー
ド線を備えたチップ型半導体電子部品のためのリード線
短絡構造であって、リード線の配列方向に延びてループ
を形成する半田材を各リード線に係合させてリード線を
相互に短絡させたことを特徴とする電子部品のリード線
短絡構造が提供される。
ド線を備えたチップ型半導体電子部品のためのリード線
短絡構造であって、リード線の配列方向に延びてループ
を形成する半田材を各リード線に係合させてリード線を
相互に短絡させたことを特徴とする電子部品のリード線
短絡構造が提供される。
好ましくは、ループに沿って連続波状に屈曲させた半田
材の波状部をリード線間に差し込み、その後、リード線
の両側から半田材の波状部をプレスすることにより、半
田材を変形させて各リード線に係合させる。
材の波状部をリード線間に差し込み、その後、リード線
の両側から半田材の波状部をプレスすることにより、半
田材を変形させて各リード線に係合させる。
本発明による電子部品のリード線短絡構造においては、
リード線がループ状の半田材によって相互に短絡されて
いるので、電子部品をプリント配線板上に取り付ける際
に半田材をリード線から取り除く必要がなく、電子部品
をプリント配線板上に取り付けた後、半田材をそのまま
利用して各リード線とプリント配線板上の回路パターン
とを半田付けすることができる。溶融したループ状の半
田材は表面張力により分断されてリード線上に集まるの
で、半田材によるリード線相互の短絡は自動的に解除さ
れる。したがって、本発明によるリード線の短絡構造は
、電子部品の実装を自動化する上でも非常に好都合であ
る。
リード線がループ状の半田材によって相互に短絡されて
いるので、電子部品をプリント配線板上に取り付ける際
に半田材をリード線から取り除く必要がなく、電子部品
をプリント配線板上に取り付けた後、半田材をそのまま
利用して各リード線とプリント配線板上の回路パターン
とを半田付けすることができる。溶融したループ状の半
田材は表面張力により分断されてリード線上に集まるの
で、半田材によるリード線相互の短絡は自動的に解除さ
れる。したがって、本発明によるリード線の短絡構造は
、電子部品の実装を自動化する上でも非常に好都合であ
る。
以下、図面を参照して本発明の詳細な説明する。
第1図は本発明の一実施例を示すものである。
同図を参照すると、例えばtC素子、LSI素子等であ
るチップ型半導体電子部品はパフケージ即ちボディ11
の周囲から外方に突出する多数のり−ドvA12を備え
ている。ここでは、電子部品はボディ11の下面から下
方に延びるボルトスタンド13を備えている。
るチップ型半導体電子部品はパフケージ即ちボディ11
の周囲から外方に突出する多数のり−ドvA12を備え
ている。ここでは、電子部品はボディ11の下面から下
方に延びるボルトスタンド13を備えている。
全てのリード線12は互いに切り離されているが、それ
らの配列方向に延びてループを形成する細線状若しくは
薄帯状の半田材14により相互に短絡されている。半田
材14は各リード線12に対し抱き付くように係合して
いる。
らの配列方向に延びてループを形成する細線状若しくは
薄帯状の半田材14により相互に短絡されている。半田
材14は各リード線12に対し抱き付くように係合して
いる。
第2図ないし第5図はり一ドvA12にループ状の半田
材14を取り付ける方法例を示したものである。第2図
に示すように、ループ状の半田材14はリード線12の
配列方向に沿って連続波状に屈曲され、第3図及び第4
図に示すように、半田材14の波状部14aがリード線
12間に差し込まれ、その後、リード線12の上下両側
から半田材14の波状部14aがプレスされることによ
り、第1図及び第5図に示すように、半田材14の波状
部14aが各リード線12に抱き付くように変形し、各
リード線12に係合する。したがって、電子部品の梱包
時、運搬時、保管時等に半田材14がリード線12から
離脱する虞れはない。
材14を取り付ける方法例を示したものである。第2図
に示すように、ループ状の半田材14はリード線12の
配列方向に沿って連続波状に屈曲され、第3図及び第4
図に示すように、半田材14の波状部14aがリード線
12間に差し込まれ、その後、リード線12の上下両側
から半田材14の波状部14aがプレスされることによ
り、第1図及び第5図に示すように、半田材14の波状
部14aが各リード線12に抱き付くように変形し、各
リード線12に係合する。したがって、電子部品の梱包
時、運搬時、保管時等に半田材14がリード線12から
離脱する虞れはない。
以上の方法で短絡された電子部品は梱包、運搬、保管等
の後、第6図に示すように、プリント配線板15上に取
り付けられる。図示実施例では、プリント配線板15の
下側にスペーサ16を介して放熱ブロック17が設けら
れ、電子部品のスタッド13に螺合するナツト18によ
って電子部品とプリント配線板15と放熱ブロック17
とが固定されている。
の後、第6図に示すように、プリント配線板15上に取
り付けられる。図示実施例では、プリント配線板15の
下側にスペーサ16を介して放熱ブロック17が設けら
れ、電子部品のスタッド13に螺合するナツト18によ
って電子部品とプリント配線板15と放熱ブロック17
とが固定されている。
電子部品がプリント配線板15上に取り付けられた後、
半田材14がそのまま利用されて各リード線12とプリ
ント配線板15上の回路パターン(図示せず)とが半田
付けされる。このとき、溶融したループ状の半田材14
は表面張力により分断されて各リード線12の表面上に
集まるので、半田材14によるリード線12間の相互の
短絡は自動的に解除される。なお、半田材14の分断を
より確実にするために、プリント配線板15の回路パタ
ーンの周りにソルダーレジスト剤を塗布しておくことが
好ましい。
半田材14がそのまま利用されて各リード線12とプリ
ント配線板15上の回路パターン(図示せず)とが半田
付けされる。このとき、溶融したループ状の半田材14
は表面張力により分断されて各リード線12の表面上に
集まるので、半田材14によるリード線12間の相互の
短絡は自動的に解除される。なお、半田材14の分断を
より確実にするために、プリント配線板15の回路パタ
ーンの周りにソルダーレジスト剤を塗布しておくことが
好ましい。
上述した如く、半田材14はリード線12とプリント配
線板15の回路パターンとの接続手段としてそのまま利
用することができるので、半田材14をリード線12か
ら取り除く必要がなく、リード線12の接続作業の時点
までリード線12を確実に短絡状態に保つことができる
。したがって、電子部品の静電気破壊や特性劣化を確実
に防止することができる。しかも、リード線12の短絡
状態はプリント配線板15上の回路パターンへのリード
線12の接続時に自動的に解除されるから、電子部品の
実装作業の完全自動化が可能となる。
線板15の回路パターンとの接続手段としてそのまま利
用することができるので、半田材14をリード線12か
ら取り除く必要がなく、リード線12の接続作業の時点
までリード線12を確実に短絡状態に保つことができる
。したがって、電子部品の静電気破壊や特性劣化を確実
に防止することができる。しかも、リード線12の短絡
状態はプリント配線板15上の回路パターンへのリード
線12の接続時に自動的に解除されるから、電子部品の
実装作業の完全自動化が可能となる。
以上、図示実施例につき説明したが、本発明は上記実施
例の態様のみに限定されるものではなく、半田材や他の
構成要素の形状、個数、保合形態等に種々の変更を加え
ることができる。
例の態様のみに限定されるものではなく、半田材や他の
構成要素の形状、個数、保合形態等に種々の変更を加え
ることができる。
以上の説明から明らかなように、本発明によれば、ルー
プ状の半田材がリード線に係合してリード線を相互に短
絡しているので、半田材をそのまま利用して各リード線
とプリント配線板上の回路パターンとを半田付けするこ
とができ、しかも、半田付けの時点で半田材によるリー
ド線の短絡状態を自動的に解除することができる。した
がって、電子部品のリード線がプリント配線板上の回路
パターンに接続される時点まで、電子部品のリード線を
短絡状態に維持し静電気による電子部品の破壊や特性劣
化を確実に防止することができる。しかも、リード線の
短絡状態はプリント配線板上の回路パターンへのリード
線の接続時に自動的に解除されるので、電子部品の実装
作業の完全自動化に適した電子部品のリード線短絡構造
を提供できることとなる。
プ状の半田材がリード線に係合してリード線を相互に短
絡しているので、半田材をそのまま利用して各リード線
とプリント配線板上の回路パターンとを半田付けするこ
とができ、しかも、半田付けの時点で半田材によるリー
ド線の短絡状態を自動的に解除することができる。した
がって、電子部品のリード線がプリント配線板上の回路
パターンに接続される時点まで、電子部品のリード線を
短絡状態に維持し静電気による電子部品の破壊や特性劣
化を確実に防止することができる。しかも、リード線の
短絡状態はプリント配線板上の回路パターンへのリード
線の接続時に自動的に解除されるので、電子部品の実装
作業の完全自動化に適した電子部品のリード線短絡構造
を提供できることとなる。
第1図は本発明による電子部品のリード線短絡構造の一
実施例を示す斜視図、 第2図は第1図に示す半田材を電子部品のリード線に取
り付ける前の状態を示す分解斜視図、第3図は第2図に
示す半田材を電子部品のリード線間に差し込んだ状態を
示す斜視図、第4図は第3図に示す状態の電子部品の側
面図、第5図は半田材をプレスした後の状態を示す電子
部品の側面図、 第6図は第1図及び第5図に示す電子部品をプリント配
線板上に取り付けてリード線をプリント配線板上の回路
パターンに半田付けした状態を示す一部断面側面図であ
る。 図において、11は電子部品のボディ、12はリード線
、14は半田材、14は連続波状部、15はプリント配
線板をそれぞれ示す。 第1図 14a ・連続匠状部 第2図 第3図 第3スに示す状態の側面図 第4図 半田材をプレスした後の状態を示す側面図第5図 J 第1図に示す電子部品のリード線 をプリント配線板上の回路パター・ +5=−7”)
7 ト配線ffiに半田付けした状態を示す一部 断面側面図 第6図
実施例を示す斜視図、 第2図は第1図に示す半田材を電子部品のリード線に取
り付ける前の状態を示す分解斜視図、第3図は第2図に
示す半田材を電子部品のリード線間に差し込んだ状態を
示す斜視図、第4図は第3図に示す状態の電子部品の側
面図、第5図は半田材をプレスした後の状態を示す電子
部品の側面図、 第6図は第1図及び第5図に示す電子部品をプリント配
線板上に取り付けてリード線をプリント配線板上の回路
パターンに半田付けした状態を示す一部断面側面図であ
る。 図において、11は電子部品のボディ、12はリード線
、14は半田材、14は連続波状部、15はプリント配
線板をそれぞれ示す。 第1図 14a ・連続匠状部 第2図 第3図 第3スに示す状態の側面図 第4図 半田材をプレスした後の状態を示す側面図第5図 J 第1図に示す電子部品のリード線 をプリント配線板上の回路パター・ +5=−7”)
7 ト配線ffiに半田付けした状態を示す一部 断面側面図 第6図
Claims (1)
- 【特許請求の範囲】 1、ボディ(11)から外方に突出する多数のリード線
(12)を備えたチップ型半導体電子部品のためのリー
ド線短絡構造であって、 リード線(12)の配列方向に延びてループを形成する
半田材(14)を各リード線(12)に係合させてリー
ド線(12)を相互に短絡させたことを特徴とする電子
部品のリード線短絡構造。 2、リード線(12)の配列方向に沿って連続波状に屈
曲させた半田材(14)の波状部(14a)をリード線
(12)間に差し込んでリード線(12)の両側から半
田材(14)の波状部(14a)をプレスすることによ
り半田材(14)を変形させて各リード線(12)に係
合させたことを特徴とする特許請求の範囲第1項に記載
の電子部品のリード線短絡構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21817686A JPS6376354A (ja) | 1986-09-18 | 1986-09-18 | 電子部品のリ−ド線短絡構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21817686A JPS6376354A (ja) | 1986-09-18 | 1986-09-18 | 電子部品のリ−ド線短絡構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6376354A true JPS6376354A (ja) | 1988-04-06 |
Family
ID=16715805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21817686A Pending JPS6376354A (ja) | 1986-09-18 | 1986-09-18 | 電子部品のリ−ド線短絡構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6376354A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010177409A (ja) * | 2009-01-29 | 2010-08-12 | Ngk Spark Plug Co Ltd | リード付き配線基板 |
-
1986
- 1986-09-18 JP JP21817686A patent/JPS6376354A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010177409A (ja) * | 2009-01-29 | 2010-08-12 | Ngk Spark Plug Co Ltd | リード付き配線基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6358772B2 (en) | Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package | |
US6066512A (en) | Semiconductor device, method of fabricating the same, and electronic apparatus | |
JPS5954249A (ja) | 半導体装置 | |
JPH07169903A (ja) | 集積回路パッケージ | |
US20060169488A1 (en) | Circuit board mounted with surface mount type circuit component and method for producing the same | |
US5881453A (en) | Method for mounting surface mount devices to a circuit board | |
JPH08186151A (ja) | 半導体装置及びその製造方法 | |
EP0235925A2 (en) | Surface-mountable package for encapsulated tap-automated-bonded integrated circuit modules | |
JPH0621321A (ja) | 電気部品実装用支持体付きの集積回路装置 | |
US5488539A (en) | Protecting cot packaged ICs during wave solder operations | |
US5504988A (en) | Apparatus for mounting surface mount devices to a circuit board | |
JPS6376354A (ja) | 電子部品のリ−ド線短絡構造 | |
JPS59222947A (ja) | 半導体装置およびその製造方法 | |
JP3942206B2 (ja) | 半導体装置の製造方法 | |
US20030057541A1 (en) | Un-packaged or semi-packaged electrically tested electronic device free from infantile mortality and process for manufacture thereof | |
JP3000770B2 (ja) | 電子部品 | |
JPS63131548A (ja) | 電子部品の静電防止用シヨ−トリング | |
JPS6250980B2 (ja) | ||
JPH0590333A (ja) | フイルム実装型半導体装置 | |
EP1067602A1 (en) | Un-packaged or semi-packaged electrically tested electronic semiconductor device free from infantile mortality and process for manufacture thereof | |
JPH02213148A (ja) | テープキャリア | |
US5519579A (en) | Method and apparatus for replacing directly attached chip | |
US6383841B2 (en) | Method for encapsulating with a fixing member to secure an electronic device | |
JPH10215049A (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
JPS61225827A (ja) | 半導体素子の実装構造 |