JPS6376023A - Microprocessor - Google Patents

Microprocessor

Info

Publication number
JPS6376023A
JPS6376023A JP61222382A JP22238286A JPS6376023A JP S6376023 A JPS6376023 A JP S6376023A JP 61222382 A JP61222382 A JP 61222382A JP 22238286 A JP22238286 A JP 22238286A JP S6376023 A JPS6376023 A JP S6376023A
Authority
JP
Japan
Prior art keywords
address
microprocessor
target system
address space
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61222382A
Other languages
Japanese (ja)
Inventor
Noriyuki Matsui
範幸 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61222382A priority Critical patent/JPS6376023A/en
Publication of JPS6376023A publication Critical patent/JPS6376023A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Abstract

PURPOSE:To easily produce an in-circuit emulator (ICE) by switching an address space in a target system to an address space in the ICE when an execution address of a program reaches an expected address. CONSTITUTION:When the execution address of the program reaches a brake point, a control circuit 3 outputs an interruption signal to a microprocessor (MPU)2 through an interruption line 6. Recognizing the interruption, the MPU2 interrupts the execution of the program and transfers the execution to a subroutine in an interruption processing program. In the interruption processing subroutine, the MPU2 outputs an address control signal to a RAM14 and an address decoder 5 through an address control line 7 to inhibit access to the RAM14 and permit access to a RAM4. Thus, the address space is switched from the address space in the target system 11 so that in the in-circuit emulator (ICE)1. Thus, the debugging ICE can be easily produced.

Description

【発明の詳細な説明】 (概要) 本発明は、マイクロプロセッサを用いた装置のハードウ
ェア及びソフトウェアのデバッグにおいて必要となる所
謂インサーキットエミュレータ(ICE)を容易に製作
することができるようにするため、インサーキットエミ
ュレータかデバッグの対象とするターゲットシステムに
於るプログラムの実行アドレスが予め定めたアドレスに
達したとき、アドレス空間を前記ターゲットシステムの
アドレス空間からインサーキットエミュレータのアドレ
ス空間へ切換える機能を備えたマイクロプロセッサであ
る。
[Detailed Description of the Invention] (Summary) The present invention is aimed at making it possible to easily produce a so-called in-circuit emulator (ICE) that is necessary for debugging the hardware and software of a device using a microprocessor. , has a function of switching the address space from the address space of the target system to the address space of the in-circuit emulator when the execution address of the program in the in-circuit emulator or the target system to be debugged reaches a predetermined address. It is a microprocessor.

(産業上の利用分野) 本発明は、マイクロプロセッサを用いた装置をデバッグ
する為のインサーキットエミュレータを容易に製作する
ことかできるマイクロプロセッサに関する。
(Field of Industrial Application) The present invention relates to a microprocessor that allows easy production of an in-circuit emulator for debugging a device using the microprocessor.

マイクロプロセッサを用いた装置のデバッグてはその動
作の複雑な為と、マイクロプロセッサはパッケージに対
人されているから内部の論理状態を直接見ることができ
ない為にオシロスコープ等による従来性なっていたよう
なデバッグは困難であり、インサーキットエミュレータ
と呼ばれるデバッグツールな用いている。このインサー
キットエミュレータはマイクロプロセッサの動作をエミ
ュレートし、任意の時点で動作を停止させ、内部の論理
状態を解析することによりデバッグの対象装ご、所謂タ
ーゲットシステムのデバッグを行う機俺な備える。
Debugging devices using microprocessors has traditionally been done using oscilloscopes, etc. because of the complexity of their operations, and because the microprocessor is mounted in a package, so it is not possible to directly see the internal logic state. Debugging is difficult, and a debugging tool called an in-circuit emulator is used. This in-circuit emulator emulates the operation of a microprocessor, stops the operation at any time, and analyzes the internal logic state, thereby providing the ability to debug the so-called target system.

〔従来の技術〕[Conventional technology]

従来インサーキットエミュレータを製作する場合、マイ
クロプロセッサの動作を代替する八−トウエアが必要で
あり、これを実現する為、そのマイクロプロセッサを用
い、これを外部に設けた制御回路で制御することにより
インサーキットエミュレータを製作していた。
Conventionally, when creating an in-circuit emulator, eight-ware is required to replace the operation of a microprocessor. I was making a circuit emulator.

(発明が解決しようとする問題点) しかしながら、このような従来のインサーキットエミュ
レータでは、マイクロプロセッサがもともとインサーキ
ットエミュレータとしての機flを考慮して設計されて
いない為、マイクロプロセッサでエミュレータを製作し
ようとすると本来の動作を完全にエミュレートできなか
ったり、外部に複雑な制御回路を必要としていた。
(Problem to be Solved by the Invention) However, in such conventional in-circuit emulators, the microprocessor was not originally designed with the function of an in-circuit emulator in mind, so it is difficult to create an emulator using a microprocessor. In this case, it was not possible to completely emulate the original operation, and a complex external control circuit was required.

又、マイクロプロセッサの内部の論理状態を任意の時点
でインサーキットエミュレータのアドレス空間へ出力す
るような場合、この制御にも多くのハードウェアと複雑
なソフトウェアを必要とし、従ってインサーキットエミ
ュレータの開発に膨大な時間を要していた。
Furthermore, when outputting the internal logic state of a microprocessor to the address space of an in-circuit emulator at any given time, this control also requires a large amount of hardware and complicated software, which makes it difficult to develop an in-circuit emulator. It took a huge amount of time.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、インサーキットエミュレータを容易に製作す
ることかできるようにするため、ターゲットシステムに
於るプログラムの実行アドレスが予め定めたアドレスに
達したとき、アドレス空間を前記ターゲットシステムの
アドレス空間からインサーキットエミュレータのアドレ
ス空間へ切換える機能をマイクロプロセッサに備えるこ
ととした。
In order to make it possible to easily produce an in-circuit emulator, the present invention provides an in-circuit emulator that when the execution address of a program in a target system reaches a predetermined address, an address space is imported from the address space of the target system. We decided to equip the microprocessor with a function to switch to the address space of the circuit emulator.

(作用) このような構成のマイクロプロセッサによれば、ターゲ
ットシステムに於るプログラムの実行アドレスが予め定
めたアドレスに達したとき、アドレス空間を前記ターゲ
ットシステムのアドレス空間からインサーキットエミュ
レータのアドレス空間へ即時に切換えることが可能とな
る。
(Function) According to the microprocessor having such a configuration, when the execution address of the program in the target system reaches a predetermined address, the address space is changed from the address space of the target system to the address space of the in-circuit emulator. It becomes possible to switch instantly.

(実施例) 図は本発明の一実施例を示し、具体的にはマイクロプロ
セッサを用いたインサーキットエミュレータ1とデバッ
グの対象となるターゲットシステム11のブロック図で
ある。
(Embodiment) The figure shows one embodiment of the present invention, and specifically is a block diagram of an in-circuit emulator 1 using a microprocessor and a target system 11 to be debugged.

まず、インサーキットエミュレータlについてみると、
2は本発明の一実施例におけるマイクロプロセッサであ
る。3はターゲットシステム11における実行アドレス
が予め定めたアドレスに達したとき、割込信号を専用の
割込線6を介してマイクロプロセッサに出力する制御回
路である。
First, let's look at the in-circuit emulator l.
2 is a microprocessor in one embodiment of the present invention. 3 is a control circuit that outputs an interrupt signal to the microprocessor via a dedicated interrupt line 6 when the execution address in the target system 11 reaches a predetermined address.

そして、この制御回路3からの割込信号をマイクロプロ
セッサ2が認識すると、マイクロプロセッ2はアドレス
制[17を介してアドレス制御信号を出力することによ
り後述するタゲットシステム11におけるアドレス空間
としてのRAM 14からインサーキットエミュレータ
lのアドレス空間としてのRAM4に主メモリを切換え
るようになっている。インサーキットエミュレータlに
適用するマイクロプロセッサ2は割込線6及びアドレス
制御線7に対する内部配線(所謂ボンディング配線)を
行なっているか、一般ユーザに供給するときは内部配線
を行なわないようにしている。9はアドレスバス、10
はデータバスであり、これらのバス9.10にはマイク
ロプロセッサ2.制御回路3か接続され、更に、アドレ
スデコーダ5を介してマイクロプロセッサ2の主メモリ
となるRAM4が接続されている。
When the microprocessor 2 recognizes the interrupt signal from the control circuit 3, the microprocessor 2 outputs an address control signal via the address system [17] to access the RAM 14 as an address space in the target system 11, which will be described later. The main memory is switched from RAM 4 to RAM 4, which serves as the address space of the in-circuit emulator 1. The microprocessor 2 applied to the in-circuit emulator 1 has internal wiring (so-called bonding wiring) for the interrupt line 6 and address control line 7, or does not perform internal wiring when supplied to general users. 9 is address bus, 10
are data buses, and these buses 9.10 contain microprocessors 2. A control circuit 3 is connected thereto, and a RAM 4 serving as the main memory of the microprocessor 2 is further connected via an address decoder 5.

尚、8はユーザ割込を受付けるユーザ割込線である。Note that 8 is a user interrupt line for accepting user interrupts.

次に、ターゲットシステム11についてみると、12は
前記マイクロプロセッサ2と同一構成のマイクロプロセ
ッサであるが、割込線6.アドレス制御線7に対応する
内部配線は行なっていない。また、このマイクロプロセ
ッ12はターゲットシステムがデバッグされるとき、ソ
ケット笠から予め取外すことかてきるようになっている
。13はターゲットシステム11におけるマイクロプロ
セッサ12のプログラムを格納しているROM、14は
主メモリとなるRAMである。
Next, regarding the target system 11, reference numeral 12 is a microprocessor having the same configuration as the microprocessor 2, but an interrupt line 6. Internal wiring corresponding to address control line 7 is not provided. Further, this microprocessor 12 can be removed from the socket cap in advance when the target system is debugged. 13 is a ROM that stores a program for the microprocessor 12 in the target system 11, and 14 is a RAM serving as a main memory.

15はアドレスデコーダである。このターゲットシステ
ム11は、インサーキットエミュレータ1からのアドレ
スバス9.データバスlOが、例えばフラットケーブル
を介して配線されている。
15 is an address decoder. This target system 11 has an address bus 9. from the in-circuit emulator 1. A data bus IO is wired, for example, via a flat cable.

前記アドレス制御線7はRAM14とアドレスデコーダ
に配線されており、このアドレス制御IIa7にアドレ
ス制御信号が出力されたときは、RAM14のアクセス
は禁止され、RAM4へのアクセスか許可されるように
なっている。
The address control line 7 is wired to the RAM 14 and the address decoder, and when an address control signal is output to the address control IIa7, access to the RAM 14 is prohibited and only access to the RAM 4 is permitted. There is.

このような構成となるマイクロプロセッサ2を適用して
製作したインサーキットエミュレータlとターゲットシ
ステム11の作動を説明する。
The operation of the in-circuit emulator 1 and the target system 11 manufactured using the microprocessor 2 having such a configuration will be explained.

尚、マイクロプロセッサ12は予めソケット等から取外
されており、ROM13にはターゲットシステム11の
プログラムが格納されているものとする。また、例えば
キーボード装置(図示省略)等からターゲットシステム
の実行アドレスが所定のアドレスに達したとき、所謂ブ
レークポイントに相当するアドレスをマイクロプロセッ
サ2を介して制御回路3に予め設定しているものとする
It is assumed that the microprocessor 12 has been removed from the socket etc. in advance, and the program for the target system 11 is stored in the ROM 13. Furthermore, when the execution address of the target system reaches a predetermined address from, for example, a keyboard device (not shown), an address corresponding to a so-called breakpoint is preset in the control circuit 3 via the microprocessor 2. do.

このような状態において、マイクロプロセッサ2はアド
レスバス9とデータバス10を介してROM13に格納
されているプログラムを呼び出して順次演算処理等を行
ない、その処理結果をデータバスlOを介してRAM 
14の所定のアドレスに格納する。そして、順次このよ
うな処理を行なっていくことにより、プログラムの実行
アドレスがブレークポイントに達したならば制御回路3
は割込信号を割込線6を介してマイクロプロセッサ2に
出力する。そこで、マイクロプロセッサ2が前記割込を
認識すると、プログラムの実行を中断し1割込処理プロ
グラムのサブルーチンへ実行を移す。
In such a state, the microprocessor 2 calls the program stored in the ROM 13 via the address bus 9 and the data bus 10, sequentially performs arithmetic processing, etc., and transfers the processing results to the RAM via the data bus IO.
14 predetermined addresses. By sequentially performing such processing, when the execution address of the program reaches the breakpoint, the control circuit 3
outputs an interrupt signal to the microprocessor 2 via the interrupt line 6. Therefore, when the microprocessor 2 recognizes the interrupt, it interrupts the execution of the program and moves on to the subroutine of the 1-interrupt processing program.

割込処理サブルーチンで、先ずマイクロプロセッサ2は
アドレス制御線7を介してアドレス制御信号をRAM1
4とアドレスデコーダ5に出力することにより、RAM
14へのアクセスを禁止する、一方RAM4へのアクセ
スを許可する。このようにして、アドレス空間をターゲ
ットシステム11のアドレス空間からインサーキットエ
ミュレータlのアドレス空間へ切換える0次にマイクロ
プロセッサ2は内部レジスタ等の論理情報をインサーキ
ットエミュレータlにおけるRAM4に格納して、所定
のルーチンで待機する。そこて、操作溝がRAM4にメ
モリダンプされた情報を解析することによりターゲット
システム11のデバッグを進行する。
In the interrupt processing subroutine, the microprocessor 2 first sends an address control signal to the RAM 1 via the address control line 7.
4 and the address decoder 5, the RAM
Access to RAM 4 is prohibited, while access to RAM 4 is permitted. In this way, the microprocessor 2 switches the address space from the address space of the target system 11 to the address space of the in-circuit emulator l. Next, the microprocessor 2 stores logical information such as internal registers in the RAM 4 of the in-circuit emulator l, and Wait in routine. Then, the operation module analyzes the information dumped into the RAM 4 to proceed with debugging the target system 11.

上記アドレス空間を切換える方法としてはハードウェア
による自動切換え又は所定の切換え命令にて行なうよう
にしてもよい。
As a method for switching the address space, automatic switching by hardware or a predetermined switching command may be used.

(発IJIの効果) 本発明によればターゲットシステムに於るプログラムの
実行アドレスが予め定めたアドレスに達したとき、アド
レス空間を前記ターゲットシステムのアドレス空間から
インサーキットエミュレータのアドレス空間へ切換える
ようにしたマイクロプロセッサとしたため、外部の制御
回路は格段にy3単なM!j成で実現でき、デバッグ用
のインサーキットエミュータを容易に製作できることと
なる。
(Effects of IJI) According to the present invention, when the execution address of the program in the target system reaches a predetermined address, the address space is switched from the address space of the target system to the address space of the in-circuit emulator. Because it is a microprocessor, the external control circuit is much simpler than Y3 and M! This can be realized with a j configuration, and an in-circuit emulator for debugging can be easily produced.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の一実施例におけるマイクロプロセッサを適
用したインサーキットエミュレータのブロック図とター
ゲットシステムのブロック図である。 2.12−・・マイクロプロセッサ 3−@御回路 6・・・割込線 7・・・アドレス制御線 4.14−RAM
The figure is a block diagram of an in-circuit emulator using a microprocessor and a block diagram of a target system according to an embodiment of the present invention. 2.12-...Microprocessor 3-@Control circuit 6...Interrupt line 7...Address control line 4.14-RAM

Claims (1)

【特許請求の範囲】[Claims] ターゲットシステムに於るプログラムの実行アドレスが
予め定めたアドレスに達したとき、アドレス空間を前記
ターゲットシステムのアドレス空間からインサーキット
エミュレータのアドレス空間へ切換えるようにしたマイ
クロプロセッサ。
A microprocessor that switches an address space from an address space of the target system to an address space of an in-circuit emulator when the execution address of a program in the target system reaches a predetermined address.
JP61222382A 1986-09-19 1986-09-19 Microprocessor Pending JPS6376023A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61222382A JPS6376023A (en) 1986-09-19 1986-09-19 Microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61222382A JPS6376023A (en) 1986-09-19 1986-09-19 Microprocessor

Publications (1)

Publication Number Publication Date
JPS6376023A true JPS6376023A (en) 1988-04-06

Family

ID=16781478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61222382A Pending JPS6376023A (en) 1986-09-19 1986-09-19 Microprocessor

Country Status (1)

Country Link
JP (1) JPS6376023A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6668339B1 (en) 1999-07-28 2003-12-23 Mitsubishi Denki Kabushiki Kaisha Microprocessor having a debug interruption function

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161737A (en) * 1983-03-04 1984-09-12 Hitachi Ltd Microprocessor system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161737A (en) * 1983-03-04 1984-09-12 Hitachi Ltd Microprocessor system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6668339B1 (en) 1999-07-28 2003-12-23 Mitsubishi Denki Kabushiki Kaisha Microprocessor having a debug interruption function

Similar Documents

Publication Publication Date Title
KR970012153A (en) How to run data processor and breakpoint operations
JPS6376023A (en) Microprocessor
JPS6310456B2 (en)
JPS59202547A (en) Debugging device
KR100200712B1 (en) Apparatus for program debugging of no-target system
JPS59128652A (en) Program testing method using display device
JPH0283749A (en) Internal interruption control system for microprocessor
JPS62103738A (en) Programmable controller
JPS62173543A (en) Emulator
JPH02130640A (en) Microcomputer and evaluator chip, and emulator using them
JPS6326741A (en) Testing instrument for data processor
JPS59202546A (en) Debugging device
JPH07160525A (en) Emulator
JPS63231542A (en) Debugging device
JPS62140148A (en) Command input device for debugger
JPH04155278A (en) Lsi tester
JPS59153245A (en) Debugging device
JPH04125740A (en) Microcomputer and emulator
JPH0373011B2 (en)
JPS60239843A (en) Debugging device
JPS62212739A (en) Large scale integrated circuit
JPS59202548A (en) Debugging device
KR20040073127A (en) Clock synchronizing apparatus and method for prototyping board
JPS62102338A (en) Emulator
JP2000040015A (en) In-circuit emulator