JPS6374335A - Pilot signal cancel circuit - Google Patents
Pilot signal cancel circuitInfo
- Publication number
- JPS6374335A JPS6374335A JP22071186A JP22071186A JPS6374335A JP S6374335 A JPS6374335 A JP S6374335A JP 22071186 A JP22071186 A JP 22071186A JP 22071186 A JP22071186 A JP 22071186A JP S6374335 A JPS6374335 A JP S6374335A
- Authority
- JP
- Japan
- Prior art keywords
- current
- differential amplifier
- pilot signal
- amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract 2
- 239000002131 composite material Substances 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
（り産業上の利用分野
本発明は、フンポジット信号からパイロット信号成分を
除去（キャンセル）する回路に関するもので、特にＦＭ
ステレオ受信機に適用して好適なパイロット信号キャン
セル回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a circuit for removing (cancelling) a pilot signal component from a FM composite signal.
The present invention relates to a pilot signal cancellation circuit suitable for application to a stereo receiver.
（ロ）従来の技術
ＦＭステレオ受信機において、パイロット信号キャンセ
ル機能はステレオモードのときにのみ必要とされるもの
であり、モノラル動作時には、Ｓ／Ｎ（信号対雑音比）
を改善するために、復調ブロックから切り離される。第
２図は、実公昭５５−８３７１号公報のパイロット信号
抽出回路をもとにした、パイロット信号キャンセル回路
のブロック図である。第２図において、入力端子（１）
に印加されたフンポジット信号は、ＰＬＬ回路〈２〉に
おいてパイロット信号に同期した１９ＫＨ，の信号と３
８ＫＨｚの信号とが制御信号として出力される。前記Ｐ
ＬＬ回路（２）の１９ＫＨｚ信号は、同期検波器（３）
に入力きれ、入力コンボジット信号が同期検波きれ、ロ
ーパスフィルタ（４）で直流出力が得られる。この直流
出力は、直流増幅器（５）で増幅された後、ステレオ表
示器（６）に利用され、さらにレベル検出回路（７〉、
チョッパ回路（８）、ステレオスイッチ（９）に送出さ
れキャンセル回路（１０）で入力コンボジット信号中の
パイロット信号の除去が行われる。前記ＰＬＬ回路（２
）の３８ＫＨ，信号は・復調用のステレオスイッチ（１
１）に制御信号として印加され、ステレオ復調回路（１
２）で左右ステレオ信号（Ｌ）及び（Ｒ）の復調が行わ
れる。第３図は、前記第２図の破線で囲んだレベル検出
回路（Ｚ）、チョッパ回路（８）、ステレオスイッチ（
９）の具体的な従来回路例を示す図である。第３図にお
いて、レベル検出回路（７）は、差動接続された第１及
び第２トランジスタ（１３）及び（１４）から成る差動
増幅器で構成され、チョッパ回路（幻は、第３乃至第６
トランジスタ（１５〉乃至（１８）から成るダブル差動
増幅器と、前記第３乃至第６トランジスタ（１５）乃至
（１８）のコレクタに接続されたダイオード接続型第７
トランジスタ（１９）及び第８トランジスタ（２０）と
から成る電流ミラー回路とで構成され、ステレオスイッ
チ（９）は第９トランジスタ（２１〉で構成されている
。（２２）及び（２３）は、電流源回路を構成する第１
０トランジスタ及びダイオード接続型第１１トランジス
タである。また、（２４）及び（２５）はレベル検出回
路（７）の差動入力端子、（２６）及び（２７）はチョ
ッパ回路（旦）の１９にト信号の入力端子、（２Ｂ）は
ステレオスイッチのスイッチ入力端子、（２９）はキャ
ンセル回路（１０）に接続される出力端子である。(b) In conventional FM stereo receivers, the pilot signal cancellation function is required only in stereo mode, and in monaural operation, the S/N (signal-to-noise ratio)
is separated from the demodulation block to improve the FIG. 2 is a block diagram of a pilot signal cancellation circuit based on the pilot signal extraction circuit disclosed in Japanese Utility Model Publication No. 55-8371. In Figure 2, input terminal (1)
In the PLL circuit <2>, the 19KH signal applied to the
A signal of 8 KHz is output as a control signal. Said P
The 19KHz signal of the LL circuit (2) is sent to the synchronous detector (3).
When the input is completed, the input composite signal is successfully synchronously detected, and a DC output is obtained by the low-pass filter (4). After this DC output is amplified by a DC amplifier (5), it is used for a stereo display (6), and is further used by a level detection circuit (7),
The signal is sent to a chopper circuit (8) and a stereo switch (9), and a cancellation circuit (10) removes the pilot signal from the input composite signal. The PLL circuit (2
) 38KH, signal is ・Stereo switch for demodulation (1
1) as a control signal and is applied to the stereo demodulation circuit (1) as a control signal.
In step 2), the left and right stereo signals (L) and (R) are demodulated. Figure 3 shows the level detection circuit (Z), chopper circuit (8), and stereo switch (
9) is a diagram showing a specific example of a conventional circuit. In FIG. 3, the level detection circuit (7) is composed of a differential amplifier consisting of first and second transistors (13) and (14) which are differentially connected. 6
A double differential amplifier consisting of transistors (15> to (18)), and a diode-connected seventh transistor connected to the collectors of the third to sixth transistors (15) to (18).
The stereo switch (9) is composed of a current mirror circuit consisting of a transistor (19) and an eighth transistor (20), and the stereo switch (9) is composed of a ninth transistor (21). The first circuit constituting the source circuit
0 transistor and a diode-connected eleventh transistor. In addition, (24) and (25) are the differential input terminals of the level detection circuit (7), (26) and (27) are the input terminals of the top signal at 19 of the chopper circuit (dan), and (2B) is the stereo switch. The switch input terminal (29) is an output terminal connected to the cancellation circuit (10).
しかして、ステレオ時には、第１及び第２トランジスタ
（１３）及び（１４）から成る差動増幅器で、直流増幅
器（５）からの入力パイロット信号に比例する同期検波
電圧を電流増幅し、この出力を第３乃至第６トランジス
タ（１５）乃至（１８）から成るダブル差動増幅器で電
流スイッチし、出力端子（２９）に入力パイロット信号
に同期し、レベルが比例したキャンセル信号を得る。Therefore, in stereo mode, the differential amplifier consisting of the first and second transistors (13) and (14) current-amplifies the synchronous detection voltage proportional to the input pilot signal from the DC amplifier (5), and outputs this. Current is switched by a double differential amplifier consisting of third to sixth transistors (15) to (18), and a cancellation signal whose level is proportional to the input pilot signal is obtained at the output terminal (29).
（ハ）発明が解決しようとする問題点
しかしながら、第２図の如きパイロット信号キャンセル
回路は、第１及び第２トランジスタ（１３）及び（１４
）、第７及び第８トランジスタ（１９）及び（２０）の
ベース・エミッタ電圧（ＶｌＫ）の不整合等により、モ
ノラル時に第８トランジスタ（２０）の出力から、キャ
ンセル回路（１０）へ電流が流入し、ｓ／Ｎ劣化が生じ
るのを防止するため、第９トランジスタ（２１）により
モノラル時、第１０トランジスタ（２２）の電流を遮断
している。このため、第９トランジスタ（２１）のオン
・オフ動作により、第８トランジスタ（２０）の直流出
力電圧が変動し、モノラル−ステレオ切換時、復調回路
出力にノイズが発生するという問題点があった。(c) Problems to be Solved by the Invention However, the pilot signal canceling circuit as shown in FIG.
), current flows into the cancellation circuit (10) from the output of the eighth transistor (20) during monaural mode due to a mismatch between the base-emitter voltages (VlK) of the seventh and eighth transistors (19) and (20), etc. However, in order to prevent S/N deterioration, the ninth transistor (21) cuts off the current of the tenth transistor (22) during monaural operation. Therefore, due to the on/off operation of the ninth transistor (21), the DC output voltage of the eighth transistor (20) fluctuates, causing noise in the demodulation circuit output when switching from monaural to stereo. .
（ニ）問題点を解決するための手段
本発明は、上述の点に鑑み成されたもので、コンポジッ
ト信号中のパイロット信号を同期検波した直流電圧を差
動増幅する第１差動増幅器と、該第１差動増幅器の一方
の出力に定電流バイアス電流のほぼ半分に相当する電流
を供給する電流源回路と、前記第１差動増幅器の一方の
出力を共通エミッタに接続した第２差動増幅器とを設け
、第２差動増幅器のベースにパイロット信号に同期した
チョッパ信号を入力し、該第２差動増幅器の出力からパ
イロット信号レベルに比例したキャンセル信号を得るよ
うにした点を特徴とする。(d) Means for Solving the Problems The present invention has been made in view of the above points, and includes a first differential amplifier that differentially amplifies a DC voltage obtained by synchronously detecting a pilot signal in a composite signal; a current source circuit that supplies one output of the first differential amplifier with a current equivalent to approximately half of the constant current bias current; and a second differential amplifier that connects one output of the first differential amplifier to a common emitter. A chopper signal synchronized with the pilot signal is input to the base of the second differential amplifier, and a cancellation signal proportional to the pilot signal level is obtained from the output of the second differential amplifier. do.
（木）作用
本発明に依れば、電流源回路からは、定を流バイアス電
流のほぼ半分に相当する電流が、第１差動増幅器の一方
の出力に供給されるため、差動入力のないモノラル時に
おいては、該第１差動増幅器のコレクタ電流は平衡して
おり、第２差動増幅器はオフ状態になる。従って、モノ
ラル動作時に、キャンセル回路へ流入する電流はなくな
る。(Thursday) Effect According to the present invention, a constant current from the current source circuit, which is equivalent to approximately half of the bias current, is supplied to one output of the first differential amplifier. When the signal is not monaural, the collector current of the first differential amplifier is balanced, and the second differential amplifier is in an off state. Therefore, no current flows into the cancellation circuit during monaural operation.
一方、ステレオ動作時には、同期検波された直流電圧が
第２差動増幅器に入力され、エミッタ電流が流れ始め、
パイロット信号に同期しレベルが比例したキャンセル信
号が得られる。このとき、第２差動増幅器には、検波電
流しか流れないため、モノラル−ステレオ切換時に急激
な直流変動が生じない。直流増幅器にオフセット電圧が
生じる場合には、電流源回路からの電流を第１差動増幅
器の一方のコレクタ電流よりも大きくなるように設定す
ることにより、モノラル動作時のＳ／Ｎ特性の悪化が防
止される。On the other hand, during stereo operation, the synchronously detected DC voltage is input to the second differential amplifier, and the emitter current begins to flow.
A cancellation signal whose level is proportional to the pilot signal is obtained. At this time, only the detection current flows through the second differential amplifier, so that no sudden DC fluctuation occurs during monaural-stereo switching. If an offset voltage occurs in the DC amplifier, deterioration of S/N characteristics during monaural operation can be prevented by setting the current from the current source circuit to be larger than one collector current of the first differential amplifier. Prevented.
（へ）実施例
第１図は、本発明の一実施例を示す回路図で、（亜）は
エミッタがそれぞれ抵抗器゛を介して共通接続された第
１及び第２トランジスタ（３１）及び（３２〉から成り
レベル検出回路として動作する第１差動増幅器、（３３
）は前記第１及び第２トランジスタ（３１）及び（３２
）のエミッタに接続された抵抗器にコレクタが接続きれ
た電流源トランジスタ、（ハ〉は前記第１トランジスタ
（３１）のコレクタに共通エミッタが接続きれた第３及
び第４トランジスタ（３５）及び（３６）と、該第３及
び第４トランジスタ（３５）及び（３６）のコレクタに
接続されたダイオード接続型第５トランジスタ（３７〉
及び第６トランジスタ（３８）とから成る第１電流ミラ
ー回路（η）とから構成諮れチョッパ回路として動作す
る第２差動増幅器、す９〉はダイオード接続型第７トラ
ンジスタ（４１）及び第８トランジスタ（４２）から成
り該第８トランジスタ（４２）のコレクタが第１トラン
ジスタ（３１）のコレクタに接続された第２電流ミラー
回路（す）と、ダイオード接続型第９トランジスタ（４
４）及び第１０トランジスタ（４５）から成り共通ベー
スが前記′ｗｔ流源トランジスタ（３３）のベースに接
続された第３電流ミラー回路（並）とから成る電流源回
路である。(F) Embodiment FIG. 1 is a circuit diagram showing an embodiment of the present invention. 32> and operates as a level detection circuit;
) are the first and second transistors (31) and (32).
), the collector of which is connected to the resistor connected to the emitter of the current source transistor (c), the third and fourth transistors (35) whose common emitters are connected to the collector of the first transistor (31), and (c). 36), and a diode-connected fifth transistor (37) connected to the collectors of the third and fourth transistors (35) and (36).
and a first current mirror circuit (η) consisting of a diode-connected seventh transistor (41) and an eighth transistor (38). a second current mirror circuit consisting of a transistor (42) in which the collector of the eighth transistor (42) is connected to the collector of the first transistor (31); and a diode-connected ninth transistor (42);
4) and a third current mirror circuit (normal) consisting of a tenth transistor (45) and having a common base connected to the base of the 'wt current source transistor (33).
尚、前記第１０トランジスタ（４５）のエミッタ面積は
前記電流源トランジスタ（３３）のエミッタ面積のほぼ
半分である。（４７）及び（４８）は前記第１差動増幅
器（隠）の第１及び第２トランジスタ（３１）及び（３
２）のベースに接続された入力端子、 （４９）及び（
５０）は前記第２差動増幅器（３Ａ）の第３及び第４ト
ランジスタ（３５）及び（３６）のベースに接続された
チ５ツバ信号（１９ＫＨｚ信号）の入力端子、（５１）
は前記第４トランジスタ（３６）のコレクタに接続され
た出力端子である。Note that the emitter area of the tenth transistor (45) is approximately half of the emitter area of the current source transistor (33). (47) and (48) are the first and second transistors (31) and (3) of the first differential amplifier (hidden).
2) input terminals connected to the base of (49) and (
50) is an input terminal for a chip signal (19KHz signal) connected to the bases of the third and fourth transistors (35) and (36) of the second differential amplifier (3A), (51)
is an output terminal connected to the collector of the fourth transistor (36).
しかして、第１及び第２トランジスタ（３１）及び（３
２）から成る第１差動増幅器（並）の定電流バイアス電
流１．は、電流源トランジスタ（３３）によって設定さ
れる。前記第１０トランジスタ（４５）のエミッタ面積
は前記電流源トランジスタ（３３〉のエミッタ面積のほ
ぼ半分になっており、この電流は電流源回路（観）の第
７トランジスタ（４１）及び第８トランジスタ（４２）
から成る第２電流ミラー回路り旦）を通じて第１トラン
ジスタ（３１）のコレクタに供給される。モノラル時に
おいては、第１及び第２トランジスタ（３１）及び（３
２）の入力端子（４７）及び（４８）への差動入力はな
く、該第１及び第２トランジスタ（３１）及び（３２）
のコレクタ電流は１．／２で平衡している。また、第８
トランジスタ（４２）からは、常に１．／２の定電流が
第１トランジスタ（３１）のコレクタに供給されている
ため、第３及び第４トランジスタ（３５）及び（３６）
の共通エミッタから第１トランジスタ（３１）のコレク
タに流入する電流は零で、第３及び第４トランジスタ（
３５）及び（３６）はオフ状態はなる。従って、モノラ
ル動作時には、キャンセル回路に流入する電流はなく、
Ｓ／Ｎ劣化の問題が発生しない。次に、ステレオ動作時
においては、同期検波された直流電圧が第１及び第２ト
ランジスタ（３１）及び（３２）の入力端子（４７）及
び（４８）に印加され、第１トランジスタ（３１）のコ
レクタ電流が１．／２よりも増加すると、第３及び第４
トランジスタ（３５）及び（３６）の共通エミッタに電
流が流れ始め、第６トランジスタ（３８）のコレクタに
はパイロット信号に同期し、レベルの比例したキャンセ
ル信号が得られる。第３乃至第６トランジスタ（３５）
乃至（３８）で構成される第２差動増幅器（ハ）には、
検波電流しか流れないため、モノラル−ステレオ切換時
に急激な直流電流変動は生じない、また、モノラル時に
おいて、第１トランジスタ（３１）と第８トランジスタ
（４２）のコレクタ電流を等しく設定した場合、直流増
幅器のオフセット電圧により、第１トランジスタ（３１
）のコレクタに差動電流が生じ、これがキャンセル回路
へ入力される場合があり、モノラル動作時のＳ／Ｎ等の
特性を悪化させることがあるが、これを防止するには、
第８トランジスタ（４２）のコレクタ電流を第１トラン
ジスタ（３１）のコレクタ電流よりも大きくなるように
設定しておけばよい。すなわち、第８トランジスタ（４
２）のコレクタを流の値は、直流増幅器のオフセット′
ｒｔｔ流等のバラツキを考慮して決定すればよい。Therefore, the first and second transistors (31) and (3
2) constant current bias current of the first differential amplifier (average) consisting of 1. is set by the current source transistor (33). The emitter area of the tenth transistor (45) is approximately half the emitter area of the current source transistor (33), and this current flows through the seventh transistor (41) and the eighth transistor (41) of the current source circuit (view). 42)
The current is supplied to the collector of the first transistor (31) through a second current mirror circuit (31). In monaural mode, the first and second transistors (31) and (3
There is no differential input to the input terminals (47) and (48) of 2), and the first and second transistors (31) and (32)
The collector current of is 1. It is balanced at /2. Also, the 8th
The transistor (42) always outputs 1. /2 constant current is supplied to the collector of the first transistor (31), so the third and fourth transistors (35) and (36)
The current flowing into the collector of the first transistor (31) from the common emitter of
35) and (36) are in the off state. Therefore, during monaural operation, no current flows into the cancellation circuit,
No problem of S/N deterioration occurs. Next, during stereo operation, the synchronously detected DC voltage is applied to the input terminals (47) and (48) of the first and second transistors (31) and (32), and The collector current is 1. /2, the third and fourth
A current begins to flow through the common emitters of the transistors (35) and (36), and a cancellation signal whose level is proportional to the pilot signal is obtained at the collector of the sixth transistor (38). Third to sixth transistors (35)
The second differential amplifier (c) composed of (38) to (38) includes:
Since only the detection current flows, there will be no sudden DC current fluctuations when switching between monaural and stereo.In addition, when the collector currents of the first transistor (31) and the eighth transistor (42) are set equal in monaural mode, the DC current will not change. Due to the offset voltage of the amplifier, the first transistor (31
), and this may be input to the cancellation circuit, deteriorating characteristics such as S/N during monaural operation.To prevent this,
The collector current of the eighth transistor (42) may be set to be larger than the collector current of the first transistor (31). That is, the eighth transistor (4
2) The value of the collector current is the offset of the DC amplifier'
It may be determined by taking into consideration variations in the rtt flow, etc.
尚、電流源回路（す）は第１差動増幅器の一方の出力に
定電流バイアス電流のほぼ半分に相当する電流を供給す
る回路であればよい、また、ＦＭステレオ受信機に適用
した場合について述べたが、一般にパイロット信号を他
の信号成分によって振幅変調きれるコンポジットからパ
イロット信号をキャンセルする場合に適用出来る。Note that the current source circuit may be any circuit that supplies a current equivalent to approximately half of the constant current bias current to one output of the first differential amplifier, and when applied to an FM stereo receiver. As described above, this method can generally be applied to canceling a pilot signal from a composite in which the pilot signal can be amplitude-modulated by other signal components.
（ト）発明の効果
以上述べた如く、本発明に依れば、パイロット信号レベ
ルに比例したキャンセル信号を得る第２差動増幅器から
成るチョッパ回路に、直流バイアス電流を流さず、検波
直流電流だけを流すことにより、従来のようにステレオ
スイッチ回路を設けず、モノラル動作時に第２差動増幅
器の動作を自動的にオフとし、モノラル時のＳ／Ｎを向
上させ、またモノラル−ステレオ切換時のノイズをなく
すことが出来る。(G) Effects of the Invention As described above, according to the present invention, no DC bias current is passed through the chopper circuit consisting of the second differential amplifier that obtains a cancellation signal proportional to the pilot signal level, and only the detected DC current is passed. , the operation of the second differential amplifier is automatically turned off during monaural operation without providing a stereo switch circuit as in the past, improving S/N during monaural operation, and improving the S/N ratio when switching between monaural and stereo. Can eliminate noise.
【図面の簡単な説明】
第１図は、本発明の一実施例を示す回路図、第２図は従
来のパイロット信号キャンセル回路を示すブロック図、
第３図は第１図の具体的な従来回路例を示す図である。
（和）・・・第１差動増幅器、 （３１）（３２）（３
３）（３５）（３６）・・・トランジスタ、 （ハ）・
・・第２差動増幅器、（並）・・・第１電流ミラー回路
、 （す）・・・電流源回路、 （４３）・・・第２電
流ミラー回路、 （並）・・・第３電流ミラー回路。
出願人 三洋電機株式会社外１名
代理人 弁理士 西野卓嗣 外１名
第３図[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a block diagram showing a conventional pilot signal cancellation circuit,
FIG. 3 is a diagram showing a specific example of the conventional circuit shown in FIG. (sum)...first differential amplifier, (31)(32)(3
3) (35) (36)...Transistor, (c)
...Second differential amplifier, (average)...First current mirror circuit, (S)...Current source circuit, (43)...Second current mirror circuit, (Average)...Third Current mirror circuit. Applicant: Sanyo Electric Co., Ltd. and one other agent Patent attorney: Takuji Nishino and one other person Figure 3
Claims (1)
して得られた検波直流電圧を差動増幅する第１差動増幅
器と、前記第１差動増幅器の定電流バイアス電流のほぼ
半分に相当する電流を該第１差動増幅器の一方の出力に
供給する電流源回路と、前記第１差動増幅器の一方の出
力を共通エミッタに接続して差動増幅する第２差動増幅
器とを備え、前記第２差動増幅器のベースに前記パイロ
ット信号に同期したチョッパ信号を入力し、該第２差動
増幅器の出力から入力パイロット信号レベルに比例した
キャンセル信号を得るようにしたことを特徴とするパイ
ロット信号キャンセル回路。(1) A first differential amplifier that differentially amplifies the detected DC voltage obtained by synchronously detecting the pilot signal from the composite signal, and a current that is approximately half of the constant current bias current of the first differential amplifier. a current source circuit that supplies one output of the first differential amplifier; and a second differential amplifier that connects one output of the first differential amplifier to a common emitter to perform differential amplification; Pilot signal cancellation characterized in that a chopper signal synchronized with the pilot signal is input to the base of two differential amplifiers, and a cancellation signal proportional to the input pilot signal level is obtained from the output of the second differential amplifier. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22071186A JPS6374335A (en) | 1986-09-18 | 1986-09-18 | Pilot signal cancel circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22071186A JPS6374335A (en) | 1986-09-18 | 1986-09-18 | Pilot signal cancel circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6374335A true JPS6374335A (en) | 1988-04-04 |
Family
ID=16755305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22071186A Pending JPS6374335A (en) | 1986-09-18 | 1986-09-18 | Pilot signal cancel circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6374335A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0476934A2 (en) * | 1990-09-17 | 1992-03-25 | Sony Corporation | Surround processor for audio signal |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5514587A (en) * | 1978-07-19 | 1980-02-01 | Seiko Instr & Electronics Ltd | Magnetic card for magnetic card recorder |
| JPS5915579A (en) * | 1982-07-13 | 1984-01-26 | 明成化学工業株式会社 | Dyeing of polyester fiber product |
-
1986
- 1986-09-18 JP JP22071186A patent/JPS6374335A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5514587A (en) * | 1978-07-19 | 1980-02-01 | Seiko Instr & Electronics Ltd | Magnetic card for magnetic card recorder |
| JPS5915579A (en) * | 1982-07-13 | 1984-01-26 | 明成化学工業株式会社 | Dyeing of polyester fiber product |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0476934A2 (en) * | 1990-09-17 | 1992-03-25 | Sony Corporation | Surround processor for audio signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1304005C (en) | Stereo expansion circuit selection switch | |
| GB1589988A (en) | Differential amplifier circuits | |
| JPS6374335A (en) | Pilot signal cancel circuit | |
| CA1090892A (en) | Differential amplifier | |
| JPS6341446B2 (en) | ||
| JPS6247017B2 (en) | ||
| JPS59190745A (en) | Stereophonic demodulator | |
| JPH0145766B2 (en) | ||
| JP2712310B2 (en) | Current mirror circuit | |
| JPH0410772B2 (en) | ||
| JPS6013523B2 (en) | Signal intermittent circuit | |
| JPS6246359Y2 (en) | ||
| JPS5813647Y2 (en) | stereo multiplex circuit | |
| JPS6221301B2 (en) | ||
| JPS5860811A (en) | Agc circuit | |
| JP3060465B2 (en) | Television signal processing circuit | |
| JPS6322748Y2 (en) | ||
| JPS6224976Y2 (en) | ||
| JPS6010147Y2 (en) | switching circuit | |
| JPH0122256Y2 (en) | ||
| JPS6342763Y2 (en) | ||
| JPS59174040A (en) | Stereo demodulator | |
| JPS5916406A (en) | Amplifier | |
| JPS6340406A (en) | Muting circuit | |
| JPS59133718A (en) | Gain control circuit |