JP2712310B2 - Current mirror circuit - Google Patents
Current mirror circuitInfo
- Publication number
- JP2712310B2 JP2712310B2 JP63155639A JP15563988A JP2712310B2 JP 2712310 B2 JP2712310 B2 JP 2712310B2 JP 63155639 A JP63155639 A JP 63155639A JP 15563988 A JP15563988 A JP 15563988A JP 2712310 B2 JP2712310 B2 JP 2712310B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- transistors
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、カレントミラー回路特に、電流源が多数
接続される例えばカメラの信号処理用IC等に用いて好適
なカレントミラー回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current mirror circuit, and more particularly to a current mirror circuit suitable for use in, for example, a camera signal processing IC to which a large number of current sources are connected.
この発明は、第１の導電型の第１及び第２のトランジ
スタの各エミッタを第１の基準電位源に接続すると共に
各ベースを共通接続し、第１の導電型の第３のトランジ
スタのベースとエミッタを夫々第１のトランジスタのコ
レクタとベースに接続し、定電流源を第１のトランジス
タのコレクタと第２の基準電位源間に接続し、第２の導
電型のエミッタ接地された第４のトランジスタのコレク
タを第２のトランジスタのコレクタに接続し、第２の導
電型の第５及び第６のトランジスタの各ベースを夫々第
１及び第２のトランジスタの各コレクタに接続すると共
に第１の基準電位源と第４のトランジスタのベース間に
カスコード接続することにより、第１及び第２のトラン
ジスタを流れる電流と第４のトランジスタを流れる電流
との間に誤差を生じないようにしたものである。According to the present invention, the emitters of the first and second transistors of the first conductivity type are connected to a first reference potential source and the bases are commonly connected, and the bases of the third transistors of the first conductivity type are connected. And the emitter are connected to the collector and the base of the first transistor, respectively, the constant current source is connected between the collector of the first transistor and the second reference potential source, and the fourth grounded emitter of the second conductivity type is grounded. Is connected to the collector of the second transistor, and the bases of the fifth and sixth transistors of the second conductivity type are connected to the collectors of the first and second transistors, respectively. The cascode connection between the reference potential source and the base of the fourth transistor causes an error between the current flowing through the first and second transistors and the current flowing through the fourth transistor. In which it was strange.
従来、入力電流に比例した出力電流を得る回路とし
て、第２図に示すようなカレントミラー回路が一般に使
用される。第２図において、入力電流と出力電流の比を
決める各々の入力及び出力トランジスタ（11），（12）
のエミッタ側に抵抗器（21），（22）が挿入され、トラ
ンジスタ（11），（12）のベースが共通接続されると共
にトランジスタ（11）のコレクタとベースが直接接続さ
れてダイオード構成とされる。また、トランジスタ
（11）のコレクタは定電流源（３）を介して正の電源電
圧＋Vccが印加される電源端子（４）に接続され、トラ
ンジスタ（12）のコレクタは例えば一対のトランジスタ
から成る差動増幅器（51）を介して電源端子（４）に接
続される。またトランジスタ（11）のベースにはトラン
ジスタ（12）の他にトランジスタ（13）・・・・（1n）
の各ベースが接続される。Conventionally, a current mirror circuit as shown in FIG. 2 is generally used as a circuit for obtaining an output current proportional to an input current. In FIG. 2, the input and output transistors (1 1 ) and (1 2 ) determine the ratio of the input current to the output current.
The resistors (2 1 ) and (2 2 ) are inserted on the emitter side of the transistor, the bases of the transistors (1 1 ) and (1 2 ) are connected in common, and the collector and base of the transistor (1 1 ) are directly connected. And a diode configuration. The collector of the transistor (1 1 ) is connected to a power supply terminal (4) to which a positive power supply voltage + Vcc is applied via a constant current source (3), and the collector of the transistor (1 2 ) is, for example, a pair of transistors. Connected to the power supply terminal (4) via the differential amplifier (5 1 ). The transistors in addition to transistors (1 3) of the transistor (1 2) to the base of the (1 1) · · · · (1n)
Are connected.
そしてトランジスタ（13）・・・・（1n）の各エミッ
タは夫々抵抗器（23）・・・・（2n）を介して接地さ
れ、各コレクタは夫々差動増幅器（53）・・・・（5n）
を介して電源端子（４）に接続される。The emitters of the transistors (1 3 )... (1n) are grounded via resistors (2 3 )... (2n), and the collectors are differential amplifiers (5 3 ).・ ・ (5n)
To the power supply terminal (4).
ところで、第２図の如き構成の従来回路の場合、本来
定電流源（３）に電流Ｉを流せば電流源としてのトラン
ジスタ（11）・・・・（1n）のエミッタ側にも同じ電流
Ｉが流れる筈であるが、ベース電流の影響のために誤差
を生じてトランジスタ（11）・・・・（1n）のエミッタ
側には同じ電流Ｉが流れない。すなわち、第２図の如く
ｎ個のトランジスタ（11）・・・・（1n）を設けた場合
トランジスタ（11）・・・・（1n）のベース側にはnIB
のベース電流が流れ、トランジスタ（11）・・・・（1
n）のエミッタ側にはI-nIBの電流が流れ、本来の電流Ｉ
に対してnIBだけ誤差が生じることになる。By the way, in the case of the conventional circuit having the configuration as shown in FIG. 2, if the current I is originally supplied to the constant current source (3), the same current is applied to the emitter side of the transistor (1 1 )... (1n) as the current source. Although I should flow, the same current I does not flow on the emitter side of the transistors (1 1 )... (1n) due to an error due to the influence of the base current. That is, when n transistors (1 1 )... (1n) are provided as shown in FIG. 2, nI B is provided on the base side of the transistors (1 1 ).
Base current flows, and the transistor (1 1 )
The emitter of the n) flows current I-nI B, the original current I
So that the error only nI B occurs for.
これをさけるために、第３図に示すようにトランジス
タ（11）のコレクタ、ベースにトランジスタ（６）のベ
ース、エミッタを夫々接続し、そのコレクタを電源端子
（４）に接続してトランジスタ（６）の電流増幅率βに
相当する分ベース電流の影響を低減することが考えられ
る。To avoid this, the collector of the transistor (1 1) as shown in FIG. 3, the base of the base to the transistor (6), an emitter and respectively connected, by connecting the collector to the power supply terminal (4) transistors ( It is conceivable to reduce the influence of the base current by an amount corresponding to the current amplification factor β in 6).
しかし、この場合もトランジスタの数ｎが大きくなっ
たときはそれなりの誤差を生じてしまい、特にトランジ
スタ（６）の電流増幅率βが低い場合は問題となる。However, also in this case, when the number n of the transistors increases, a certain error occurs, and particularly when the current amplification factor β of the transistor (6) is low, there is a problem.
また、ベース電流の影響を低減するための技術が実公
昭61-45625号公報に記載されているが、満足のゆくもの
でない。A technique for reducing the influence of the base current is described in Japanese Utility Model Publication No. 61-45625, but is not satisfactory.
この発明は斯る点に鑑みてなされたもので、ベース電
流による誤差を除去することができるカレントミラー回
路を提供するものである。The present invention has been made in view of the above, and provides a current mirror circuit capable of removing an error due to a base current.
この発明によるカレントミラー回路は、第１の基準電
位源（10）にエミッタが接続され、ベースが共通接続さ
れた第１の導電型の第１及び第２のトランジスタ（11,1
2）と、第１のトランジスタ（11）のコレクタとベース
間にベースとエミッタが夫々接続された第１の導電型の
第３のトランジスタ（13）と、第１のトランジスタ（1
1）のコレクタと第２の基準電位源（接地）間に接続さ
れた定電流源（14）と、第２のトランジスタ（12）のコ
レクタにコレクタが接続され、第２の導電型のエミッタ
接地された第４のトランジスタ（161）と、第１及び第
２のトランジスタ（11,12）の各コレクタに夫々ベース
が接続され、第１の基準電位源（10）と第４のトランジ
スタ（161）のベース間にカスコード接続された第２の
導電型の第５及び第６のトランジスタ（18,19）とを具
備するように構成している。In the current mirror circuit according to the present invention, the first and second transistors (11, 1) of the first conductivity type having an emitter connected to the first reference potential source (10) and a base commonly connected.
2), a third transistor (13) of a first conductivity type having a base and an emitter connected between the collector and base of the first transistor (11), respectively, and a first transistor (1).
A constant current source (14) connected between the collector of (1) and a second reference potential source (ground), and a collector connected to the collector of the second transistor (12), and a second emitter of the second conductivity type. The bases are respectively connected to the collectors of the fourth transistor (16 1 ) and the first and second transistors (11, 12), and the first reference potential source (10) and the fourth transistor (16 1 ) are connected. 1 ) The fifth and sixth transistors (18, 19) of the second conductivity type connected in cascode between the bases are configured.
電流源として第４のトランジスタ（161）のベース電
流は第６のトランジスタ（19）を通して供給される。そ
して、第５及び第６のトランジスタ（18,19）の電流増
幅率βを略等しいとすれば同じコレクタ電流が流れるの
で同等のベース電流が流れる。つまり、第５のトランジ
スタ（18）のベース電流IB1と第６のトランジスタ（1
9）のベース電流IB2とは略等しい。第５のトランジスタ
（18）のベース電流IB1は第１のトランジスタ（11）の
コレクタと第３のトランジスタ（13）のベースの接続点
Ａにおいて定電流源（14）を流れる電流Ｉに加算される
ので、第２のトランジスタ（12）のコレクタ電流はIB1
だけ加算してＩ＋IB1となる。一方第４のトランジスタ
（161）のコレクタ電流は第２のトランジスタ（12）の
コレクタ電流Ｉ＋IB1から第６のトランジスタ（19）の
ベース電流IB2を引いたものになる。ここで上述の如く
第５と第６のトランジスタ（18），（19）のベース電流
IB1,IB2は略等しいので、結局第４のトランジスタ（1
61）のコレクタ電流はＩとなり、元の電流すなわち定電
流源（14）を流れる電流、換言すれば第１及び第２のト
ランジスタ（11），（12）を流れる電流と等しい値とな
る。これによりベース電流による誤差が解消される。The base current of the fourth transistor as a current source (16 1) is supplied through the sixth transistor (19). If the current amplification factors β of the fifth and sixth transistors (18, 19) are substantially equal, the same collector current flows, so that the same base current flows. That is, the base current IB1 of the fifth transistor (18) and the sixth transistor (1
Substantially equal to the base current I B2 of 9). The base current IB1 of the fifth transistor (18) is added to the current I flowing through the constant current source (14) at the connection point A between the collector of the first transistor (11) and the base of the third transistor (13). Therefore, the collector current of the second transistor (12) is I B1
And I + IB1 . Meanwhile the collector current of the fourth transistor (16 1) is minus the base current I B2 of the transistor (19) from the collector current I + I B1 of the sixth second transistor (12). Here, as described above, the base currents of the fifth and sixth transistors (18) and (19)
Since I B1 and I B2 are substantially equal, the fourth transistor (1
The collector current of 6 1 ) becomes I, which is equal to the original current, that is, the current flowing through the constant current source (14), in other words, the current flowing through the first and second transistors (11) and (12). Thereby, the error due to the base current is eliminated.
以下、この発明の一実施例を第１図に基づいて詳しく
説明する。Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG.
同図において、第１及び第２のトランジスタ（11），
（12）の各エミッタを第１の基準電位源としての正の電
源電圧＋Vccが印加される電源端子（10）に接続すると
共に各ベースと共通接続する。第３のトランジスタ（1
3）のベースとエミッタを夫々トランジスタ（11）のコ
レクタとベースに接続し、トランジスタ（13）のコレク
タを第２の基準電位源としての大地に接続する。電流Ｉ
を流す定電流源（14）をトランジスタ（11）のコレクタ
と大地間に接続する電流源としての第４のトランジスタ
（161）のコレクタをトランジスタ（12）のコレクタに
接続し、トランジスタ（161）のエミッタを抵抗器（1
71）を介して接地する。第５及び第６のトランジスタ
（18）及び（19）の各ベースを夫々トランジスタ（1
1），（12）の各コレクタに接続すると共に電源端子（1
0）とトランジスタ（161）のベース間にカスコード接続
する。In the figure, first and second transistors (11),
Each emitter of (12) is connected to a power supply terminal (10) to which a positive power supply voltage + Vcc is applied as a first reference potential source, and is commonly connected to each base. Third transistor (1
The base and the emitter of 3) are connected to the collector and the base of the transistor (11), respectively, and the collector of the transistor (13) is connected to the ground as a second reference potential source. Current I
The collector of the fourth transistor (16 1 ) as a current source is connected between the collector of the transistor (12) and the collector of the transistor (16 1). ) Emitter of resistor (1
7) Ground through 1 ). The bases of the fifth and sixth transistors (18) and (19) are respectively connected to the transistor (1).
Connect to the collectors of (1) and (12) and connect the power supply terminal (1
0) and a cascode connection between the bases of the transistors (16 1 ).
また、トランジスタ（161）のベースを後段の電流源
としてのトランジスタ(162),(163)・・・・（16n）の各
ベースに接続する。そして、トランジスタ(162),(163)
・・・・（16n）の各エミッタは夫々抵抗器(172),(173)
・・・・（17n）を介して接地し、各コレクタは夫々例
えば一対のトランジスタから成る差動増幅器(202),(2
03)・・・・（20n）を介して電源端子（10）に接続す
る。勿論これ等の差動増幅器(202),(203)・・・・（20
n）は必ずしも同じ構成でなくてもよく、またその他の
回路でもよい。なお、トランジスタ（18），（19）とし
ては電流増幅率の略等しいものを使用するものとする。Further, the transistor (16 2) of the base of the transistor (16 1) as subsequent current source, connected to the bases of (16 3) · · · · (16n). And transistors (16 2 ), (16 3 )
.... Emitters of (16n) are resistors (17 2 ) and (17 3 ), respectively
.... grounded via the (17n), a differential amplifier consisting of the collectors are each for example a pair of transistors (20 2), (2
0 3 ) Connect to the power supply terminal (10) via (20n). Of course, these differential amplifiers (20 2 ), (20 3 )
n) does not necessarily have to have the same configuration, and may be another circuit. It is assumed that transistors (18) and (19) having substantially the same current amplification factor are used.
いま、電流源としてのトランジスタ(161),(162),(1
63)・・・・（16n）のベース電流はトランジスタ（19）
を通して供給される。そしてトランジスタ（19）と（1
8）は上述の如く電流増幅率βが略等しいとされている
ので、同じコレクタ電流が流れ、そのベース電流IB1,I
B2も略等しい。Now, transistors (16 1 ), (16 2 ), (1
6 3 ) · · · (16n) base current is transistor (19)
Supplied through. And transistors (19) and (1
8), since the current amplification factors β are assumed to be substantially equal as described above, the same collector current flows, and the base currents I B1 and I B1
B2 is also almost equal.
ここでトランジスタ（18）のベース電流IB1はトラン
ジスタ（11）のコレクタとトランジスタ（13）のベース
の接続点Ａにおいて定電流源（14）を流れる電流Ｉに加
算されるので、トランジスタ（12）のコレクタ電流はI
B1だけ増加してＩ＋IB1となる。Here, the base current IB1 of the transistor (18) is added to the current I flowing through the constant current source (14) at the connection point A between the collector of the transistor (11) and the base of the transistor (13). Collector current is I
It increases by B1 to become I + I B1 .
一方、トランジスタ（161）〜（16n）のコレクタ電流
はトランジスタ（12）のコレクタ電流Ｉ＋IB1からトラ
ンジスタ（19）のベース電流IB2を引いた値、すなわち
Ｉ＋IB1‐IB2となる。ここで上述の如くトランジスタ
（18），（19）のベース電流IB1,IB2は略等しいので、
結局トランジスタ（161）〜（16n）のコレクタ電流はＩ
となり、元の電流すなわち定電流源（14）を流れる電流
と、換言すればトランジスタ（11）及び（12）を流れる
電流と等しい値となる。On the other hand, the collector current of the transistor (16 1) ~ (16n) is a value obtained by subtracting the base current I B2 of the transistor (19) from the collector current I + I B1 of the transistor (12), that is, I + I B1 -I B2. Here, as described above, the base currents I B1 and I B2 of the transistors (18) and (19) are substantially equal.
After all, the collector current of the transistors (16 1 ) to (16n) is I
The value is equal to the original current, that is, the current flowing through the constant current source (14), in other words, the current flowing through the transistors (11) and (12).
このようにして本実施例では、電流源を多く接続して
トランジスタ（19）のベース電流分が増加して各電流源
を流れる電流が減少しても、実質的にトランジスタ（1
8）のベース電流により元の電流が増加してトランジス
タ（19）がベース電流で減少した分を補うことになるの
で、全体で見ると元の電流Ｉと電流源としてのトランジ
スタ（161）〜（16n）のコレクタ電流との差は拡大せ
ず、ベース電流による誤差を除去できる。In this manner, in the present embodiment, even if many current sources are connected and the base current of the transistor (19) increases and the current flowing through each current source decreases, the transistor (1) is substantially turned off.
Since transistors original current increases by the base current of 8) (19) is to compensate for the amount corresponding to the reduction in base current, in an overall view when the original current I and the transistor as a current source (16 1) to The difference from the (16n) collector current does not increase, and the error due to the base current can be removed.
上述の如くこの発明によれば、第５のトランジスタ
（18）のベース電流を定電流源（14）の電流に加算して
第６のトランジスタ（19）のベース電流でトランジスタ
（16）を流れる電流が減少するのを補償するようにした
ので、定電流源を流れる電流と電流源としての第４のト
ランジスタを流れる電流の誤差を除去することができ、
電流源を何個接続してもその誤差は拡大せず、特にトラ
ンジスタの電流増幅率βの低い場合や電流源を多段接続
する場合等には有用である。As described above, according to the present invention, the base current of the fifth transistor (18) is added to the current of the constant current source (14), and the current flowing through the transistor (16) is determined by the base current of the sixth transistor (19). Is reduced, the error between the current flowing through the constant current source and the current flowing through the fourth transistor serving as the current source can be eliminated.
The error does not increase even if any number of current sources are connected, and is particularly useful when the current amplification factor β of the transistor is low or when the current sources are connected in multiple stages.
第１図はこの発明の一実施例を示す回路構成図、第２図
及び第３図は夫々従来回路の一例を示す回路構成図であ
る。 （10）は第１の基準電位源、（11）は第１のトランジス
タ、（12）は第２のトランジスタ、（13）は第３のトラ
ンジスタ、（14）は定電流源、（16）は第４のトランジ
スタ、（18）は第５のトランジスタ、（19）は第６のト
ランジスタである。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIGS. 2 and 3 are circuit diagrams showing examples of a conventional circuit. (10) is a first reference potential source, (11) is a first transistor, (12) is a second transistor, (13) is a third transistor, (14) is a constant current source, and (16) is The fourth transistor, (18) is a fifth transistor, and (19) is a sixth transistor.
Claims (1)
ベースが共通接続された第１の導電型の第１及び第２の
トランジスタと、 上記第１のトランジスタのコレクタとベース間にベース
とエミッタが夫々接続された第１の導電型の第３のトラ
ンジスタと、 上記第１のトランジスタのコレクタと第２の基準電位源
間に接続された定電流源と、 上記第２のトランジスタのコレクタにコレクタが接続さ
れ、エミッタが上記第２基準電位源に接続された第２の
導電型の第４のトランジスタと、 上記第１及び第２のトランジスタの各コレクタに夫々ベ
ースが接続され、上記第１の基準電位源と上記第４のト
ランジスタのベース間にカスコード接続された第２の導
電型の第５及び第６のトランジスタと、 上記第４のトランジスタのベースとベースが共通接続さ
れエミッタが上記第２の基準電位源に電気的に結合さ
れ、コレクタから定電流を取り出すようにした１個以上
のトランジスタと、 を具備して成るカレントミラー回路。An emitter connected to a first reference potential source;
First and second transistors of a first conductivity type having a base commonly connected, and a third transistor of a first conductivity type having a base and an emitter respectively connected between the collector and the base of the first transistor A constant current source connected between the collector of the first transistor and a second reference potential source, a collector connected to the collector of the second transistor, and an emitter connected to the second reference potential source A fourth transistor of a second conductivity type, a base connected to each of the collectors of the first and second transistors, and a cascode connection between the first reference potential source and the base of the fourth transistor. The second and fifth transistors of the second conductivity type, and the base of the fourth transistor is commonly connected, and the emitter is electrically connected to the second reference potential source. Together they are a current mirror circuit formed by including the one or more transistors that they were taken out of the constant current from the collector, a.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155639A JP2712310B2 (en) | 1988-06-23 | 1988-06-23 | Current mirror circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155639A JP2712310B2 (en) | 1988-06-23 | 1988-06-23 | Current mirror circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01321708A JPH01321708A (en) | 1989-12-27 |
| JP2712310B2 true JP2712310B2 (en) | 1998-02-10 |
Family
ID=15610370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63155639A Expired - Fee Related JP2712310B2 (en) | 1988-06-23 | 1988-06-23 | Current mirror circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2712310B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4842083B2 (en) * | 2006-10-17 | 2011-12-21 | ルネサスエレクトロニクス株式会社 | Current mirror circuit |
-
1988
- 1988-06-23 JP JP63155639A patent/JP2712310B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01321708A (en) | 1989-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0344447B2 (en) | ||
| JPH04227104A (en) | Amplifier circuit | |
| EP0164182B1 (en) | Jfet active load input stage | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JP2712310B2 (en) | Current mirror circuit | |
| JPH0626287B2 (en) | Amplifier | |
| JP2774120B2 (en) | Amplifier circuit layout | |
| US20030052737A1 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPS60208106A (en) | Differential amplifier | |
| JPS6228087Y2 (en) | ||
| JP2956609B2 (en) | Bipolar multiplier | |
| JPH0145766B2 (en) | ||
| JPH04127703A (en) | Operational amplifier | |
| JPS6029229Y2 (en) | differential amplifier | |
| JPH0252884B2 (en) | ||
| JP2901441B2 (en) | Buffer amplifier | |
| JP2902277B2 (en) | Emitter follower output current limiting circuit | |
| JPS6259926B2 (en) | ||
| JPH05327361A (en) | Operational amplifier | |
| JP3000737B2 (en) | Output buffer circuit | |
| JP2653437B2 (en) | Voltage / current conversion circuit | |
| JPS584327Y2 (en) | amplifier circuit | |
| JPH02241213A (en) | Differential amplifier | |
| JP3087352B2 (en) | Non-inverting amplifier | |
| JP3283981B2 (en) | Differential amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |