JPS6369456A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JPS6369456A JPS6369456A JP21263186A JP21263186A JPS6369456A JP S6369456 A JPS6369456 A JP S6369456A JP 21263186 A JP21263186 A JP 21263186A JP 21263186 A JP21263186 A JP 21263186A JP S6369456 A JPS6369456 A JP S6369456A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- reactor
- gto
- turn
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000011084 recovery Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、大容量化を図るべく、複数個の半導体素子
を電流平衡リアクトルを介して並列接続して構成される
電力変換装置に関する。
を電流平衡リアクトルを介して並列接続して構成される
電力変換装置に関する。
第４図は２つのゲートターンオフ（ＧＴＯ）サイリスタ
を並列接続したチョッパ回路の従来例を示す回路図であ
る。この回路は、ＧＴＯサイリスタＧ１．Ｇ２の導通角
を調節することによって、負荷（ここでは、抵抗器Ｒ２
，インダクタンスＬｔからなる）に供給する電力を制御
するものであり、各種の産業分野に用いられている。ま
た、ＧＴＯサイリスタＧ１およびＧ２は同時に点、消弧
され、１並列の場合に対して２倍の電流を通流させよう
とするものである。こ〜に、電流平衡リアクトルＬｂＦ
ｉＧＴＯサイリスタの順電圧、ターン時間およびターン
オフ時間などの特性のばらつきにより発生するＧＴＯサ
イリスタの不平衡電流を抑制する目的で、各ＧＴＯサイ
リスタに直列に接続している。なお、この電流平衡リア
クトルＬｂは同一鉄心上、または同一円心上（空芯の場
合）の２巻線を、ＧＴＯサイリスタの並列接続素子回路
に互いに逆極性となるように挿入される。これにより、
電流不平衡があると差分の起磁力により電圧を生じて電
流平衡作用を行なう。ＧＴＯサイリスタＧ１゜Ｇ２には
、それぞれ並列にスナバ回路（Ｃ８１゜ＤＳＩ 、Ｒ３
１、Ｃ３２，ＤＳ２．Ｒ８２で構成している回路）を接
続している。このスナバ回路の目的は、主に、ＧＴＯサ
イリスタの消弧時の過渡的なｊｆｍ（時間に対する電圧
の上昇＄ ｄｖ／ｄｉおよび電圧の最大値）を抑制する
ことにある。また、ダイオードＤｆは、ＧＴＯサイリス
タが消弧したとき、負荷のインダクタンスＬｔに蓄えら
れているエネルギーを環流させるために接続している。
を並列接続したチョッパ回路の従来例を示す回路図であ
る。この回路は、ＧＴＯサイリスタＧ１．Ｇ２の導通角
を調節することによって、負荷（ここでは、抵抗器Ｒ２
，インダクタンスＬｔからなる）に供給する電力を制御
するものであり、各種の産業分野に用いられている。ま
た、ＧＴＯサイリスタＧ１およびＧ２は同時に点、消弧
され、１並列の場合に対して２倍の電流を通流させよう
とするものである。こ〜に、電流平衡リアクトルＬｂＦ
ｉＧＴＯサイリスタの順電圧、ターン時間およびターン
オフ時間などの特性のばらつきにより発生するＧＴＯサ
イリスタの不平衡電流を抑制する目的で、各ＧＴＯサイ
リスタに直列に接続している。なお、この電流平衡リア
クトルＬｂは同一鉄心上、または同一円心上（空芯の場
合）の２巻線を、ＧＴＯサイリスタの並列接続素子回路
に互いに逆極性となるように挿入される。これにより、
電流不平衡があると差分の起磁力により電圧を生じて電
流平衡作用を行なう。ＧＴＯサイリスタＧ１゜Ｇ２には
、それぞれ並列にスナバ回路（Ｃ８１゜ＤＳＩ 、Ｒ３
１、Ｃ３２，ＤＳ２．Ｒ８２で構成している回路）を接
続している。このスナバ回路の目的は、主に、ＧＴＯサ
イリスタの消弧時の過渡的なｊｆｍ（時間に対する電圧
の上昇＄ ｄｖ／ｄｉおよび電圧の最大値）を抑制する
ことにある。また、ダイオードＤｆは、ＧＴＯサイリス
タが消弧したとき、負荷のインダクタンスＬｔに蓄えら
れているエネルギーを環流させるために接続している。
なお、ＧＴＯサイリスタＧ１．Ｇ２のゲートには、図示
していないゲート駆動回路から同一の大きさと同一の点
、消弧タイミングを持ったゲートを流が供給される。
していないゲート駆動回路から同一の大きさと同一の点
、消弧タイミングを持ったゲートを流が供給される。
しかしながら、上記の回路には次のような問題点がある
。それは、２つのＧＴＯサイリスタを同時に点弧すると
云っても、必ずしも同時にターンオンするわけではなく
、このため遅れてターンオンするＧＴＯサイリスタ側に
、通常よりも大きなターンオン損失が発生し、場合によ
っては過大な電圧が印加されることである。
。それは、２つのＧＴＯサイリスタを同時に点弧すると
云っても、必ずしも同時にターンオンするわけではなく
、このため遅れてターンオンするＧＴＯサイリスタ側に
、通常よりも大きなターンオン損失が発生し、場合によ
っては過大な電圧が印加されることである。
この点について、第５図によりもう少し詳しく説明する
。第５図はターンオン時のＧＴＯサイリスタのアノード
・カソード間電圧ｖＡＫと、電流平衡リアクトルの［ｉ
ｉ、、ｉ２ と、スナバコンデンサの電圧ｖＣ８および
ｔ流ｉＣ８とをそれぞれモデル化して示す概略動作波形
図である。これは、第４図のチョッパ回路において負荷
ｉ［ＩＬが正方向に流れ、ダイオードＤｆに環流してい
る状態でＧＴＯサイリスタＧ１がＧ２よりΔｔｏｎだけ
遅れて導通する場合について示したものである。
。第５図はターンオン時のＧＴＯサイリスタのアノード
・カソード間電圧ｖＡＫと、電流平衡リアクトルの［ｉ
ｉ、、ｉ２ と、スナバコンデンサの電圧ｖＣ８および
ｔ流ｉＣ８とをそれぞれモデル化して示す概略動作波形
図である。これは、第４図のチョッパ回路において負荷
ｉ［ＩＬが正方向に流れ、ダイオードＤｆに環流してい
る状態でＧＴＯサイリスタＧ１がＧ２よりΔｔｏｎだけ
遅れて導通する場合について示したものである。
同図において、遅れて４−ンオンするＧＴＯサイリスタ
Ｇ１に通常より大きなターンオン損失が発生するのは、
同図の期間ｔ、≦１（，１２において、電流平衡リアク
トルの作用により、遅れてターンオンするＧＴＯザイリ
スタのスナバコンデンサが光電されている状態から、時
刻ｔ２においてこのアームのＧＴＯサイリスタがターン
オンしてスナバダイオードが阻止能力を回復する時刻１
Ｓまでは、ＧＴＯサイリスタＧ１にスナバコンデンサ電
圧ｖＣ８１が印加されることになるからである。また、
このとき遅れてターンオンするＧＴＯサイリスタのスナ
バダイオードの電流は、条件によっては通常よりも大き
な減少率（−ｄｉ、”ａｔ ）で減少するため、逆回復
責務が厳しくなると云う問題もらる。
Ｇ１に通常より大きなターンオン損失が発生するのは、
同図の期間ｔ、≦１（，１２において、電流平衡リアク
トルの作用により、遅れてターンオンするＧＴＯザイリ
スタのスナバコンデンサが光電されている状態から、時
刻ｔ２においてこのアームのＧＴＯサイリスタがターン
オンしてスナバダイオードが阻止能力を回復する時刻１
Ｓまでは、ＧＴＯサイリスタＧ１にスナバコンデンサ電
圧ｖＣ８１が印加されることになるからである。また、
このとき遅れてターンオンするＧＴＯサイリスタのスナ
バダイオードの電流は、条件によっては通常よりも大き
な減少率（−ｄｉ、”ａｔ ）で減少するため、逆回復
責務が厳しくなると云う問題もらる。
従って、この発明は半導体素子およびスナバダイオード
の責務を軽減することが可能な電力変換装置を提供する
ことを目的とする。
の責務を軽減することが可能な電力変換装置を提供する
ことを目的とする。
電流平衡リアクトルを介して並列接続した半導体素子回
路に直列に可飽和リアクトルを接続する。
路に直列に可飽和リアクトルを接続する。
上記可飽和リアクトルにより、遅れてターンオンする半
導体素子のターンオン損失を軽減し、そのときのスナバ
ダイオードの逆回復責務を軽減する。
導体素子のターンオン損失を軽減し、そのときのスナバ
ダイオードの逆回復責務を軽減する。
第１図はこの発明の一実施例を示す回路図でおる。同図
からも明らか々ように、この実施例は電流平衡リアクト
ルＬｂを用いて並列接続したＧＴＯサイリスタＧ１ 、
Ｇ２の回路に、直列に可飽和り・・−１―・ＡＬ＋＋、
ＯＴ−ツｉ：、４ピ１シーノー’ｔ−ｆｉ？−；−ＡＪ
ｔｒＬ”Ｎｒｘ：ＩＪ＝Ｊ：Ｊ−ζ＃Ｆ％でらる。
からも明らか々ように、この実施例は電流平衡リアクト
ルＬｂを用いて並列接続したＧＴＯサイリスタＧ１ 、
Ｇ２の回路に、直列に可飽和り・・−１―・ＡＬ＋＋、
ＯＴ−ツｉ：、４ピ１シーノー’ｔ−ｆｉ？−；−ＡＪ
ｔｒＬ”Ｎｒｘ：ＩＪ＝Ｊ：Ｊ−ζ＃Ｆ％でらる。
第２図は第１図の回路における可飽和リアクトルＳＬの
効果を説明するための概略動作波形図である。これは、
第５図と同様に、第１図のチョッパ回路において、負荷
電流ＩＬが正方向に流れ、これがダイオードＤｆに環流
している状態でＧＴＯサイリスタＧ１がＧ２よりΔｔｏ
ｎだけ遅れて導通する場合について示している。なお、
可飽和リアクトルのインダクタンスＬＳＬは非飽和時に
はＬ８Ｌ ””■、飽和時にはり、Ｌ−０とする。
効果を説明するための概略動作波形図である。これは、
第５図と同様に、第１図のチョッパ回路において、負荷
電流ＩＬが正方向に流れ、これがダイオードＤｆに環流
している状態でＧＴＯサイリスタＧ１がＧ２よりΔｔｏ
ｎだけ遅れて導通する場合について示している。なお、
可飽和リアクトルのインダクタンスＬＳＬは非飽和時に
はＬ８Ｌ ””■、飽和時にはり、Ｌ−０とする。
いま、第２図において、時刻１．（可飽和リアクトルＳ
Ｌは非飽和）でＧＴＯサイリスタＧ２がター／オンする
と、可飽和リアクトルには約−Ｖｄの電圧が第１図に図
示した極性で印加される（ただし、電流平衡リアクトル
Ｌｂの巻綜比ｎ１ ： ｎ２＋ｍ １ ： ｊ２時時刻
、におけるｖＣｓ、−ｖｄのとき）。
Ｌは非飽和）でＧＴＯサイリスタＧ２がター／オンする
と、可飽和リアクトルには約−Ｖｄの電圧が第１図に図
示した極性で印加される（ただし、電流平衡リアクトル
Ｌｂの巻綜比ｎ１ ： ｎ２＋ｍ １ ： ｊ２時時刻
、におけるｖＣｓ、−ｖｄのとき）。
しかし、可飽和リアクトルＳＬのインダクタンスは非飽
和時にはＬ８Ｌ−（１）としたので、その１を流は零で
ある。このため、連れてターンするＧＴＯサイリスタＧ
１のスナバダイオードＤＳ１は第４図の可飽和リアクト
ルのない従来回路の場合は導通していたが、第１図に示
す実施例の回路では導通しない。従って、時刻ｔ２でＧ
ＴＯサイリスタＧ１がターンオンするとき（可飽和リア
クトルは未だ飽和状態にあるものとする）、そのスナバ
ダイオードＤＳ１は非導通状態にあるので、第４図の従
来回路の場合にはＧＴＯサイリスタにスナバコンデンサ
電圧が印加される期間があったが、ここではこの期間は
ない。よって、従来回路の欠点であった、遅れてターン
オンするＧＴＯサイリスタに大きなターンオン損失が発
生すること、およびその時のスナバダイオードの逆回復
責務が厳しいという問題点がともに解決される。碌お、
第２図において、可飽和リアクトルＳＬは時刻ｔ３で飽
和する。
和時にはＬ８Ｌ−（１）としたので、その１を流は零で
ある。このため、連れてターンするＧＴＯサイリスタＧ
１のスナバダイオードＤＳ１は第４図の可飽和リアクト
ルのない従来回路の場合は導通していたが、第１図に示
す実施例の回路では導通しない。従って、時刻ｔ２でＧ
ＴＯサイリスタＧ１がターンオンするとき（可飽和リア
クトルは未だ飽和状態にあるものとする）、そのスナバ
ダイオードＤＳ１は非導通状態にあるので、第４図の従
来回路の場合にはＧＴＯサイリスタにスナバコンデンサ
電圧が印加される期間があったが、ここではこの期間は
ない。よって、従来回路の欠点であった、遅れてターン
オンするＧＴＯサイリスタに大きなターンオン損失が発
生すること、およびその時のスナバダイオードの逆回復
責務が厳しいという問題点がともに解決される。碌お、
第２図において、可飽和リアクトルＳＬは時刻ｔ３で飽
和する。
第３図はこの発明の別の実施例を示す回路図である。こ
れはインバータ回路（１相分のみを示す）に適用した例
であり、各アームに可飽和リアクトルＳＬ１．ＳＬ２を
接続することにより、第１図のチョッパ回路と同様の効
果を得ようとするものである。
れはインバータ回路（１相分のみを示す）に適用した例
であり、各アームに可飽和リアクトルＳＬ１．ＳＬ２を
接続することにより、第１図のチョッパ回路と同様の効
果を得ようとするものである。
この発明によれば、電流平衡リアクトルを用いて並列接
続した半導体素子の回路に直列に可飽和リアクトルを接
続するように構成したので、遅れてターンオンする半導
体素子のターンオン損失の低減と、遅れてターンオンす
る半導体素子のスナバダイオードの逆回復責務を軽減で
きる効果が得られる。
続した半導体素子の回路に直列に可飽和リアクトルを接
続するように構成したので、遅れてターンオンする半導
体素子のターンオン損失の低減と、遅れてターンオンす
る半導体素子のスナバダイオードの逆回復責務を軽減で
きる効果が得られる。
第１図はこの発明の実施例を示す回路図、第２図はその
動作を説明するための各部波形図、第６図はこの発明の
他の実施例を示す回路図、第４図は２つのＧＴＯサイリ
スタを並列接続して構成されるチョッパ回路の従来例を
示す回路図、第５図はその動作を説明するための各部波
形図である。 符号説明 ０１〜Ｇ４・・・・・・ＧＴＯサイリスタ、Ｖｄ・・・
・・・直流電源、ｔｄ・・・・・・配線のインダクタン
ス、ＳＬ、ＳＬｌ 。 ＳＬ２・・・・・・可飽和リアクトル、Ｉ、ｂ 、 Ｌ
ｂｌ 、 ＬＬ２・・・・・・電流平衡リアクトル、Ｌ
Ｌ・・・・・・負荷インダクタンス、Ｒ２・・・・・・
負荷抵抗、Ｄ１〜Ｄ４．Ｒ８１〜Ｒ８４・・・・・・抵
抗、Ｃ８１〜Ｃ８４・・・・・・コンデンサ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 ｔｌｉ１ 図 幻 薯 ２ 図 シ ノ 婢３ 図 ＠ ４ 図 ｄ 第 ５ 図
動作を説明するための各部波形図、第６図はこの発明の
他の実施例を示す回路図、第４図は２つのＧＴＯサイリ
スタを並列接続して構成されるチョッパ回路の従来例を
示す回路図、第５図はその動作を説明するための各部波
形図である。 符号説明 ０１〜Ｇ４・・・・・・ＧＴＯサイリスタ、Ｖｄ・・・
・・・直流電源、ｔｄ・・・・・・配線のインダクタン
ス、ＳＬ、ＳＬｌ 。 ＳＬ２・・・・・・可飽和リアクトル、Ｉ、ｂ 、 Ｌ
ｂｌ 、 ＬＬ２・・・・・・電流平衡リアクトル、Ｌ
Ｌ・・・・・・負荷インダクタンス、Ｒ２・・・・・・
負荷抵抗、Ｄ１〜Ｄ４．Ｒ８１〜Ｒ８４・・・・・・抵
抗、Ｃ８１〜Ｃ８４・・・・・・コンデンサ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 ｔｌｉ１ 図 幻 薯 ２ 図 シ ノ 婢３ 図 ＠ ４ 図 ｄ 第 ５ 図
Claims (1)
- 電流平衡リアクトルを介して複数の半導体素子を互いに
並列接続し、各半導体素子には少なくともダイオードと
コンデンサからなるスナバ回路を並列接続して構成され
る電力変換装置において、前記並列接続された半導体素
子回路に対し直列に可飽和リアクトルを接続してなるこ
とを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21263186A JPS6369456A (ja) | 1986-09-11 | 1986-09-11 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21263186A JPS6369456A (ja) | 1986-09-11 | 1986-09-11 | 電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6369456A true JPS6369456A (ja) | 1988-03-29 |
Family
ID=16625862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21263186A Pending JPS6369456A (ja) | 1986-09-11 | 1986-09-11 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6369456A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008533962A (ja) * | 2005-03-07 | 2008-08-21 | ワン モア タイム | スイッチング電力変換器の電力損失低減 |
-
1986
- 1986-09-11 JP JP21263186A patent/JPS6369456A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008533962A (ja) * | 2005-03-07 | 2008-08-21 | ワン モア タイム | スイッチング電力変換器の電力損失低減 |
| JP4865783B2 (ja) * | 2005-03-07 | 2012-02-01 | ワン モア タイム | スイッチング電力変換器の電力損失低減 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847548A (en) | Current-sharing passive snubber for parallel-connected switches and high power boost converter employing the same | |
| US4063306A (en) | Actively switched damping circuit | |
| EP0969587A2 (en) | Voltage clamp snubbers for three level converter | |
| US4611267A (en) | Snubber arrangements with energy recovery for power converters using self-extinguishing devices | |
| US5625549A (en) | Boost-buck rectifier bridge circuit topology with diode decoupled boost stage | |
| US3366866A (en) | Inverter circuits capable of modified operational mode under overload | |
| US4319318A (en) | Voltage reapplication rate control for commutation of thyristors | |
| CN109586601B (zh) | 一种混合全桥电路及其控制方法 | |
| JPS5895979A (ja) | 誘導性負荷クランプ・ダイオ−ド用リアクテイブ・スナツバ回路 | |
| JP2020014045A (ja) | 双方向スイッチ回路 | |
| US4405977A (en) | Commutation circuits for thyristor inverters | |
| US4019117A (en) | Circuit arrangement for an inverter | |
| US3460021A (en) | Trapped energy recovery circuit | |
| US3622863A (en) | Controllable rectifier circuits with energy recovery networks | |
| US4716515A (en) | Switched capacitor induction motor drive | |
| JPS6369456A (ja) | 電力変換装置 | |
| JPH0819268A (ja) | 電圧形自励式変換器の事故検出回路 | |
| US4947079A (en) | Notch cutting circuit with minimal power dissipation | |
| US11588483B1 (en) | Quasi-resonant thyristor current interrupter | |
| JPH07337022A (ja) | 補助共振転流回路を用いた電力変換装置 | |
| CA1043430A (en) | Multi-purpose thyristor commutation circuit | |
| JPH0783617B2 (ja) | 電力変換装置におけるスイッチ素子の保護回路 | |
| JPH07143733A (ja) | スナバ回路 | |
| Matsui | Soft-switched non-resonant type hf link converter and its applications | |
| JPS5854869A (ja) | 整流装置 |