JPS6369073A - Muting circuit - Google Patents

Muting circuit

Info

Publication number
JPS6369073A
JPS6369073A JP21482386A JP21482386A JPS6369073A JP S6369073 A JPS6369073 A JP S6369073A JP 21482386 A JP21482386 A JP 21482386A JP 21482386 A JP21482386 A JP 21482386A JP S6369073 A JPS6369073 A JP S6369073A
Authority
JP
Japan
Prior art keywords
signal
muting
circuit
error
tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21482386A
Other languages
Japanese (ja)
Inventor
Masayuki Ishida
雅之 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP21482386A priority Critical patent/JPS6369073A/en
Publication of JPS6369073A publication Critical patent/JPS6369073A/en
Pending legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

PURPOSE:To stabilize action by applying muting when errors exceeding a prescribed number is detected by a checking signal, and releasing the muting after a servo condition is decided and a stationary state is obtained. CONSTITUTION:A first counter 51 counts the number of errors at the 2-track unit of an interleave pair, and a first detecting circuit 52 sets an FF60 when the counted value comes to be a prescribed value. From this time, a muting signal 18a is outputted and a muting condition is obtained. A second counter 61 makes a resetting signal 17a generated by a clock generating circuit 17 into a resetting input, and a sample pulse SP2 to be generated when an ATF synchronizing detecting input. A second detecting circuit 62, when the counted value of the counter 61 comes to be the prescribed number, resets the FF60, releases the muting and makes stable the action.

Description

【発明の詳細な説明】 [産業上の利用分野] この発IJJは例えば回転ヘッド式ディジタルオーディ
オテープレコーダ等において、信号欠落、同期外れなど
の場合に、雑音が再生されるのを抑制するミューティン
グ回路に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] This IJJ is a muting method that suppresses the reproduction of noise in the case of signal dropout, synchronization loss, etc. in, for example, a rotary head type digital audio tape recorder. It is related to circuits.

[従来の技術] 以下、回転ヘッド式ディジタルオーディオテープレコー
ダ(以下、rR−DATJという、)および「インター
リーブベア」と呼ばれている信号記録パターンの場合を
例に説明する。
[Prior Art] The case of a rotary head type digital audio tape recorder (hereinafter referred to as rR-DATJ) and a signal recording pattern called "interleaved bare" will be described below as an example.

第2図はR−DATの磁気テープとドラムとの関係を示
す図である9図において、(101)はドラム、(8)
は+アジマスの磁気ヘッド、(9)は−アジマスの磁気
ヘッド、(104)は磁気テープを示しており、磁気テ
ープ(104)をドラム(101)に90°巻き付けて
、磁気テープ(104)上に斜めに記録トラックを形成
するように記録し、再生する。
Figure 2 is a diagram showing the relationship between the magnetic tape and drum of R-DAT. In Figure 9, (101) is the drum, (8)
indicates a magnetic head with +azimuth, (9) indicates a magnetic head with -azimuth, and (104) indicates a magnetic tape.The magnetic tape (104) is wound around the drum (101) at 90 degrees, and the magnetic tape (104) is placed on the magnetic tape (104). Record and play back to form recording tracks diagonally.

第3図は磁気テープ(104)のトラックフォーマット
を示しており、矢印(205)は磁気ヘッド(8)。
FIG. 3 shows the track format of the magnetic tape (104), and the arrow (205) indicates the magnetic head (8).

(9)の走行方向、矢印(20B)は磁気テープ(10
4)の走行方向、(202)は磁気テープ(104)と
、ヘッド(8)又は(9)が対接している90°期間に
記録される1トラツクの信号、(204)はオーディオ
データと誤り訂正あるいは検出のためのチェック信号を
記録するPCM領域、(203a)と(203b)はト
ラッキングのためのATF信号を記録するATF領域を
示している。
The running direction of (9), arrow (20B) is the magnetic tape (10
4) running direction, (202) is a signal of one track recorded during the 90° period when the magnetic tape (104) and the head (8) or (9) are in contact with each other, (204) is audio data and error. A PCM area (203a) and (203b) indicates a PCM area in which a check signal for correction or detection is recorded, and an ATF area (203b) in which an ATF signal for tracking is recorded.

第4図はR−DATの信号処理を中心としたブロック回
路図で、(1)はアナログ信号入力端子、(2)はロー
パスフィルタ、(3)はアナログ−デジタル変換回路(
以下、AD変換回路という、)、(4)はメモリ回路、
(5)は符号化回路、(6)は変調回路、(23)はA
TF信号付加回路、(7)は切換スイッチ、(lO)は
切換スイッチ、(11)は復調回路、(12)はメモリ
回路、(13)は復号回路、(24)はアンドゲート、
(14)はデジタル−アナログ変換回路(以下、DA変
換回路という。) 、 (15)はローパスフィルタ、
(16)は出力端子、(17)はシステムのクロックを
生成するクロック発生回路を示しており、ローパスフィ
ルタ(2)’、AD変換回路(3)、メモリ回路(4)
、符号化回路(5)、変調回路(6)により記録系が構
成され、復調回路(11)、メモリ回路(12)、復号
回路(13)、DA変換回路(14)、ローパスフィル
タ(15)により再生系の信号処理部が構成されている
Figure 4 is a block circuit diagram centered on the signal processing of R-DAT, where (1) is an analog signal input terminal, (2) is a low-pass filter, and (3) is an analog-to-digital conversion circuit (
(hereinafter referred to as AD conversion circuit), (4) is a memory circuit,
(5) is an encoding circuit, (6) is a modulation circuit, (23) is A
TF signal addition circuit, (7) is a changeover switch, (lO) is a changeover switch, (11) is a demodulation circuit, (12) is a memory circuit, (13) is a decoding circuit, (24) is an AND gate,
(14) is a digital-to-analog conversion circuit (hereinafter referred to as a DA conversion circuit), (15) is a low-pass filter,
(16) is an output terminal, (17) is a clock generation circuit that generates the system clock, and includes a low-pass filter (2)', an AD conversion circuit (3), and a memory circuit (4).
, an encoding circuit (5), and a modulation circuit (6) constitute a recording system, which includes a demodulation circuit (11), a memory circuit (12), a decoding circuit (13), a DA conversion circuit (14), and a low-pass filter (15). A reproduction system signal processing section is configured.

つぎに、動作について、まず記録系のほうから説明する
。記録されるアナログ信号は入力端子(+)から入力さ
れ、ローパスフィルタ(2)で高い周波数成分が除去さ
れた後、AD変換回路(3)でディジタル信号(以下、
サンプルという)に変換されてメモリ回路(4)内のメ
モリに蓄えられる。
Next, we will explain the operation, starting with the recording system. The analog signal to be recorded is input from the input terminal (+), high frequency components are removed by the low-pass filter (2), and then the digital signal (hereinafter referred to as
(referred to as samples) and stored in the memory in the memory circuit (4).

符号化回路(5)はメモリに蓄えられたサンプルを読出
して、1トラツクを単位として誤り訂正や誤り検出のた
めのチェック信号を生成してメモリに書込む、符号化が
終了すると、1トラツク分のサンプルとチェック信号と
は時間圧縮されてメモリから読出され、変調回路(B)
で磁気記録再生に適した信号に変換され、ATF信号付
加回路(23)でATF信号が付加されたのち、180
°ごとに切換わる切換スイッチ(7)を介して磁気ヘッ
ド(8)または磁気ヘッド(9)により磁気テープに記
録される。
The encoding circuit (5) reads the samples stored in the memory, generates check signals for error correction and error detection in units of one track, and writes them into the memory. When encoding is completed, the samples for one track are The samples of
The signal is converted into a signal suitable for magnetic recording and reproduction, and the ATF signal is added to the signal by the ATF signal addition circuit (23).
The information is recorded on a magnetic tape by a magnetic head (8) or a magnetic head (9) via a changeover switch (7) that changes over every degree.

第5図はPCM領域(204)のデータ配列を示してお
り、 (170)はヘッド(8)で記録された+アジマ
ストラック、(171)はヘッド(9)で記録されたー
アジマストラックのパターンである。
Figure 5 shows the data array of the PCM area (204), where (170) is the +azimuth track pattern recorded by the head (8), and (171) is the -azimuth track pattern recorded by the head (9). It is.

ドラム(101)が1回転する期間に発生する2チヤン
ネルのオーディオデータを、メモリ回路(4)ではチャ
ンネルごとに偶数サンプルと奇数サンプルに分離し、同
一チャンネルの偶数サンプルと奇数サンプルは、第5図
のように対角上に配置され、オーディオデータは2トラ
ツクで完結するように構成されている。Qは誤り訂正の
ためのチェック信号で、1トラツク9て゛完結している
。このように構成すると、一方の磁気ヘッドの全信号欠
落、あるいはテープエッヂから約テープ1↑Jの1/2
までのバーストが起こっても、各チャンネルの偶数また
は奇数のいずれかのサンプル群が残るので、連続したサ
ンプル誤りが発生せず、平均値補間等で雑音のない再生
音が得られるという強力な補正能力が得られる。
The two channels of audio data generated during one rotation of the drum (101) are separated into even and odd samples for each channel in the memory circuit (4). They are arranged diagonally as shown, and the audio data is configured to be completed in two tracks. Q is a check signal for error correction, and one track 9 is completed. With this configuration, all signals from one magnetic head are lost, or approximately 1/2 of tape 1↑J from the tape edge.
Even if a burst occurs, either an even or odd sample group for each channel remains, so continuous sample errors do not occur, and noise-free playback can be obtained by means of average value interpolation, etc. This is a powerful correction. ability is obtained.

第6図は1トラツクの符号構成を示す図で、この図は第
5図の+アジマストラック(170)を示しており、サ
ンプルは、CI符号、C2符号で2重に符号化されてお
り、CI は縦方向に、C2は横方向に符号化されてい
る。P、QはそれぞれCllCl符号のチェック信号を
示している。このように符号化されたものが縦方向のm
個のサンプルおよび千ニック信号Pを1ブロツクのデー
タとし、これに同期信号が付加されて第7図に示す1ブ
ロツクの信号を構成し、1トラツクnブロツクのPCM
信号として第3図に示したPCM領域(204)に記録
されている。
FIG. 6 is a diagram showing the code structure of one track. This figure shows the +azimuth track (170) in FIG. 5, and the samples are doubly encoded with CI code and C2 code. CI is encoded vertically and C2 is encoded horizontally. P and Q indicate check signals of the CllCl code, respectively. What is encoded in this way is m in the vertical direction.
The samples and the 1,000-nick signal P constitute one block of data, and a synchronization signal is added to this to form one block of signals shown in FIG.
It is recorded as a signal in the PCM area (204) shown in FIG.

つぎに、第4図の再生系の動作について説明する。磁気
ヘッド(8)と磁気ヘッド(8)で再生された時間圧縮
された再生信号は、単位時間ごとに切換わる切換スイッ
チ(10)を介して交互に復調回路(11)に供給され
て変調前の信号にもどされ、メモリ回路(12)内のメ
モリに蓄えられる。復号回路(13)はメモリから再生
信号を順次読出して、1トラツクの再生信号を単位とし
て誤り訂正を行ない、復号してメモリに書き込む、復号
されたメモリ内のサンプルは、一定時間間隔で読出され
、DA変換回路(14)でアナログ信号に変換された後
、次段のローパスフィルタ(15)で高い周波数成分が
除去されて出力端子(16)より出力される。
Next, the operation of the reproduction system shown in FIG. 4 will be explained. The time-compressed reproduction signals reproduced by the magnetic head (8) and the magnetic head (8) are alternately supplied to the demodulation circuit (11) via a changeover switch (10) that is switched every unit time, and are then sent to the demodulation circuit (11) before modulation. The signal is returned to the signal and stored in the memory in the memory circuit (12). The decoding circuit (13) sequentially reads out the reproduced signal from the memory, performs error correction on each track of the reproduced signal, decodes it, and writes it into the memory.The decoded samples in the memory are read out at regular time intervals. After being converted into an analog signal by the DA conversion circuit (14), high frequency components are removed by the next-stage low-pass filter (15), and the signal is output from the output terminal (16).

なお、以上の記録系および再生系の信号処理に必要なり
ロックはクロック発生回路(17)より供給される。
Note that the lock necessary for the above-mentioned recording system and reproduction system signal processing is supplied from the clock generation circuit (17).

(18)はミューティング回路で、復号回路(13)で
行なわれる誤り検出結果を計数し、誤りが多い時ミュー
ティング信号を出力し、ゲー) (24)をオフさせ、
DA変換回路(14)に入力される信号を遮断する。 
(1!3)はATF同期検出回路で1再生されたATF
信号の同期信号を検出し、両隣接トラックのパイロット
信号を抜き取るためのタイミングを生成する。(20)
はエラー生成回路で1両隣接トラックのパイロット信号
のクロストークレベルの差よりトラッキング誤差信号を
生成する。(21)はサーボ回路で、両隣接トラックか
らのパイロット信号レベルが等しくなるようにキャップ
スタンモータ(22)を制御する。
(18) is a muting circuit that counts the error detection results performed in the decoding circuit (13), outputs a muting signal when there are many errors, and turns off the gate (24);
The signal input to the DA conversion circuit (14) is cut off.
(1!3) is the ATF regenerated by the ATF synchronization detection circuit.
The synchronization signal of the signal is detected and the timing for extracting the pilot signals of both adjacent tracks is generated. (20)
is an error generating circuit which generates a tracking error signal from the difference in crosstalk level between pilot signals of one adjacent track. (21) is a servo circuit that controls the capstan motor (22) so that the pilot signal levels from both adjacent tracks are equal.

次にトラッキングサーボ系の動作について説明する。Next, the operation of the tracking servo system will be explained.

第8図は、ATF同期検出回路(IS)の動作を説明す
るための図で、第3図に示したATF領域の一部のトラ
ックパターンと両隣接トラックからのパイロット信号を
抜き取るタイミングを示すサンプルパルスSPI 、S
F3を示したものである。
FIG. 8 is a diagram for explaining the operation of the ATF synchronization detection circuit (IS), and is a sample showing a partial track pattern of the ATF area shown in FIG. 3 and the timing for extracting pilot signals from both adjacent tracks. Pulse SPI, S
This shows F3.

図において(81)はATF同期信号、(82) 。In the figure, (81) is an ATF synchronization signal, and (82) is an ATF synchronization signal.

(83)はパイロット信号を示しており、:5S2 )
ラックを磁気ヘッド(8)がトレースする場合を例にし
たものである。
(83) indicates the pilot signal, :5S2)
This example shows a case where a magnetic head (8) traces a rack.

磁気ヘッド(8)がATF同期信号(81)を再生する
とATF同期検出回路(19)ではこの同期信号(81
)を検出して第1トラツクのパイロット信号(82)を
抜き取るためのサンプルパルスSPIを発生し、次に同
期信号の記録領域長を検索し所定の長さを検出すると、
検出時点から所定の時間遅れのサンプルパルスSP2を
生成する。エラー生成回路(20)では、SPIで第1
トラツク、SF3で第3トラツクのパイロット信号を抜
き取って両者の誤差信号を生成する。サーボ回路(21
)はこの誤差信号が0となるようにキャプスタンモータ
(22)を制御してトラッキングがかけられる。
When the magnetic head (8) reproduces the ATF synchronization signal (81), the ATF synchronization detection circuit (19) detects this synchronization signal (81).
) is detected to generate a sample pulse SPI for extracting the pilot signal (82) of the first track, and then the recording area length of the synchronization signal is searched and a predetermined length is detected.
A sample pulse SP2 is generated with a predetermined time delay from the detection point. In the error generation circuit (20), the first
Track SF3 extracts the pilot signal of the third track and generates an error signal between the two. Servo circuit (21
) is tracked by controlling the capstan motor (22) so that this error signal becomes zero.

次にミューティング回路(18)の動作を説明する。従
来、誤り検出あるいは訂正符号が使用された機器のミュ
ーティング回路として単位時間ごとに誤りブロック数を
計数し、所定数以上を計数した場合にミューティングを
かける方法がとられていた。
Next, the operation of the muting circuit (18) will be explained. Conventionally, a method has been used in which a muting circuit of a device using an error detection or correction code counts the number of error blocks every unit time, and muting is applied when the number of error blocks is counted or more than a predetermined number.

第9図はこのような従来のミューティング回路(18)
をR−DATに応用した例を示すブロック回路図である
Figure 9 shows such a conventional muting circuit (18)
FIG. 2 is a block circuit diagram showing an example in which the method is applied to an R-DAT.

復号回路(13)では、訂正過程でブロック単位に付加
されたC1符号のシンドロームを計算する。
The decoding circuit (13) calculates the syndrome of the C1 code added to each block in the correction process.

このシンドロームSは、lブロック中に1誤りがある場
合はSi2、誤りがない場合はS−〇となるものである
。このS≠Oで出力されるブロック単位のエラーパルス
(13a)をカウンタ(51)で計数する。検出回路(
52)はカウンタ(51)のエラーパルス   ゛(1
3a)の計数値がN(整数)を越えたときパルスを発生
し、モノマルチ(53)を作動させる。モノマルチ(5
3)の出力(18a)はミューティング信号として出力
端子(54)より出力される。ミューティング時間はモ
ノマルチ(53)の時定数により決まる一定時間となる
。(50)は単位時間Tごとに入力されるカウンタ(5
1)のリセットクロックの入力端子である。
This syndrome S is Si2 when there is one error in l block, and S-0 when there is no error. A counter (51) counts error pulses (13a) in blocks that are output when S≠O. Detection circuit (
52) is the error pulse of the counter (51) ゛(1
When the count value of 3a) exceeds N (integer), a pulse is generated to activate the monomulti (53). Mono multi (5
The output (18a) of 3) is output from the output terminal (54) as a muting signal. The muting time is a constant time determined by the time constant of the monomulti (53). (50) is a counter (5
This is the input terminal for the reset clock of 1).

前述のように、R−DATは2トラツク完結型で、lト
ラックの信号が欠落しても、平均値補正が可能な、強い
補正能力を有しているので、検出回路(52)が検出す
る計数値Nの数は、大きい方が補正能力を低下させない
という点で好ましい。ここではN=n+6とし、Tをド
ラム(101) ノ1回転の周期TI とし、誤り訂正
符号は、1トラツク6ブロツクまで完全訂正可能とする
As mentioned above, the R-DAT is a two-track complete type and has a strong correction ability that can correct the average value even if the signal of one track is missing, so the detection circuit (52) detects it. It is preferable that the number of count values N be larger, since this will not reduce the correction ability. Here, N=n+6, T is the period TI of one rotation of the drum (101), and the error correction code can completely correct up to 6 blocks per track.

第10図は通常再生昨に、+アジマスヘッド(8)が目
づまりした場合の誤り状態の一例を示したもので、+ア
ジマストラック(170)の全信号が誤りとなり訂正不
可能となる。他方−アジャストラック(171)では、
訂正可能な誤りが、X印の位置の3ブロツクに生じてい
るが、誤り訂正符号で訂正されてしまい、−アジマスト
ラック(171)の信号には誤りが残らない。この場合
、誤りブロック数はn + 3 < Nでミューティン
グがかからず。
FIG. 10 shows an example of an error state when the +azimuth head (8) is clogged during normal reproduction, and all signals on the +azimuth track (170) become erroneous and cannot be corrected. On the other hand - adjustment rack (171),
Correctable errors occur in three blocks at the position of the X mark, but they are corrected by the error correction code, and no errors remain in the signal of the -azimuth track (171). In this case, the number of error blocks is n + 3 < N, so muting is not applied.

+アジマストラック(170)の信号は、平均値補正さ
れて音声が出力される。これにより2トラック単位(周
期T+ )で誤り数を計数する効果がわかる。
The signal of the +azimuth track (170) is subjected to average value correction and output as audio. This shows the effect of counting the number of errors in units of two tracks (period T+).

第11図(a)は定常状態での再生信号を示し、同図(
b)はR−DATが停止した状態から再生状7Bに移行
する間のサーボが定常状態になる前の過渡的状態での再
生信号の一例を示す、同図(b)の斜線部は、信号レベ
ルが低下して信号誤りとなる部分を示しており、第11
図(C)はサンプルパルスSP2のタイミングを示して
いる。
Figure 11(a) shows the reproduced signal in a steady state;
b) shows an example of a reproduction signal in a transient state before the servo reaches a steady state while the R-DAT moves from a stopped state to regeneration state 7B. It shows the part where the level drops and signal error occurs, and the 11th
Figure (C) shows the timing of the sample pulse SP2.

第12図はこの過渡状態において、トラックパターン上
で誤りとなる信号領域を示したもので、斜線を施した部
分が該当しており、このブロック数を約n / 4とす
る。また、X印は第1O図に示したのと同様に、3ブロ
ツクの訂正可能な誤り位置を示している。
FIG. 12 shows a signal area in which an error occurs on the track pattern in this transient state, and the shaded area corresponds to the signal area, and the number of blocks is approximately n/4. Further, the X marks indicate correctable error positions in three blocks, as shown in FIG. 1O.

この場合は、ミューティングが動作する誤り数似下では
あるが、両トラックとも訂正不可能となり、Rchで偶
数サンプル奇数サンプル共に誤りが残り、連続したサン
プル誤りが生じる。
In this case, although the number of errors is similar to that at which muting operates, both tracks cannot be corrected, and errors remain in both even and odd samples on the Rch, resulting in continuous sample errors.

R−DATが停止状態のときは、シンドロームSは前ブ
ロックともSF!Oとなるので、ミューティングがかか
つている。そして再生モードにした過渡状態において、
第12図で示した状態が、モノマルチ(53)の時定数
で決まるミューティング時間を越えたときに、不快な雑
音が出力される。
When R-DAT is in a stopped state, syndrome S is SF for both the previous block! Since it becomes O, muting is applied. Then, in the transient state when the playback mode is set,
When the state shown in FIG. 12 exceeds the muting time determined by the time constant of the monomulti (53), unpleasant noise is output.

[発明が解決しようとする問題点] このように、従来のミューティング回路は、サーボが乱
れた状態が、ミューティング時間を越えた場合に、不快
な雑音が出力されるという問題点があった。
[Problems to be Solved by the Invention] As described above, the conventional muting circuit has the problem that unpleasant noise is output when the servo is disturbed and the muting time is exceeded. .

この発明は、上記のような問題点を解決するためになさ
れたもので、チェック信号による補正能力をいかしつつ
、トラッキングサーボが乱れている間は、確実にミュー
ティングをかけることのできるミューティング回路を得
る巷を目的とする。
This invention was made in order to solve the above-mentioned problems, and it provides a muting circuit that can reliably apply muting while the tracking servo is disturbed while making use of the correction ability using the check signal. The aim is to obtain the following.

[問題点を解決するだめの手段] この発明に係るミューティング回路は、所定トラック数
の再生信号から検出された誤りブロックの数が、チェッ
ク信号の誤り訂正能力を越えたとき、またはそれに近い
数を越えたときにミューティングを掛ける手段と、所定
トラック数の再生信号から、トラッキングが正常状態で
あることを示す数のATF同期信号を検出したのちにミ
ューティングを解除する手段とを備えたものである。
[Means for Solving the Problems] The muting circuit according to the present invention is configured to detect error blocks when the number of error blocks detected from a reproduced signal of a predetermined number of tracks exceeds the error correction ability of the check signal, or a number close to the error correction capacity of the check signal. and a means for canceling muting after detecting a number of ATF synchronization signals indicating that tracking is in a normal state from playback signals of a predetermined number of tracks. It is.

[作用] この発明におけるミューティング回路は、チェック信号
による誤り訂正能力を越えるかまたはそれに近い数の誤
りを検出したときミューティングを掛け、ATF同期信
号でサーボ状態を判定して、サーボがはずれた状態では
ミューティングを解除せず、サーボが定常状態になった
のちミューティングを解除するので、安定なミューティ
ング動作が得られる。
[Function] The muting circuit of the present invention applies muting when it detects a number of errors exceeding or close to the error correction capability of the check signal, determines the servo status using the ATF synchronization signal, and determines whether the servo is disconnected. Since the muting is not canceled in the normal state and is canceled after the servo reaches a steady state, stable muting operation can be obtained.

[発明の実施例] 以下、この発明の一実施例を図について説明する。[Embodiments of the invention] An embodiment of the present invention will be described below with reference to the drawings.

第1図はミューティング回路(18)のブロック回路図
で、(60)はフリップフロップ、(51) 、 (6
1)は第1.第2のカウンタ、(52)はカウンタ(5
1)の計数値がNになったときパルスを出力する第1の
検出回路、(62)はカウンタ(61)の計数値が2M
になったときパルスを出力する第2の検出回路、(17
a)はクロック発生回路(17)で生成されたMトラッ
クの信号再生期間に1発出力されるリセット信号、(5
4)はミューティング信号(18a)の出力端子である
Figure 1 is a block circuit diagram of the muting circuit (18), in which (60) is a flip-flop, (51), (6
1) is the first. The second counter, (52) is the counter (5
The first detection circuit (62) outputs a pulse when the count value of 1) reaches N, and the count value of the counter (61) is 2M.
A second detection circuit outputs a pulse when (17
a) is a reset signal (5) that is generated by the clock generation circuit (17) and is output once during the signal reproduction period of the M track;
4) is an output terminal for a muting signal (18a).

つぎに、この実施例の動作を説明する。Next, the operation of this embodiment will be explained.

第1のカウンタ(51)はインターリーブペアーの2ト
ラック単位で誤り数を計数し、第1の検出回路(52)
は計数値がNとなった時、フリップフロップ(60)を
セットし、この時から、ミューティング信号(18a)
が出力されて、ミューティング状態となる。第2のカウ
ンタ(61)はクロック発生回路(17)で生成された
Mトラックごとに出力されるリセット信号(17a)を
リセット入力とし、ATF同期検出回路(19)がAT
F同期信号を検出した時に発生するサンプルパルスSP
2をカウント入力とする。第2の検出回路(62)は、
第20カウンタ(61)の計数値が2Mになったときパ
ルスを出力してフリップフロップ(60)をリセットし
、ミューティングを解除する。ATF信号領域は第3図
に示すように1トラツクに2ケ所あり、サンプルパルス
SP2は1トラツクで2発出力される。
The first counter (51) counts the number of errors in units of two tracks of the interleaved pair, and the first detection circuit (52)
sets the flip-flop (60) when the count value becomes N, and from this time on, the muting signal (18a)
is output and a muting state is entered. The second counter (61) receives the reset signal (17a) generated by the clock generation circuit (17) every M tracks as a reset input, and the ATF synchronization detection circuit (19)
Sample pulse SP generated when F synchronization signal is detected
2 is the count input. The second detection circuit (62) is
When the count value of the 20th counter (61) reaches 2M, a pulse is output to reset the flip-flop (60) and cancel muting. As shown in FIG. 3, there are two ATF signal regions per track, and two sample pulses SP2 are output per track.

第11図(b)の過渡状態では、第11図(c)に示す
ように、一方のサンプルパルス5P2Lか出力されず、
Mトラック間で第2のカウンタ(61)の計数値はMに
しかならないので、ミ−ティングは解除されず、Mトラ
ックにわたり定常状態が続いて始めてミーティングが解
除されるので、不快な雑音が出力されることが防止され
る。
In the transient state of FIG. 11(b), as shown in FIG. 11(c), only one sample pulse 5P2L is not output,
Since the count value of the second counter (61) is only M between M tracks, the meeting is not canceled, and the meeting is canceled only after a steady state continues for M tracks, so unpleasant noise is output. be prevented from being

なお、上記実施例の第1の検出回路(52)は、lトラ
ックのPCMブロック数nより多い計数値を検出したと
きにパルスを出力したが、nより小さな計数値でパルス
を出力する構成にしても、補正能力は多少低下するもの
の、過渡的状態での効果は変わらない。
Note that the first detection circuit (52) in the above embodiment outputs a pulse when it detects a count value that is greater than the number n of PCM blocks in one track, but it is configured to output a pulse when the count value is smaller than n. However, although the correction ability decreases somewhat, the effect in transient conditions remains the same.

また、第2のカウンタ(61)の入力としてサンプルパ
ルスSP2を用いたが、サンプルパルスSPIでも同様
の効果が得られる。
Furthermore, although the sample pulse SP2 was used as the input to the second counter (61), the same effect can be obtained by using the sample pulse SPI.

また、第2の検出回路(62)は、2M個のSF3を検
出したときにパルスを出力したが、2M個より僅かに少
ない値にしても同様の効果が得られる。
Furthermore, although the second detection circuit (62) outputs a pulse when it detects 2M SF3s, the same effect can be obtained even if the value is slightly less than 2M.

また、上記実施例ではR−DATを例に説明したが、こ
れに限られるものではない。さらに、上記実施例では、
インターリーブペアの2トラックを単位とした誤り検出
・訂正を行う記録形式の場合について説明したが、この
記録形式に限られるものではなく、オーディオ信号とチ
ェック信号とATF信号とを1ブロツクとして、1つの
記録トラックに記録する様式のものにも同様に適用でき
、同様の効果が得られることは明らかである。
Further, although the above embodiments have been described using R-DAT as an example, the present invention is not limited to this. Furthermore, in the above embodiment,
Although we have explained the case of a recording format in which error detection and correction is performed in units of two tracks of an interleaved pair, the recording format is not limited to this. It is clear that the present invention can be similarly applied to a format in which recording is performed on a recording track, and that similar effects can be obtained.

[発明の効果] 以上のように、この発明によるミューティング回路は所
定トラック数の再生信号から所定数を越える誤りブロッ
ク数を検出したときにミューティングを掛ける手段と、
所定トラック数の再生信号から所定数を越えるATF同
期信号を検出したのちにミューティングを解除する手段
とを備えたもので、誤り訂正能力を越え、またはそれに
近づいたときミューティングを掛け、再生信号が正常状
態で再生されていない間はミューティングを解除しない
ので、サーボ系の乱れによる雑音発生が防止できる効果
がある。
[Effects of the Invention] As described above, the muting circuit according to the present invention includes means for applying muting when a number of error blocks exceeding a predetermined number is detected from a reproduced signal of a predetermined number of tracks;
This device is equipped with means for canceling muting after detecting more than a predetermined number of ATF synchronization signals from the reproduced signal of a predetermined number of tracks, and muting is applied when the error correction capability is exceeded or approaches it, and the reproduced signal is Since the muting is not canceled while the servo is not being reproduced in a normal state, it is effective in preventing the generation of noise due to disturbances in the servo system.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例のブロック回路図、第2図
はR−DATの磁気テープとドラムの関係を示す配置図
、第3図はインターリーブペアのトラックフォーマット
を示すトラックパターン図、第4図はR−DATの記録
・再生系の構成を示すブロック図、第5図は記録トラッ
クのデータ配列を示す記録パターン図、第6図は記録ト
ラック上の誤り訂正符号の構成図、第7図はlブロック
の信号構成を示すブロック構成図、第8図はATFM期
検出回路の動作説明をするためのタイミング図、第9図
は従来のミューティング回路のブロック図、第10図は
一方の磁気ヘッドが目づまりした場合の信号誤り領域を
示すノでターン図、第11図は再生信号とサンプルパル
スとの関係を示す波形図、第12図はサーボが過渡的状
態にあるときの信号誤り領域の一例を示すパターン図で
ある。 (51) 、’(81)・・・カウンタ、(52) 、
 (132)・・・検出回路、(60)・・・フリップ
フロップ。 なお、図中、同一符号は同一または相当部分を示す。
FIG. 1 is a block circuit diagram of an embodiment of the present invention, FIG. 2 is a layout diagram showing the relationship between the magnetic tape and drum of R-DAT, FIG. 3 is a track pattern diagram showing the track format of an interleave pair, and FIG. FIG. 4 is a block diagram showing the configuration of the recording/reproducing system of R-DAT, FIG. 5 is a recording pattern diagram showing the data arrangement of the recording track, FIG. 6 is a configuration diagram of the error correction code on the recording track, and FIG. Figure 8 is a block diagram showing the signal configuration of the l block, Figure 8 is a timing diagram for explaining the operation of the ATFM period detection circuit, Figure 9 is a block diagram of a conventional muting circuit, and Figure 10 is one of the Figure 11 is a waveform diagram showing the relationship between the reproduced signal and sample pulse, and Figure 12 is a signal error when the servo is in a transient state. FIG. 3 is a pattern diagram showing an example of a region. (51),'(81)...Counter, (52),
(132)...Detection circuit, (60)...Flip-flop. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.

Claims (2)

【特許請求の範囲】[Claims] (1)オーディオ信号と誤り検出・訂正のためのチェッ
ク信号とトラッキングのためのATF信号と1グループ
として記録トラックに記録されている記録媒体から再生
した所定トラック数の再生信号から、上記チェック信号
の訂正能力を越える誤りブロック数またはこれに近い誤
り数を検出したときミユーテイングを掛ける手段と、所
定トラック数の再生信号からトラッキングが正常状態で
あることを示す数を越えるATF同期信号を検出したの
ちにミユーテイングを解除する手段とを備えたミユーテ
イング回路。
(1) From the audio signal, the check signal for error detection/correction, the ATF signal for tracking, and the reproduction signals of a predetermined number of tracks reproduced from the recording medium recorded on the recording tracks as one group, the check signal is detected. A means for applying muting when the number of error blocks exceeding the correction capability or a number of errors close to this is detected, and a means for applying muting after detecting an ATF synchronization signal exceeding the number indicating that tracking is in a normal state from the reproduced signal of a predetermined number of tracks. and a means for canceling muting.
(2)オーディオ信号の記録媒体への記録様式が、オー
ディオ信号とチェック信号とATF信号とがインターリ
ーブペアの形式でもつて2本の記録トラックに記録され
ており、かつ、2本の記録トラックの再生信号を単位と
して誤り検出・訂正を行いこのときの誤りブロック数を
計数してミユーテイングを掛ける構成とした特許請求の
範囲第1項記載のミユーテイング回路。
(2) The recording format of the audio signal on the recording medium is such that the audio signal, check signal, and ATF signal are recorded in an interleaved pair format on two recording tracks, and the two recording tracks are played back. 2. The muting circuit according to claim 1, wherein error detection and correction is performed on a signal-by-signal basis, and the number of error blocks at this time is counted and subjected to muting.
JP21482386A 1986-09-10 1986-09-10 Muting circuit Pending JPS6369073A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21482386A JPS6369073A (en) 1986-09-10 1986-09-10 Muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21482386A JPS6369073A (en) 1986-09-10 1986-09-10 Muting circuit

Publications (1)

Publication Number Publication Date
JPS6369073A true JPS6369073A (en) 1988-03-29

Family

ID=16662118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21482386A Pending JPS6369073A (en) 1986-09-10 1986-09-10 Muting circuit

Country Status (1)

Country Link
JP (1) JPS6369073A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03182134A (en) * 1989-11-29 1991-08-08 Motorola Inc Error detecting device and method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107315A (en) * 1980-01-28 1981-08-26 Sanyo Electric Co Ltd Muting device
JPS5637539B2 (en) * 1977-11-07 1981-09-01
JPS57133508A (en) * 1981-02-09 1982-08-18 Mitsubishi Electric Corp Muting controller
JPS6052507A (en) * 1983-09-01 1985-03-25 Nisshin Steel Co Ltd Apparatus for guiding wire-shaped additive to molten metal
JPS61198469A (en) * 1985-02-27 1986-09-02 Sharp Corp Muting control system for acoustic signal

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5637539B2 (en) * 1977-11-07 1981-09-01
JPS56107315A (en) * 1980-01-28 1981-08-26 Sanyo Electric Co Ltd Muting device
JPS57133508A (en) * 1981-02-09 1982-08-18 Mitsubishi Electric Corp Muting controller
JPS6052507A (en) * 1983-09-01 1985-03-25 Nisshin Steel Co Ltd Apparatus for guiding wire-shaped additive to molten metal
JPS61198469A (en) * 1985-02-27 1986-09-02 Sharp Corp Muting control system for acoustic signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03182134A (en) * 1989-11-29 1991-08-08 Motorola Inc Error detecting device and method thereof

Similar Documents

Publication Publication Date Title
JPH07111815B2 (en) Digital signal recording system
JPH07122966B2 (en) Recording method and reproducing method of rotary head type PCM recorder
US5805469A (en) Digital audio signal processing apparatus and method for error concealment
JPH07107782B2 (en) Digital tape recorder
JPS63187469A (en) Rotary head type recording and reproducing device
JPS6025818B2 (en) PCM recorder
KR0137377B1 (en) Magnetic data recording apparatus
JPS6369073A (en) Muting circuit
CA2022024C (en) Decoder apparatus
JP2687330B2 (en) Muting device
JPH07109645B2 (en) Multi-track PCM recorder system
JP2614616B2 (en) Image playback device
EP0548359B1 (en) Variable-speed digital signal reproducing device
JPS6216277A (en) Reproducing device for pcm signal
JPH0377564B2 (en)
JPH0619903B2 (en) Data punching circuit
JPS6329349B2 (en)
JPS6052507B2 (en) PCM signal demodulator
JP3281789B2 (en) Audio data interpolation circuit
JPS60167165A (en) Multitrack system pcm recorder
JP2543233B2 (en) Digital signal recording system
JPH0551986B2 (en)
JPH0252350B2 (en)
JPS62204406A (en) Rotary head type digital tape recorder
JPS61182634A (en) Dubbing device of digital signal