JPS6367966A - 冗長度抑圧符号化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、例えば４値デイザ化された画像信号の如き、
多値信号の冗長度を抑圧する冗長度抑圧符号化方式に関
するものである。

［従来の技術］ このような冗長度抑圧符号化方式の従来例においては、
元の信号列よりも統計的性質の偏りの大きな信号列を得
る事と、そのようにして得られた信号列を簡単な符号化
によって、高い圧縮比を得ることが大きな課題である。

統計的性質の偏りの大きな信号列においては、同じ論理
値を持つ連続長がより長くなるから、例えばランレング
ス符号化を行えば、いわゆるエントロピーが減り、極め
て高い圧縮比が得られるからである。

ところが、画像通信、特にファクシミリ通信の分野での
符号化法、例えばＣＣＩＴＴが勧告するＭＨ（モディフ
ァイド・ハフマン）符号化、及びＭＲ（モディファイド
ＲＥＡＤ）符号化、ＭＭＲ（モディファイド、モディフ
ァイドＲＥＡＤ）符号化等はファクシミリだけでなく、
電子ファイル等にも使用されているのは周知の事である
が、これらの符号化法は、文字等の文書情報には本質的
に゛白゛°ランが多い事に着目して、かかる画像信号の
伝送を前提としたものである。一方、一般の文書画像に
加え、写真等の中間調画像については、例えばディザ法
等により例えば４値化した疑似中間調画像が考えられる
。しかし、疑似中間調画像は面積階調法により階調性を
出すものである事から、その性質上印字ドツト（“黒°
゛）は分散する事になる。即ち、疑似中間長両像は、元
の中間調画像よりも短い「ラン長」が増える事となリ、
このままでは符号化に不都合である。

この事情を第２図（ａ）〜（ｃ）及び第３図（ａ）、（
ｂ）を用いて説明する。第２図（ａ）及び（ｂ）のマト
リックスは閾値マトリックス、特にドツト集中型のディ
ザマトリックスを示す。

第２図（ｃ）は４値デイザの場合のドツト（画素）とデ
ータ（２ビツト）の対応を示している。

４値デイザの場合、第２図（Ｃ）に示した如く、取り得
る４つの値を上位、下位ビットの２ビツトで表わす。第
３図（ａ）の実線は第２図（ｂ）の第１列目の閾値変化
を表わす。このような閾値に対して図の点線のような中
間調画像が入力すると、第３図（ｂ）に示されたような
離散的な分布をもつ疑似中間調画像データが得られる。

このように“Ｏ”’１”がバラバラになると、ランレン
グス符号化では圧縮率が低下するのに説明を要しないで
あろう。又、この様な疑似中間調画像に対してＭＨ符号
化等を行うと、高能率な抑圧が望めないばかりか、逆に
データ量が増加する場合があった。

従来、上記問題を解消する手段として、ピットインタリ
ーブ法が知られている。ピットインタリーブ法では、互
いに近接した閾値に対応する画素をグループ化し、複数
系列のビットパターンへ変換し、或いは同一の閾値のも
の同志をグループ化して複数系列のビットパターンへ変
換し、それぞれのビットパターンに対しＭＨ符号化を行
っているが、大幅な効率化は望めないものであった。

［発明が解決しようとする問題点］ 本発明は上記従来技術の問題点を解決するために提案さ
れたものでその目的は、多値信号列を、その深さ方向、
列方向において、高い効率で冗長度を抑圧する冗長度抑
圧符号化方式を提案する事にある。

［問題点を解決するための手段］ 上記問題点を解決するための本発明の構成は、１要素が
２Ｎ値の多値データで表される要素列の中から、Ｏ”で
ない要素を少なくとも１つ含み固定の長さをもつＮ行の
固定長非ゼロブロックと、“０”である要素のみを含む
可変長でＮ行の可変長ゼロブロックとを切出す切出部と
、前記Ｎ行の可変長ゼロブロックに対してはランレング
ス符号化によりランレングス符号に変換するランレング
ス符号化部と、前記Ｎ行の固定長非ゼロブロックの個々
について所定の符号化を行ってＮ個の符号化コードを生
成するブロック符号化部と、前記ランレングス符号と前
記Ｎ個の符号化コードとを所定の順序で合成して出力す
る合成部とを有する。

本発明の他の構成は１要素が２Ｎ値の多値データで表さ
れるＮ行の第１の要素列を、行毎に所定の列周期のピッ
トインタリーブにて並べ換えてＮ行の第２の要素列とし
、更に第２の要素列を、Ｎ行の各行毎の２値信号列の論
理値の変化及び非変化を新たな２値とするＮ行の第３の
要素列に変換する前処理部と、前記Ｎ行の第３の要素列
の中から、０°°でない要素を少なくとも１つ含み固定
の長さのＮ行の固定長非ゼロブロックと、“０”である
要素のみを含む可変長のＮ行の可変長ゼロブロックとを
切出す切出部と、前記Ｎ行の可変長ゼロブロックに対し
てはランレングス符号化によりランレングス符号に変換
するランレングス符号化部と、前記Ｎ行の固定長非ゼロ
ブロックの個々について所定の符号化を行ってＮ個の符
号化コードを生成するブロック符号化部と、前記ランレ
ングス符号と前記Ｎ個の符号化コードとを所定の順序で
合成して出力する合成部とを有する。

［作用］ 本発明の１つの構成によると、Ｎ行の可変長ゼロブロッ
クはランレングス符号化によりビット長が短くされ、Ｎ
個のブロックはブロック符号化により、同じくビット長
が短くなる。

本発明の他の構成によると、前処理部によるピットイン
タリーブ処理と変化点抽出処理により、符号化処理にさ
れる前のデータのラン長が長くなり、符号化処理による
圧縮効率が上る。

［実施例］ 以下添付図面を参照しながら本発明に係る実施例を詳細
に説明する。本発明を適用した実施例は符号化の手法そ
のものに特徴がある実施例と、符号化を行う前段階であ
る前処理及び前記符号化の組合せに特徴がある実施例等
である。

〈実施例の原理〉 そこで、本発明の概念の概略を簡単に把握するために、
前記前処理及び符号化を組合せたものを４値画像データ
に通用した実施例について、第１図（ａ）、（ｂ）を用
いて説明する。同図（ａ）と（ｂ）の相違は符号化の相
違となって表われる〈第１実施例の概略〉・・・第１図
（ａ）先ず、第１図（ａ）の第１実施例について説明す
る。第１実施例に人力される画像データは２ビツトの４
値画像データである。尚、以下の説明で列というときは
主走査方向を言い、行とは副走査方向を言うものとする
。同図に示す実施例の冗長度抑圧符号化方式における符
号化は、４値（１画素が上位、下位の２ビツトからなる
）画像データを前処理し、この前処理後のデータを更に
符号化するものである。その前処理部１の構成は、４値
画像データ（画像データの上位ピット信号４ａ。

下位ピット信号４ｂからなる）を所定の周期のピットイ
ンタリーブにて並べ換えるビットインターリーブ再構成
部（３ａ、３ｂ）と、更にこの並べ換えられた上位及び
下位ビット信号（５ａ、５ｂ）の夫々について、その論
理値の変化及び非変化を新たな論理値とする４値信号列
（７ａ、７ｂからなる）に変換するための変化点抽出部
（６ａ。

６ｂ）とからなる。

このような構成によると、入力の４値画像データ４ａ、
４ｂが例えば第３図（ｂ）に示した如齢中間調画像なデ
ィザ法で面積変調したものであれば、先ずピットインタ
リーブ再構成部３ａ、３ｂにより、白又は黒の偏りの大
きな２つの二進信号列５ａ、５ｂが得られる。その理由
は、ディザマトリクスが例えば第２図（ｂ）のような４
×４であれば、ディザ処理後の画像データには第３図（
ｂ）のような周期性が含まれるので、主走査方向の４ビ
ツト毎のピットインタリーブにより、２つの二進信号列
（５ａ、５ｂ）には０°゛又は１″°が偏在し、゛０″
°ラン長、及び“１″ラン長が長くなるなるからである
。

更に変化点抽出部（６ａ、６ｂ）により、変化点抽出に
よる二値化、例えば、信号列５ａ、５ｂの論理値変化点
を°°１”°とし、その他の無変化点を０°゛とする二
値化をすれば、論理値″１”は上記変化点のみとなる。

そうすると、°″０″０″ラン増えるので、ランレング
ス符号化部１１によるランレングス符号化が効率的とな
り、高いデータ圧縮率が得られる。

第１実施例に係る符号化の概略を更に説明する。第１実
施例の符号化法についても、多値信号の例として上位ビ
ットと下位ビットからなる四価画像データ列を用いる。

４値であるから、１要素である１画素は２ビツトで表わ
される。即ち、本符号化部２に入力する画像データは２
行の２進データ列である。符号化部２についてはその構
成は、２つの二進信号列７ａ、７ｂで表わされる要素列
中で、いずれかの“１”であるビットを検出するＯ→１
検出部９と、０→１検出部９が０”→“１°′の変化を
検出した時点で、それまでのゼロ要素のみを含むＮ行の
可変長ゼロブロックを切出すランレングス符号化部１１
と、前記Ｎ行の可変長ゼロブロックに続いて、２進化号
列７ａについて所定の長さの固定長非ゼロブロックを切
出すブロック符号化部８と、２進化号列７ｂについて同
じ長さの固定長非ゼロブロックを切出すブロック符号化
部１０と、これらの符号化コードを合成する符号化部１
２とからなる。尚、ブロック符号化部８．１０は同時に
１行の非ゼロブロックを１つずつ切出すことになる。

ランレングス符号化部１１は、Ｎ行の可変長ゼロブロッ
クに対してランレングス符号化により冗長度を抑圧し、
前記２つのブロック符号化部８゜１０は夫々の切出され
た１行の固定長非ゼロブロックに所定の符号化を施す。

合成部１２ではランレングス符号、２つのブロック符号
を所定の順で並べて合成し、信号列１３を出力する。第
１図（ａ）に示した実施例の構成によると、“０”ラン
についてはランレングス符号化により高能率に圧縮され
る。又、２つの二値信号列７ａ、７ｂの信号源の種類（
例えば、画像データであれば原画像の種類）によっては
、非ゼロブロックが特定のパターンを多く含む場合があ
る。このような特定パターンに対して、例えばブロック
の固定長より短い符号長の符号コードを割当てるような
符号化をブロック符号化部８．１０で行えば、１″を含
む信号列に対しても高能率に圧縮できる。例えば第８図
（ａ）には上記非ゼロブロックが取得るパターンを示し
、そのパターンをもつ１行のブロックに対して行う符号
化の例を示す。

〈第２実施例の概略〉・・・第１図（ｂ）第１図（ｂ）
の実施例は前処理については同図（ａ）の実施例と同じ
であるので、その説明を省略する。又、符号下部２につ
いても、第１実施例とは、前記非ゼロブロックに所定の
パターンをもつものがあるかを判別する判別部（１７ａ
、１７ｂ）と、そのようなブロックに対しては、そのよ
うなパターンを有している事を示すフラグを生成するフ
ラグ生成部（１４ａ、１４ｂ）を有しているところに、
差異がある。

さて、第１実施例でのブロック符号化は、多く発生する
パターンに対して、そのブロック長よりも短い符号長の
符号にすることで、データ圧縮を達成するものであった
が、第２実施例では、そのような特定のパターンもった
ことを示すフラグをフラグ生成部（１４ａ、１４ｂ）が
発生させ、符号化後の圧縮信号１３にもたせることによ
り、更なる圧縮を目指すものである。尚、フラグの例を
第１２図（ａ）、（ｂ）に示す。

〈各構成部分の説明〉 以上、本発明にかかる実施例の概略を２例説明したが、
以下に、それらの詳細について説明する。°先ず、第１
．第２実施例に共通な前処理部の構成要素について説明
す、る。前処理部１はビットインタリーブ再構成部（３
ａ、　　３　ｂ）と変化点抽出部（６ａ、６ｂ）とから
なる。

〈ピットインタリーブ再構成部〉 第４図（ａ）及び（ｂ）更に第５図（ａ）〜（Ｃ）、第
６図を用いて、ビットインタリーブの手法を説明する。

第４図（ａ）は例えば第２図（ａ）又は（ｂ）のディザ
マトリックスにより４値化された４値画像データ（４ａ
、４ｂ）が２ライン分示されている。即ち、主走査方向
へ４０画素、副走査方向へ２ライン分の大きさを持つも
のを示す。図に付された番号は主走査方向には画素の番
号を便宜上付したものである。この４値画像データ（４
ａ、４ｂ）は略４ビット周期の周期性をもつ。前述した
ように、このようなディザ画像は中間調を表現するには
すぐれるが、ラン長が短くなってしまっているのは図を
みても明らかである。この４値画像データ（４ａ、４ｂ
）に対して４ビツトのインタリーブを行うと、第４図（
ａ）の１．２，３，４．・・・の画素配列が第４図（ｂ
）の如き１，５，９，１３，１７．・・・なる配列とな
り、“０”ラン、１”ランが偏在しているのがわかる。

４ビツトとしたのは、閾値処理に用いたディザマトリッ
クスが４ビツトであるからであるが、上記ピットインタ
リーブはディザマトリックスと同一の長さで行った。こ
のようなピットインタリーブ長の決定の他に、マトリッ
クスの大きさの整数倍又は整数分の１の大籾さに設定す
る事もできれば、又は閾値マトリックス内の近似した値
をもつ閾値に対応した周期でグループ化する手法もある
。

さてこのようなピットインタリーブを行う回路を第６図
に示す。第６図のピットインタリーブ再構成部３は、上
位ビット列４ａ及び下位ビット列４ｂを同時に並べ換え
るために２組のラインメモリ４０．４１を用いる。１組
のラインメモリは、不図示ではあるが、上位ビット用と
下位ビット用のラインメモリを有するものとする。２組
用いるのは画像データ４ａ、４ｂの入力と並べ換え動作
と、並べ換えられた信号列５ａ、５ｂを読み出す動作と
を同時に行うためである。即ち、１つのラインメモリに
入力（書込み）するときは、他方のラインメモリは出力
（読み出し）に使われる。１つのラインメモリが同時に
書込みと読出しに使われるのを防ぐために、書込み用の
アドレスカウンタ２５と、読み出し用のアドレスカウン
タ２６と、これらカウンタ２５，２Ｂの出力を各ライン
メモリ４０．４１に振り分けるセレクタ２７．２８．２
９，３０，３１．３２及び排他制御を行うラインメモリ
制御部４２等がある。ラインメモリ制御部４２は１ライ
ン毎に発生するＢＤ信号３８に同期して第２ラインメモ
リ書込み信号３６又は第１ラインメモリ書込み信号３７
を交互に“１”とする。又、セレクタ２７．２８．３１
は、第２ラインメモリ書込み信号３６又は第１ラインメ
モリ書込み信号３７の論理値に応じて出力を選択するセ
レクタであり、一方、セレクタ２９．３０゜３２は同じ
く、第２ラインメモリ書込み信号３６又は第１ラインメ
モリ書込み信号３７の論理値に応じて入力を選択するも
のである。このようにすると、第１ラインメモリ書込み
信号３７が“１”のときは、第２ラインメモリ書込み信
号３６は０”であり、セレクタ２７は出力″０”を、セ
レクタ２９は入力″０”を、セレクタ３１は出力“０”
を選ぶために画像データ４ａ、４ｂが第１ラインメモリ
４０に書き込まれ、一方読み出しアドレスカウンタ２６
の出力はセレクタ２８及びセレクタ３０により第２ライ
ンメモリ４１に入力し、セレクタ３２は第２ラインメモ
リ４１を選ぶ。こうして書込みと読み出しの同時処理が
行え、高速化に寄与する。

各アドレスカウンタ２５．２６のアドレス発生方法を第
５図に示す。ラインメモリの容量を例えば第５図（ａ）
に示す如＜０００−ＦＦＦとする。書込みアドレスカウ
ンタ２５は第５図（ｂ）の如＜、０００からＦＦＦまで
のシーケンシャルに昇順に増やせばよい。又、読み出し
アドレスカウンタ２６は第５図（Ｃ）のようにする。読
み出しカウンタ２６のこのようなアドレス発生回路は、
例えば書込みアドレスカウンタ２５と同一なカウンタと
、オフセット用の１″〜“４″の出力のカウンタと、加
算器とを用いれば容易に構成できる。尚、本実施例のＢ
Ｄ信号３８は本冗長度抑圧符号化方式を例えばレーザビ
ームプリンタ等に適用すればビームデテクト信号を用い
、ファクシミリ等に適用すれば水平同期信号を用いるも
のである。

又、アドレスカウンタ２５．２６及びラインメモリ４０
．４１の駆動クロックは同期クロック３５である。この
同期クロック３５は符号化部２で生成されるもので、符
号化部２での符号化の際に、信号列があるパターンのと
きは強制的に所定のコードを挿入する必要が生じ、その
場合、その強制挿入コードを合成部１０が送出し終るま
で、ピットインタリーブ再構成部３ａ、３ｂの動作を停
止するために用いられる（詳しくは後述する）。

（変化点抽出〉 第７図（ｂ）に変化点抽出のための回路の一例を、同図
（ａ）にその結果を示す。第７図（ｂ）の変化点抽出部
（６ａ、６ｂ）の−例は主走査方向に１画素隣接する画
素同士の間の変化点を抽出する場合である。１つ隣接す
る画素を検出するためにフリップフロップ２０を用い、
変化点を検出するためＥＸ−ＯＲゲート（排他論理和ゲ
ート）２１を用いる。４ビットインタリーブをかけた信
号列（５ａ、５ｂ）夫々に対し、注目画素と同一走査線
にあるその直前の画素とＥＸ−ＯＲをとる。即ち、第２
図（ａ）の閾値ＤＩＪに画素を対応させれば、 ＤＸ目＝Ｄ　ＩＪ　　■ＤＩ−１＋Ｊである。

第４図（ｂ）と第７図（ａ）を比較してもわかるように
、“°０″ラン（このような“０”ランを゛白°゛ラン
ということもある）が長くなっていて、ランレングス符
号化に適する事が一目瞭然である。又、ビットインタリ
ーブされた信号列（５ａ、５ｂ）は°゛白°゛ランと゛
黒°゛ランのラン長が長い。このような信号列（５ａ、
５ｂ）から変化点を抽出した信号列（７ａ、　　７　ｂ
）に表われる特徴は次のようである。

■：論理値“１°°が前後を°“０”に囲まれて孤立的
に偏在する（即ち、゛０°°ランの後に゛１０００パが
発生する）確率が高くなる。これは、゛白°°ラン、゛
黒′°ランが長ければ、それらの両端にのみ変化点“１
°°が発生するからである。

■ニ一方、長い“白°゛ラン中の孤立した゛黒°°。

及び長い“黒”ラン中の孤立した“白”はその変化点を
捕えると”１１００″となる。

上記■及び■から、信号列（７ａ、７ｂ）には”　ｔ　
ｏ　ｏ　ｏ”と’１１００”が多く発生する事がわかる
。この事は第７図（ａ）をみれば自ずと明らかである。

上記の事実は、後述する符号化と大きく関わる。

以上、冗長度抑圧符号化のための前処理について説明し
た。そこで、次に、符号化部について実施例を説明する
。

〈第１実施例の符号化〉 第９図（ａ）に、第７図（ａ）の変化点抽出された信号
列（７ａ、７ｂ）における、ブロックの切出し方を示す
。尚、図中には、変化点抽出された４値画像データを４
ライン分示す。又、図中慣例に従い０°°を“白”、１
”を黒”と称して表わす。桁数を表示し易いからである
。先ず、１ライン目の上位ビット、下位ビットに対して
は、２系列の信号中で同時に°°０″のみしか含まない
ものをＮ行の可変長ゼロブロック（白ラン）として切出
す。例えば１ライン目の“白３４”は白のランが２列で
３４個続くという意味である。

このような白（０”）ランに対して例えばＭＨ符号化に
よる圧縮を行う。

一方、いずれかの列に１つでも°“１”が表われると、
そこから４ビツト長で１行の非ゼロブロックを２つ切出
す。このような非ゼロブロックは必ずどこかに１つ以上
の１”を含むものであるが、１行全てが°０″であるも
のもあり得る。前述したような前処理を行うと、各行毎
に全体で”　ｏ　”ランが多くなるが、上記のように、
各ブロック符号化部８．１０がゼロブロックの終りを知
つてから同時に固定長の１行の非ゼロブロックの切出し
を行うと、１行全てが００００”であるにも関わらず非
ブロックに含まれてしまうものが多くなる。この“００
００“のパターンが多いという事は更なる圧縮の可能性
を示唆している。

こうして得られたブロック内の発生し得るパターンは第
８図（ａ）に示した１６種類のパターンの組合せである
。このような１６種類のパターンに対して便宜上Ｂ０〜
Ｂｙｓの記号名称を付け、第９図（ａ）に付して示す。

例えば、第２ラインの最初の非ゼロブロックは、（Ｂａ
、Ｂｅ）と表わせる。ところで、例えば第９図（ａ）の
第２ラインは非ゼロブロックから始まっている。このよ
うな場合、非ゼロブロックの前に強制的に１つの“′白
０”　　（ＭＨ符号では“００１１０１０１″）を挿入
する。又、４ビツト長の非ゼロブロックが連続するよう
な場合も同様にする。ゼロ要素（“０°”ラン）とブロ
ックが必ず交互に発生するようにするためである。

ところで前述したように、前処理により非ゼロブロック
中には１０００”及び“１１００”が多く発生する。又
、いずれか一方の色に１″が発生すると、そこを非ゼロ
ブロックの一部としたから、“ｏｏｏｏ″も多い。そこ
で、このように多数発生するパターンに注目して、所定
の符号化を行ってビット長をそのパターン長より短くす
れば、ブロック符号化による圧縮率は向上する。さて、
前記例では”ｏｏｏｏ”、“１０００”及び”　１１０
０”の３種類のパターンが多く発生する。第８図（ａ）
の実施例では、２ビツトの符号“００″をＢ。＝″ｏｏ
ｏｏ″に、”０１”をＢ、＝゛１１００”に割当てると
いうものである。このようにして高圧縮化を達成する。

又、第８図（ａ）中のいずれのコードも互いにユニーク
なものであって、混同は生じない組合せになっている。

圧縮コード“１０”はＢ。、Ｂ３以外のパターンと判別
できなくなるから採用しない。このようにすると、多く
発生するパターン”００゜Ｏ”及び１１００”が２ビツ
トに圧縮される。

一方、”ｏ　ｏ　ｏ　ｏ”、”１１００”、”ｔｏ。

Ｏ°゛以外のパターンが同一確率で多数発生するような
画像にあっては、圧縮符号コードを３ビツトとする。そ
うすると、“０００″、００１”、”０１０”、”０１
１”の４種類の圧縮コードが可能となる。個々の圧縮で
は２ビツトの例よりも圧縮率が悪化するが、全体の圧縮
率は更に向上する。第９図（ｂ）は上記の規約に従って
各信号の圧縮パターンを表した図である。第９図（ｂ）
中、ＭＨとはＭＷ符号化を表す。第９図（ｂ）をみれば
単なるＭＨ符号化よりもはるかに圧縮率が向上している
のがわかる。

第１０図（ａ）はかかる符号化のための回路の一例であ
る。図中、ＲＬ（ランレングス）カウンタ５１．セＩ／
クタ５２．“白”ＭＨ符号化ＲＯＭ５３等がゼロ要素（
白ラン）を符号化して、ラッチ５４に符号コードをラッ
チする。又、検出回路５０は、第１０図（ｂ）にその詳
細図を示すように信号列（７ａ、７ｂ）の変化（“０”
→°′０”、“Ｏ”−”１”、′１°°→“０”、“′
１°゛→“１”°）を検出する。ＲＬカウンタ５１はＣ
ＬＫを駆動クロックとするカウンタで、そのＥＮ（付勢
）端子に“１”が人力すると、カウント可となり、ＣＬ
（クリア）端子に“１”が人力するとクリアされる。従
って、ＲＬカウンタ５１は、信号列（７ａ、７ｂ）が“
０”である間はカウントし続け、そのカウント値に応じ
たＭＨ符号コードをラッチ５４に入力する。信号列（７
ａ。

７ｂ）のいずれかが“０″から“１″に変化すれば、そ
の時のカウント値の符号コードが信号７゜を介してラッ
チ５４にラッチされ、同時にカウンタ５１はクリアされ
る。

一方、４ビツトシフトレジスタ６１は信号列７ａを、４
ビツトシフトレジスタ６２は信号７ｂを夫々、４ビツト
長の間保持する。ブロック符号化ＲＯＭ６３．６４は４
ビツトシフトレジスタ６１．６２の出力を夫々第８図（
ａ）のような規則に従った符号化を行う。一方、４ビツ
トカウンタ５５は検出回路５０が信号列７　ａ、　　７
　ｂ６Ｄ　”０”から°°１”への変化をとらえて、そ
の変化から４ビツトタイム後に信号７１を付勢する。こ
のタイミンクにブロック符号化ＲＯＭ６３．６４の出力
を夫々ラッチ６５．６６にラッチする。合成器６７は、
夫々符号化したコードを合成してシフトレジスタ６３に
格納するためのものである。ＭＨ符号は可変長であるか
らこのような合成器が必要となる。シフトレジスタ６３
はパラレル−シリアル変換を行う。

ＡＮＤゲート６０は非ゼロブロックがラインの先頭から
開始するときに、前述したように白”　ｏ　”に対応す
るＭＨコードを挿入するためにある。ＡＮＤゲート５９
は１つの非ゼロブロックに続いて、“０”ランが入力せ
ずに直ちに“１″の信号が入力したとき（信号列７ａ又
は７ｂのいずれかが１゛であり、かつ信号７２が１″）
に、白゛０°°に対応するＭＨコードを挿入するために
ある。白′０°′挿入部５６はこの１つの“白”を挿入
するためにあり、ＡＮＤゲート５９，６０のいずれかが
開くと、セレクタ５２に“０”を出力する。こうして、
白Ｍｌ（符号化ＲＯＭ５３は０″に対応するＭＨコード
＝″ｏｏｉｔｏｔｏｔ”を出力し、白“０”が強制的に
挿入される。尚、クロックコントロール５７は前述のビ
ットインタリーブ部の同期クロック３５を生成する回路
であるが、上記強制挿入のタイミングに、この”００１
１０１０１″がシフトレジスタ６８から出力され終るま
で、同期クロック３５の発生を止める。ラインメモリ４
０又は４１への入力とシフトレジスタ６日からの出力の
同期取りのためである。こうして、第４図（ａ）の信号
（４ａ、４ｂ）から圧縮率の高い圧縮データ１３が得ら
れる。

く第２の符号化の実施例〉 前述の第１実施例は、ブロック中に多数発生する°’ｏ
　ｏ　ｏ　ｏ″をコード“００″に圧縮するものであっ
た。本第２実施例の符号化は、この“００００”を更に
効率良く圧縮しようというものである。そのためには、
ブロックの切出しについては、前記実施例と同様に第９
図（ａ）のように行う。そして、“１”を含む２行４列
の非ゼロブロックを１行４列の２つのブロックとみて、
その中に４ビツトの００００”　（これを便宜上、ゼロ
パターンと呼ぶ）があれば、それを前記第１実施例のよ
うに００°゛とコード化せずに、その代りに“’ｏ　ｏ
　ｏ　ｏ″が存在した事を示すフラグを設け、そのフラ
グの値を“０”にする。ゼロパターン以外の１行４列の
ブロック（そのような１行の非ゼロブロックを便宜上、
非ゼロパターント呼ぶ）に対応するフラグは“１″とす
る。このようなフラグを各列に対して設ける。又、非ゼ
ロパターンに対応するコードは第８図（ｂ）の如く設け
る。

第１２図（ａ）はそのフォーマットを示す。このフォー
マットはフラグ部分とコード部分からなる。本実施例で
は画像データは４値であるから、２ビツトのみであり、
従って、非ゼロブロックは上位ビットの非ゼロブロック
と、下位ビットの非ゼロブロックの２つのみである。従
って、フラグは２つ設定すればよい。これらのフラグを
＃ＩＦ、＠２Ｆとする。＃ＩＦがＯ”であれば、上位ビ
ットに対応する非ゼロブロックはゼロパターンである事
を示し、対応する符号コードが無いことを示す。＃２Ｆ
についても同様とする。尚、便宜上、上位ビットに対す
る符号コードな＃１コード、下位ビットに対する符号コ
ードを＃２コードと呼ぶ。

さて、２行４列のブロックはいかなる組合せでも、必ず
ゼロパターンと非ゼロパターンとの組合せであるから、
第１２図（ｂ）に示したいずれか１つのパターンになる
。第１２図（ｂ）によると、フラグ部分は常に２ビット
取られ、コード部分は最小２ビット長、最長１０ビツト
長である。

さて、データ圧縮をこのように行うと、前記ゼロパター
ンはコードとしては現れないので、復号化時に同期ずれ
が生ずる恐れがある。しかし、組合すべきデータ中には
必ずフラグがあり、その長さは必ず４ビツトであり、そ
のフラグの論理値によりフラグに続く＃１コード〜＃２
コードの長さくつまり、ブロック内にいくつゼロパター
ンがあったかが）がわかる。又、第８図（ｂ）をみても
わかるように、Ｂ１〜Ｂｔｓに対応する符号コードは全
てユニークである。従って、ゼロパターンをコード無し
と変換しても、復号化に際し同期ずれが起こる事はない
。

第１実施例の第９図（ａ）、（ｂ）に示したブロックの
切出しを、本第２実施例の圧縮化に従って圧縮化すると
、第１１図（Ｃ）のようになる。

図中の例えばＢ。／　Ｂｒはフラグ部が０１°°。

＃１コードは無く、＃２コードは００″である。

さてこのような符号化を行う回路の一例を第１１図に示
す。即ち、前述の第１の実施例（第１０図（ａ）及び（
ｂ））と基本的構成を同等にし、ブロック符号化ＲＯＭ
６３．６４を第１１図のようにして、その出力の一部に
フラグ出力を追加するのである。そして、例えばゼロパ
ターンがこのブロック符号化ＲＯＭに入力したら、レン
グスは１°゛　（フラグの１ビツトのみであるから）、
フラグは０”、コードは°゛０”とする。ＲＯＭのレン
グス出力は合成器６７に人力され、合成するときの情報
となる。即ち、合成器６７では“ｏ。

００°゛を°１”としてしか出力しない。こうして、°
“００００”を多く含むような画像信号に対しては更に
効果的な圧縮が可能となる。

尚、上記２つの実施例では、４値画像データの場合を説
明したが、これが更に多値、例えば１６値（４ビツト）
になっても事情は同じである。ランレングス符号化は多
値になればなるほど、圧縮効率は上る。深さ方向の長さ
く即ち、行数）は無視されるからである。又、ブロック
符号化においても、１行の非ゼロブロックの符号コード
が単純に増えるだけである。但し、第２実施例のフラグ
については、１６値であれば、フラグを４つ設定しなけ
ればならず、この４つのフラグが常に付加されることに
なるので、ゼロパターンが極めて多いような画像データ
であれば有効である。この場合、前述したピットインタ
リーブ及び変化点抽出が有効に効いてくる。

〈変形例〉 尚、第１０図（ａ）の回路ではＭＨ符号化法が用いられ
たが、１次元符号化として、例えばｗｙ１ｅ符号等でも
よい。又、１次元符号化に限らず、ＭＲ記号、ＭＭＲ記
号のような２次元符号処理にも簡単に応用できる事は明
らかであろう。基本的には符号化法を選ばないのである
。又更に、カラー画像について、Ｒ，Ｇ、Ｂにも適用可
能である。

上記の実施例では、非ゼロブロック長を４ビツトとした
が、これには何ら限定はなく、回路規模及び原画像デー
タの種類に応じて決定される。ちなみに、８ビツト長に
設定すると多少効率が向上する。又更に、ゼロブロック
に対するＭＨ符号化も符号化のＲＯＭテーブルを多少変
更することにより効率が更に向上する。又、符号化法も
ＭＨ符号化法に限らず、他の１次元符号化法にも適用で
きる。

又、４値画像データは周知のように不図示のメモリに蓄
えられているものを読み出すか、又はリアルタイムで画
像を読取って４値化処理したものであってもよい。

〈実施例の効果〉 以上説明した種々の実施例の効果をまとめると以下のよ
うになる。

■＝４値画像データの個々のビットの行に対してピット
インタリーブ処理を施すので、白ラン及び黒ランがバラ
バラになったものであっても、ラン長が復元されて長く
なる。特に閾値マトリックスによって中間調処理した４
値画像データに有効である。

■一ビットインタリーブ処理を施した信号列に対して更
に変化点抽出処理を施すので、°１°”のラン調が短く
、′０°゛のラン長が長くなり、そのため符号化処理の
高圧縮化が期待できる。結果的には文書画像を対象とし
た符号化アルゴリズムをそのまま使用しつつ、疑似中間
調画像を高能率で圧縮できる。

特に、ＭＨ符号化等の既存の符号化を行えば従来の回路
にわずかの変更を加えるだけで、高圧縮率の冗長度抑圧
方式が得られる。

■：前記■の変化点抽出により、その変化点近傍で、多
値画像データ列の各行毎に所定のパターンをもった１行
の非ゼロブロックが多く発生する。

そこで、この非ゼロブロック内のパターンを、短いビッ
ト長のコードに符号化して、合成する。

又、”　ｏ　”ランのゼロブロックに対しては従来通り
ＭＨ符号化等の１次元符号化を適用して符号化する。即
ち、原画像データの種類によっては、変化点抽出された
信号列には００００”、”１０００°゛又は°’１１０
０″が多発するので、このようなブロックを短いピット
の符号化により圧縮率を高める事ができる。

■：更に特に多く発生する特定パターンを、例えば’ｏ
　ｏ　ｏ　ｏ″なるゼロパターンを、１ビツトのフラグ
におきかえる事によって、より高度の圧縮化が可能とな
る。

［発明の効果］ 以上説明したように本発明によると、１要素が多値デー
タで表わされる要素列に対して、“０゛のみを含むＮ行
の可変長ゼロブロックに対してはランレングス符号化を
行い、それら以外の非ゼロブロックに対しては所定の符
号コードに変換して圧縮する事により、高能率に冗長度
を抑圧して一本化した信号が得られる。

本発明の他の構成によると、１要素が２Ｎの多値データ
で表わされるＮ行の要素列に対して、先ず各行の２進信
号列に対してピットインタリーブによる並べ換えと変化
点の抽出とによる、”　ｏ　”ラン長を長尺化し、更に
特定パターンを多く発生させ、更に上記符号化を加える
と、特定のバラツキをもつ２値化号に対して、更に高能
率の冗長度抑圧符号化方式が得られる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は夫々本発明に係る第１第２実施
例の原理構成図、 第２図（ａ）、（ｂ）は本発明に係る実施例及び従来例
に供されるディザマトリックス図、第２図（ｃ）は多値
画像データの構成を説明する図、 第３図（ａ）、（ｂ）は従来例における中間調処理によ
るピット分散度が高くなる様子を説明する図、 第４図（ａ）、（ｂ）はピットインタリーブの原理を説
明する図、 第５図（ａ）〜（Ｃ）はピットインタリーブのアドレス
生成の原理を説明する図、 第６図はピットインタリーブ再構成部の回路図、 第７図（ａ）、（ｂ）は変化点抽出部の動作及び回路構
成を説明する図、 第８図（ａ）、（ｂ）は夫々第１実施例、第２実施例の
符号化の符号コードの一例を説明する図、 第９図（ａ）は第１．第２実施例におけるブロック切出
しの手法を説明する図、 第９図（ｂ）は第１実施例における符号化後のコード配
列を説明する図、 第１０図（ａ）、（ｂ）は第９図（ａ）及び（ｂ）に示
された動作を第１．第２実施例で実現する回路図、 第１１図は第２実施例における符号化に供されるＲＯＭ
の構成図、 第１２図（ａ）〜（ｅ）は第２実施例の符号化法の原理
を説明する図である。 図中、 １・・・前処理部、２・・・符号化部、３ａ、３ｂ・・
・ピットインタリーブ再構成部、（４ａ、４ｂ）・・・
４値画像データ、５ａ、５ｂ・・・ビットインタリーブ
された信号列、６ａ、６ｂ・・・変化点抽出部、７ａ、
７ｂ・・・変化点抽出された信号、８，１０，１５ａ、
１５ｂ・・・ブロック符号化部、９・・・０→１検出部
、１２・・・合成部、１３・・・冗長度抑圧された信号
、１４ａ、１４ｂ・・・フラグ生成部、１７ａ、１７ｂ
・・・判別部である。

Claims (7)

【特許請求の範囲】
1. （１）１要素が２Ｎ値の多値データで表される要素列の
   中から、“０”でない要素を少なくとも１つ含み固定長
   の長さをもつＮ行の固定長非ゼロブロックと、“０”で
   ある要素のみを含むＮ行の可変長ゼロブロックとを切出
   す切出部と、 前記Ｎ行の可変長ゼロブロックに対してはランレングス
   符号化によりランレングス符号に変換するランレングス
   符号化部と、 前記Ｎ行の固定長非ゼロブロックの個々について所定の
   符号化を行つて符号化コードを生成するブロック符号化
   部と、 前記ランレングス符号と前記Ｎ個の符号化コードとを所
   定の順序で合成して出力する合成部とを有する冗長度抑
   圧符号化方式。
2. （２）要素列の１要素は１画素の多値画像データである
   事を特徴とする特許請求の範囲第１項に記載の冗長度抑
   圧符号化方式。
3. （３）ランレングス符号化部は、Ｎ行の可変長ゼロブロ
   ックの１行毎の又は複数行毎のビットをランレングス符
   号化する事を特徴とする特許請求の範囲第１項に記載の
   冗長度抑圧符号化方式。
4. （４）ブロック符号化部における符号コードの長さは、
   多く発生するパターンの非ゼロブロックについては、１
   行のブロックの長さより少なくとも長くない事を特徴と
   する特許請求の範囲第１項に記載の冗長度抑圧符号化方
   式。
5. （５）１要素が２Ｎ値の多値データで表されるＮ行の第
   １の要素列を、行毎に所定の列周期のビットインタリー
   ブにて並べ換えてＮ行の第２の要素列とし、更に第２の
   要素列を、Ｎ行の各行毎の２値信号列の論理値の変化及
   び非変化を新たな２値とするＮ行の第３の要素列に変換
   する前処理部と、 前記Ｎ行の第３の要素列の中から、“０”でない要素を
   少なくとも１つ含み固定長の長さの固定長非ゼロブロッ
   クと、“０”である要素のみを含む可変長のＮ行の可変
   長ゼロブロックとを切出す切出部と、 前記Ｎ行の可変長ゼロブロックに対してランレングス符
   号化によりランレングス符号に変換するランレングス符
   号化部と、 前記Ｎ行の固定長非ゼロブロックの個々について所定の
   符号化を行つて符号化コードを生成するブロック符号化
   部と、 前記ランレングス符号と前記Ｎ個の符号化コードとを所
   定の順序で合成して出力する合成部とを有する冗長度抑
   圧符号化方式。
6. （６）前記第１の要素列は画像信号を閾値マトリックス
   で多値化した多値画像データ列である事を特徴とする特
   許請求の範囲第５項に記載の冗長度抑圧符号化方式。
7. （７）前処理部における第２の要素列の各行の論理値の
   変化を、隣接する２つの２進信号の排他論理和により検
   出する事を特徴とする特許請求の範囲第５項に記載の冗
   長度抑圧符号化方式。