JPS6366404A - ラインセンサのピ−ク位置検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＭＯ３型ラインセンサの時系列出力から受光
信号のピーク位置を検出するラインセンサのピーク１立
置検出菰置に関する。

２、特許請求の範囲 従来、自動焦点調節カメラにあけるアクティブ方式によ
るオートフォーカスにあっては、カメラ側から発射した
光ビームの被写体による反射光をラインセンサ上に反射
光スポットとして結像させ、反射光スポットの結像位置
によって被写体までの測距を行なうようにしている。

このため従来のラインセンサにあっては、各受光画素に
入射する光量に応じた受光電流を時系列的に順次出力し
、この時系列的に出力されるラインセンサの出力からピ
ーク位置を検出し、例えばオートフォーカスのための測
距を行なうようにしている。

ここで１６画素のラインセンサを例にとると、例えば第
５図に示すように１６画素のラインセンサに入射した光
信号が受光画素番号１〜１６に示すように順次読出され
る。このようにラインセンサから時系列的に読出された
光強度信ｇから反射像位置を判別するためのピーク位置
検出の一例としては例えば第６図に示すものがある。

第６図において、１は例えば１６受光画素を侑えたライ
ンセンサ、２はＡ　／　Ｄ変換器、３はＡ／Ｄ変換器２
の出力を−ｉｉ、！（的に記：、Ｑ、するメモリ、４は
△、／［）変換器２の出力とメモリ３の出力を比較する
コンパレータご′ある。

即ち、ラインセンサから第５図に示したように時系列的
に読１ｊされる光強度信号をＡ／Ｄ変換器２でデジタル
データに変換し、Ａ／Ｄ変換器２の出力をメモリ３に次
のＡ／Ｄ変換出力が１フられるまで記憶し、そしてコン
バータ４においてメモリ３に記憶された１回前の光デー
タと現在出力された光データとを比較し、コンパレータ
４は例えば前回より今回の信号の方が大きいときにトル
ベル出力を生ずるようにしており、その結果、第５図に
示すような光信号が口）系列的にラインセンサ１から読
出された場合には、コンパレータ４の出力がトルベルか
らトルベルに変った所がピーク位置となり、゛このコン
パレータ出力の反転に基づいてピーク位置を検出するよ
うにしている。

（問題点を解決するための手段） しかしながら、このような従来のラインセンサのピーク
位置検出装置にあっては、ラインセンせの光信号を時系
列的に読出す回路、Ａ／Ｄ変換器、メモリ、コンパレー
タ等の多くの周辺回路を必要としたため、回路、構成が
複雑となり、特にラインセンサ及びその周辺回路をその
まま１つのＩＣチップ上に集積するには回路規模が大き
くなりすぎるという問題があった。

（問題点を解決するための手段） 本発明は、このような従来の問題点に鑑みてなされたも
ので、大規模な周辺回路を必要とすることなく簡単な構
成でラインセンサで受光した光イ：号のピーク位置を検
出することができるようにしたうインセンサのピーク位
置検出装置を提供することを目的とする。

この目的を達成するため本発明にあっては、一対のフォ
トダイオードの各受光出力を所定タイミングの駆動パル
スを受けたときにコンパレータで比較して２値化した受
光出力を生ずる受光比較部をライン状に複数配列し、ラ
イン状に配列された複数の受光比較部の２値化出力を時
系列的に外部に読出すシフトレジスタと、コンパレータ
の駆動パルスを発生する回路とを設けるようにしたちの
である。

（作用） このような本発明の構成によれば、ラインセンサの受光
部は一対のフォトダイオードで構成されると共にコンパ
レータの比較により２値化光信号に変換されて出力され
ることとなり、ライン状に配列された複数の受光比較部
の２値化出力をシフトレジスタで時系列的に読出したと
き信号レベルの例えばトルベルからトルベルへの反転で
ピーク位置を検出するようにしたものである。

また一対のフォトダイオードとコンパレータで構成され
る受光比較部の伯にシフトレジスタとコンパレータの駆
動パルスを発生する回路のみで済むことから、従来装置
ξのような周辺回路が不要となり、１つのＩＣチップ上
に装置全体を簡単に集積化することができる。

（大施例） 第１図は本発明の一実ｈ’を例を示したブロック図であ
る。

まず１１へ成を説明すると、１０ａ〜１０ｎ及び１２ａ
〜１２ｎは受光画素としてのフォトダイオードでめり、
隣接するフォトダイオード１０ａと１２ａ、１０ｂと’
１２ｂ、−−−１Ｑｎと１２ｎのそれぞれを・１組とし
各組のフォトダイオードの受光出力をコンパレータ１４
ａ、１４ｂ、　　・・・１４ｎのそれぞれに入力する。

コンパレータ１４ａ〜１４ｎはコンパレータ１４ａを例
に取ると、受光部として設けた一対のフォトダイオード
１０ａと１２ａの受光信号Ｖ１゜■２を比較し、例えば
フォトダイオード１０ａの受光出力ｖ１がフォトダイオ
ード１２ａの受光出力Ｖ２より大きいときトルベル出力
を生じ、逆にフォトダイオード１０ａの受光出力Ｖ１か
フォトダイオードＶ２の受光出力より小さいときトルベ
ル出力を生ずるように設定している。

即ち、一対のフォトダイオードで成る受光部と各フォト
ダイオードの受光出力を比較して比較出力を生ずるコン
パレークとによって受光した光信号を２１直化光信号に
変換する受光比較部６：構成しており、図示のように一
対のフォトダイオードで成る受光部をライン状に配置す
ると共に、一対のダイオードの受光出力を２値化するコ
ンパレータ１４ａ〜１４ｎをライン状に配置している。

コンパレータ１４ａ〜１４ｎの出力はシフトレジスタ１
６に与えられており、シフトレジスタ１６の出力端子２
０より時系列的にコンパレータ１４ａ〜１４ｎからの２
値化された光信号を外部に読出すようにしている。

１８はコンパレータ１４ａ〜１４ｎの比較動作を行わせ
るための駆動パルス、φ１．φ２．φ３を発生する駆動
パルス発生回路であり、駆動パルス発生回路１８からの
駆動パルスはコンパレータ１４ａ〜１４ｒｌに対し並列
的に供給されており、駆動パルスφ１〜φ３の出力によ
りシフｌ−レジスタ１６に対しコンパレータ１４ａより
２値化された光信号を出力するようにしている。

次に第１図の実施例の動作を説明すると、例えば第１図
に於けるコンパレータ１４ａ〜１４ｎの数がｎ−１６個
であり、第５図に示したような光信号が各コンパレータ
１４ａ〜１４ｎに対し２つづつ対をもって設けたフォト
ダイオード１０ａと１２ａ、１０ｂと１２ｂ、−−−１
Ｏｎと１２ｎのそれぞれに入射したとする。このフォト
ダイオード群１０ａ、１２ａ　〜１０ｎ、１２ｎに対す
る光信号の入射で各フォトダイオードは光量に応じた光
信号をコンパレータに出力し、例えばコンパレータ１４
ａを例に取ると、フォトダイオード１０ａと１２８の受
光位置が異なることがら、フォトダイオード１０ａの受
光出力Ｖ１よりフォトダイオード１２ａの受光出力ｖ２
が大きくなり、この結果、コンパレータ１４ａはトルベ
ル出力を生ずる。他のコンパレータ１４ｂ〜１４ｎにつ
いても一対のフォトダイオード１０ｂと１２ｂ〜１０ｎ
と１２ｎの各受光出力の大小に応じた比校出ツクを生ず
ることとなり、第５図の光信号について光信号のピーク
レベルを受ける位置に８受けているコンバレー、りの出
力がそれまでのコンパレータのトルベル出力からトルベ
ル出力に切換わり、この最初にトルベル出力を生じたコ
ンパレータの位置が受光信号のピーク位置となる。

このようなコンパレータ１４ａ〜１４ｎから２値化され
た光信号が得られている状態でシフトレジスタ１６に転
送りロックを供給して２値化された光信号を時系列的に
出力端子２０に続出し、出力端子２０にコンパレータ１
４ａ側からの光信号が順次時系列的に得られるとすると
、出力端子２０の信号レベルがトルベルからトルベルに
反転したことを検出して光信号のピーク位置を検出する
ようになる。

第２図は第１図の実施例に於ける一対のフォトダイオー
ドとコンパレータで成る受光比較部の具体的回路構成を
示した回路図である。

第２図に於いて、〜１１．〜’Ｉ　２　、　Ｍ　３　、
　Ｍ　４及びＭ５はＮ　Ｍ　ＯＳ　トランジスタであり
、又、Ｍ６゜〜１７はＰＭＯＳトランジスタで必る。又
ＰＤ１及びＰＤ２は受光画素となる一対のフォトダイオ
ードで必り、端子１１．１２がコンパレータの出クツと
なり、いづれか一方の出力をシフトレジスタ１６に接続
する。又φ１．め２．Φ３は第１図の駆動パルス発生回
路１８から与えられる駆動パルスとなり、Ｖｄｄは電源
電圧を示す。

この第２図に示す受光比較部に対する駆動パルス発生回
路１８（第１図参照）からの駆動パルスφ１．φ２．φ
３は、第３図のタイミングチャートに示すようになり、
この駆動パルスφ１〜Φ３を受けてフォトダイオードＰ
Ｄ１、ＰＤ２及び端子１１．１２の電圧は第３図のタイ
ミングチャートに示す電圧変化を生ずる。

そこで第３図のタイミングチャートを参照して第２図の
実施例の動作を説明すると次のようになる。

まず時刻ｔｏ以前に必っては、駆動パルスφ１及びφ２
がトルベル、φ３がトルベルとなっているため、ＭＯＳ
トランジスタＭ３．Ｍ４．　Ｎ１６及びＭ７でフリップ
フロップを！構成した４人前となり、ＭＯＳトランジス
タＭ３と〜１６によるインバータと、ＭＯＳトランジス
タＭ　１１とＮ・１７によるインバータのうらのいづれ
か一方がオンし、油力がオフしている。ここでＸ＋ＯＳ
＋−ランジスタ〜１３と〜１６によるインバータがオン
し、その結果、端子１１が電源電圧Ｖｄｄ、螺；子１２
がＯＶにあるものとする。

時刻ｔｏに至ると駆動パルスφ２が１ルベルに立上り、
駆動パルスφ３がトルベルに立下る。このため駆動パル
スφ３のトルベル・＼の立下りでＭＯＳトランジスタＭ
５がオフしてＭｅ、１１【Ｏ以前で構成されていたフリ
ップフロップのは能が失われ、一方、駆動パルスφ２の
トルベルへの立上りでＭＯＳトランジスタＭ１及びＭ２
がオンし、フォトダイオードＰＤ１とＰＯ２のそれぞれ
は電源電圧Ｖｄｄに充電される。

次の時刻ｔ１では駆動パルスφ２がトルベルに立下るこ
とでＭｅ３　トランジスタＭ１及びＮ１２がオフし、フ
ォトダイオードＰＤ１及びＰＯ２は入射光によって発生
した電子と正孔対によって放電を開始し、フォトダイオ
ードＰＤＩ及びＰＯ２のアノード側の電圧が下がり始め
る。このとぎフォトダイオードＰＤ１に対する入射光ω
がフォトダイオードＰＤ２に対する入射光こより大きか
ったとすると、第３図のタイミングヂャートに示すよう
に、フォトダイオードＰＤ１の電圧降下が速く、これに
対しフ第１・ダイオードＰＤ２の電圧降下が緩かどなる
電圧変化を生ずる。

続いて時刻ｔ２に至ると駆動パルスφ１及びφ２がトル
ベルに立上がり、駆動パルスφ１の１」レベルへの立上
がりでＭＯＳトランジスタＭ６．Ｍ７がオフし、駆動パ
ルスφ１のトルベルへの立上がりでＭＯＳトランジスタ
Ｍ１．Ｍ２がオンする。

このため端子１１．１２はＭＯＳトランジスタ＼１１及
びＭ２のオンによりフォトダイオードＰＤ１、及びＰＯ
２と同じ電位になる。

次の時刻し３に至ると駆動パルスφ２がトルベルに立下
り、Ｎ１ｏＳトランジスタＭ１とＭ２がオフし、このた
め時刻ｔ３からｔ４に至るまでは端子１１と１２の電位
は時刻で３に於けるフォトダイオードＰＤＩ及びＰＯ２
の各電位に保たれる。

ここでフォトダイオードＰＤ１の入射光ｍの方がフォト
ダイオードＰＤ２の入射光Ｍより強いことから、時刻１
１〜ｔ３に於いてフォトダイオードＰＤＩの方の放電が
速く進み、その結果、時刻ｔ３に於いては端子１１が端
子１２に対しより低い電位となっている。

続いて時刻↑４で駆動パルスφ１がトルベルに立下がり
、駆動パルスφ３がトルベルに立上がると、時刻ｔｏ以
前と同様に〜１０ＳトランジスタＭ３、Ｍ４．Ｍｅ及び
Ｍ７によってフリップフロップか構成され、端子１１の
方が÷二１：子１２に対し低い電位にあることから端子
１２に対し端子１１の方がわずかでも電位が低いと＼・
１０ＳトランジスタＭ　３とＭｅによるインバータがオ
ンし、〜１０Ｓト。

ランジスタ＼１４とＮ′１７によるインバータがオフす
るようになる。

従って、端子１１は零Ｖ１端子１２１ま電）す：１電即
Ｖｄｄとなり、この端子１１．１２の電圧状態が時勿ｊ
１６まて続く。即ち、時刻し４〜１６の間に一対のフォ
トダイオードＰＤ１とＰＯ２の光信号の比較による２（
め化された光（言８の出力状ｒジ：とな伝 そこでＤＭ　Ａ’ｌ　’ｔ　’ｔ〜ｔ６の間に各コンパ
レータの２１泊イヒソＬ諷弓出〕つをシフ１へレジスタ
１Ｇを用いて時系列的に出力することになる。

第４図は第１図の実施例に示したシフトレジスタ１６の
一例を示した回路図であり、シフトレジスタのシフト段
の１つを取り出して示している。

この第４図に示すシフトレジスタの転送段となる接点６
１に１つのコンパレータからの出力、例えば第２図に示
した受光比較部の端子１１からの出力を＼１０Ｓトラン
ジスタＭ　８、Ｍｅで成るパスゲートを介して接続して
おり、パスゲートに対するクロックφｔをトルベル、Φ
ｔをトルベルとすることでＭＯＳトランジスタＭ８、Ｍ
ｅで成るパスグー１へをオンしてシフトレジスタの転送
段の入力となる接点６１の電位を第２図に示した受光比
較部の端子１１の電位と同じＯＶとする。次にクロック
φｔをトルベル、Φｔをトルベルにするとχ・１０Ｓト
ランジスタＭ　８、Ｍｅによるパスゲートかオフし、転
送りロックφによって接点６１に与えられた受光比較部
からの電位は１ｌｊｊ次右方向に転３３され、シフトレ
ジスタの出力端子に出力されろようになる。

勿論、シフトレジスタ１６としては第４図の回路に限定
されず、同等のシフト動作を行う回路であれば適宜の回
路を用いることができる。

そして本発明にあっては、第２図に示した回路４：Ａ成
を持つフォトダイオード群とコンパレータ群及び第４図
に示した回路構成を持つシフトレジスタを１つのＩＣチ
ップ上に形成するようになる。

尚、ＩＣ化に際してはフォトダイオード群、コンパレー
タ群及びシフトレジスタについては同一１Ｃチツプ上と
する必要があるが、シフｌ−レジスタ駆動パルスの発生
回路については必ずしも同一チップ上としなくてもよい
。

また、本発明に市っでは従来の様に隣接する画ｋＳ　Ｆ
ＦＪの光強度の差を求めるのでなく、２画素を一対とし
、これら一対の光強度の差を求めるのでサンプリング点
が半分となり、ピーク検出の精度が低下するが、フォト
ダイオードのライン方向の密度を２倍にすれば従来と同
様の精度でピーク検出する事が出来る。また、この様に
フォトダイオードを２倍の密度にしても素子を製造する
プロセスは間離にはならない。なぜなら、Ｍ　ＯＳ型ラ
インセンサーに於いては、フォトダイオードよりもシフ
トレジスタの方で画素密度が決まるからである。

つまり本発明では、シフトレジスタの段数はフォトダイ
オードの数の半分であるので、シフトレジスタは、たと
えフォトダイオードの密度を２倍にしても従来と同一の
密度でよいからである。

（発明の効果） 以上説明してぎたように本発明によれば、従来のＡ／Ｄ
変換器、メモリ、コンパレータ等を用いた周辺回路を必
要とすることなく、一対のフォトダイオードとコンパレ
ータでなる受光比較部から２値化された光信号が得られ
、シフトレジスタで時系列的に読出したときの時系列信
号のレベル変化から光信号のピーク位置を検出すること
ができ、複雑な周辺回路を必要としない分だけ回路）構
成が簡略化でき、１つのＩＣチップ上に容易に集積化す
ることができる。

又シフトレジスタは受光比較部で２値化された光信号を
転送するようになるため、転送の際のスイッチングノイ
ズに対するＳ／Ｎ比を充分にとることができ、ノイズに
強いという利点を＠する。

【図面の簡単な説明】

第１図は本発明の一実施例を示したブロック図、第２図
は第１図の受光比較部の１つを取出して具体的な一実施
例を示した回路図、第３図は第２図の動作を示したタイ
ミングチト一ト、第４図は第１図のシフトレジスタの一
例を示した回路図、第５図は従来のラインセンサの時系
列信目出ツクの一例を示したタイムグーヤー１へ、第６
図は従来例を示したブロック図である。 １０ａ　〜１０ｒ＋　、　１２ａ　〜１２ｎ　：フッ１
　ｔ−タイオード１１．１２：端子 １４ａ〜１４ｎ　：コンパレータ ］６：シフトレジスタ ］８：駆動パルス発生回路 ２０：圧力端子 ６１：接点

Claims (1)

【特許請求の範囲】
1. 一対のフォトダイオードの各受光出力を所定タイミング
   の駆動パルスを受けたときに比較して２値化光信号を出
   力するコンパレータを備えた受光比較部をライン状に複
   数配列し、該ライン状に配列された複数の受光比較部の
   出力を時系列的に外部に読出すシフトレジスタ及び前記
   コンパレータの駆動パルスを発生する回路を設けたこと
   を特徴とするラインセンサのピーク位置検出装置。