JPS6366157B2 - - Google Patents
Info
- Publication number
- JPS6366157B2 JPS6366157B2 JP7158682A JP7158682A JPS6366157B2 JP S6366157 B2 JPS6366157 B2 JP S6366157B2 JP 7158682 A JP7158682 A JP 7158682A JP 7158682 A JP7158682 A JP 7158682A JP S6366157 B2 JPS6366157 B2 JP S6366157B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- point
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000007493 shaping process Methods 0.000 claims description 3
- 230000004069 differentiation Effects 0.000 claims 1
- 238000000465 moulding Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000670 limiting effect Effects 0.000 description 5
- 230000005284 excitation Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
励磁巻線に直流電源から適当な時間幅の繰返し
電圧を印加し、該巻線に流れる電流を急激に遮断
することにより該巻線と同じ鉄心上に巻かれた出
力巻線に誘起する跳返り電圧を利用する他励式ス
イツチツグ型直流変換装置において、その動作を
安定にするため上記出力巻線又はそれと同じ波形
電圧を誘起する検出巻線に現れる跳返り電圧波形
のゼロクロス点を検出し、その信号により主スイ
ツチの閉時刻を確定し、振動波形とスイツチ動作
の同期を取る方式が従来用いられている。
電圧を印加し、該巻線に流れる電流を急激に遮断
することにより該巻線と同じ鉄心上に巻かれた出
力巻線に誘起する跳返り電圧を利用する他励式ス
イツチツグ型直流変換装置において、その動作を
安定にするため上記出力巻線又はそれと同じ波形
電圧を誘起する検出巻線に現れる跳返り電圧波形
のゼロクロス点を検出し、その信号により主スイ
ツチの閉時刻を確定し、振動波形とスイツチ動作
の同期を取る方式が従来用いられている。
本発明はこの種方式の装置に必要なスイツチ駆
動用信号発生回路に関するものであり、その目的
は市販のタイマー用ICなどを使用して極めて容
易に回路組立を可能にすると共に、負荷短絡時の
過大電流を別個の電流制限回路を設けることなし
に自動的に規定値以下の十分小さい値に制限する
ことにある。
動用信号発生回路に関するものであり、その目的
は市販のタイマー用ICなどを使用して極めて容
易に回路組立を可能にすると共に、負荷短絡時の
過大電流を別個の電流制限回路を設けることなし
に自動的に規定値以下の十分小さい値に制限する
ことにある。
図面について具体的に説明するに、第１図にお
いて１点鎖線Ａ−A′から左の部分が本発明を実
施した駆動信号発生回路の１例に該当する。該鎖
線の右側上にある出力変圧器１は１次励磁巻線１
１、２次出力巻線１２及び電圧波形検出巻線１３
を有し、１次巻線１１は主スイツチ素子１４と直
列になつて主直流電源V1に接続される。２次巻
線１２は整流ダイオードD3と平滑コンデンサC4
の直列回路に接続され、C4と並列に負荷抵抗Rlと
出力制御信号電圧発生回路２の電流巻線２ａとの
直列回路が接続される。回路２は出力電流即ちRl
の電流とその規定値との差を検出し、出力値が規
定値より小さいほど大になる正の制御信号電圧
Vcを発生するものである。なお巻線１１〜１３
の各誘起電圧相互間の極性関係は（●）印で示さ
れる。
いて１点鎖線Ａ−A′から左の部分が本発明を実
施した駆動信号発生回路の１例に該当する。該鎖
線の右側上にある出力変圧器１は１次励磁巻線１
１、２次出力巻線１２及び電圧波形検出巻線１３
を有し、１次巻線１１は主スイツチ素子１４と直
列になつて主直流電源V1に接続される。２次巻
線１２は整流ダイオードD3と平滑コンデンサC4
の直列回路に接続され、C4と並列に負荷抵抗Rlと
出力制御信号電圧発生回路２の電流巻線２ａとの
直列回路が接続される。回路２は出力電流即ちRl
の電流とその規定値との差を検出し、出力値が規
定値より小さいほど大になる正の制御信号電圧
Vcを発生するものである。なお巻線１１〜１３
の各誘起電圧相互間の極性関係は（●）印で示さ
れる。
タイミング回路３は制御用直流電源V2の端子
間に接続される直列充電抵抗R1とコンデンサC1
及びこれと並列の放電用スイツチ素子１７を具備
し、その充放電の時定数が本装置のスイツチ開閉
の時間を設定する基準となるものである。
間に接続される直列充電抵抗R1とコンデンサC1
及びこれと並列の放電用スイツチ素子１７を具備
し、その充放電の時定数が本装置のスイツチ開閉
の時間を設定する基準となるものである。
上記検出巻線１３に接続される同期パルス成形
回路１５は高抵抗R4と整流ダイオードD2の直列
回路及びR4とD2の接合点ｂから分岐してD2と並
列に接続されるコンデンサC3と低抵抗R3の直列
回路から成り、C3とR3の接合点ｃは回路１５の
出力点となる。C3−R3回路は微分回路を構成し、
従つて入力点ａにおける交番電圧はD2により整
流されて後微分されて点ｃに出力パルスとして現
われる。
回路１５は高抵抗R4と整流ダイオードD2の直列
回路及びR4とD2の接合点ｂから分岐してD2と並
列に接続されるコンデンサC3と低抵抗R3の直列
回路から成り、C3とR3の接合点ｃは回路１５の
出力点となる。C3−R3回路は微分回路を構成し、
従つて入力点ａにおける交番電圧はD2により整
流されて後微分されて点ｃに出力パルスとして現
われる。
上記コンデンサC1の正側端子点Ｐから分岐す
るコンデンサ充放電回路１６はC1と並列に接続
される整流ダイオードD1と高抵抗R2の直列回路
及びD1とR2の接合点ｄと前記出力点ｃとの間に
接続されるコンデンサC2から成り、点ｄは回路
１６の出力点となる。回路D1−C2はこれに前記
の低抵抗R3も直列に入れて、C1の充電期間中そ
の充電に速動的に追従してC2が充電される速動
充電回路を構成し、回路R2−C2はR3も入れて、
C1が瞬時に放電したとき高抵抗R2の故にC2が緩
慢に放電する遅延放電回路を構成する。
るコンデンサ充放電回路１６はC1と並列に接続
される整流ダイオードD1と高抵抗R2の直列回路
及びD1とR2の接合点ｄと前記出力点ｃとの間に
接続されるコンデンサC2から成り、点ｄは回路
１６の出力点となる。回路D1−C2はこれに前記
の低抵抗R3も直列に入れて、C1の充電期間中そ
の充電に速動的に追従してC2が充電される速動
充電回路を構成し、回路R2−C2はR3も入れて、
C1が瞬時に放電したとき高抵抗R2の故にC2が緩
慢に放電する遅延放電回路を構成する。
総合回路４はタイミング回路３の出力点Ｐ及び
回路１６の出力点ｄからの各出力電圧を受けて、
他方前記出力制御信号電圧発生回路２からの制御
電圧Vcに応じてスイツチ素子１４の開閉のため
の駆動信号を発生する回路である。この回路は通
常はIC化されているが、図面はその機能を等価
的なブロツク図として表わしたものである。第１
電圧比較回路５は（−）及び（＋）各入力として
点Ｐからの電圧Vp及び上記制御電圧Vcを夫々与
えられ、その出力は微分回路８を経てフリツプフ
ロツプ回路７のリセツト入力Ｒへ与えられる。第
２の電圧比較回路６は（−）及び（＋）各入力と
して制御電圧Vcを電圧分割回路R5−R6で適当な
比率に分圧した電圧Vl及び点ｄからの電圧Vdを
与えられ、その出力は上記回路７のセツト入力Ｓ
へ与えられる。回路７のセツト出力Ｑはスイツチ
素子１４の制御点へ与えられ、他方リセツト出力
ＱはC1の短絡用スイツチ素子１７の制御点へ与
えられる。
回路１６の出力点ｄからの各出力電圧を受けて、
他方前記出力制御信号電圧発生回路２からの制御
電圧Vcに応じてスイツチ素子１４の開閉のため
の駆動信号を発生する回路である。この回路は通
常はIC化されているが、図面はその機能を等価
的なブロツク図として表わしたものである。第１
電圧比較回路５は（−）及び（＋）各入力として
点Ｐからの電圧Vp及び上記制御電圧Vcを夫々与
えられ、その出力は微分回路８を経てフリツプフ
ロツプ回路７のリセツト入力Ｒへ与えられる。第
２の電圧比較回路６は（−）及び（＋）各入力と
して制御電圧Vcを電圧分割回路R5−R6で適当な
比率に分圧した電圧Vl及び点ｄからの電圧Vdを
与えられ、その出力は上記回路７のセツト入力Ｓ
へ与えられる。回路７のセツト出力Ｑはスイツチ
素子１４の制御点へ与えられ、他方リセツト出力
ＱはC1の短絡用スイツチ素子１７の制御点へ与
えられる。
第１図に示す装置の作動について説明する。巻
線１３に誘起する点ａの電圧は第２図の曲線ａに
示すような波形で、時刻t1からt2の間はスイツチ
１４の開期間で正極性の大きな跳返り電圧が現れ
る。t2からt3の間はスイツチ１４の閉期間で負極
性の略一定振幅の波形となる。第１図の点ｂにお
ける電圧波形は抵抗R4とダイオードD2のため第
２図の曲線ｂに示すように同図曲線ａの正部分が
振幅制限された破線のような波形となる。この波
形を回路C3−R3で微分すると第２図の曲線ｃで
示すように波形ｂのゼロクロス点で発生するパル
ス波形が第１図の出力点ｃに生ずる。この中で負
極性のみが同期パルスとして用いられる。
線１３に誘起する点ａの電圧は第２図の曲線ａに
示すような波形で、時刻t1からt2の間はスイツチ
１４の開期間で正極性の大きな跳返り電圧が現れ
る。t2からt3の間はスイツチ１４の閉期間で負極
性の略一定振幅の波形となる。第１図の点ｂにお
ける電圧波形は抵抗R4とダイオードD2のため第
２図の曲線ｂに示すように同図曲線ａの正部分が
振幅制限された破線のような波形となる。この波
形を回路C3−R3で微分すると第２図の曲線ｃで
示すように波形ｂのゼロクロス点で発生するパル
ス波形が第１図の出力点ｃに生ずる。この中で負
極性のみが同期パルスとして用いられる。
総合回路４内において、フリツプフロツプ回路
７がリセツト状態にあるときはそのＱ出力は０、
Ｑ出力は１（正の出力）であるから、スイツチ１
４は開、スイツチ１７は閉状態であり、従つてコ
ンデンサC1の電圧は殆んどゼロである。そこで
今回路７が入力Ｓの附勢によりセツトされたとす
れば、Ｑ出力は１、出力は０となるので、スイ
ツチ１４は閉じて巻線１１に励磁電流が流れ始
め、同時にスイツチ１７は開いてコンデンサC1
は電源V2から抵抗R1を経て流れる電流によつて
充電され、C1の端子電圧Vpは第４図に示すよう
に上昇を始める。このとき第１図において点ｄの
電圧VdもVpに従つて第４図破線のように上昇す
る。
７がリセツト状態にあるときはそのＱ出力は０、
Ｑ出力は１（正の出力）であるから、スイツチ１
４は開、スイツチ１７は閉状態であり、従つてコ
ンデンサC1の電圧は殆んどゼロである。そこで
今回路７が入力Ｓの附勢によりセツトされたとす
れば、Ｑ出力は１、出力は０となるので、スイ
ツチ１４は閉じて巻線１１に励磁電流が流れ始
め、同時にスイツチ１７は開いてコンデンサC1
は電源V2から抵抗R1を経て流れる電流によつて
充電され、C1の端子電圧Vpは第４図に示すよう
に上昇を始める。このとき第１図において点ｄの
電圧VdもVpに従つて第４図破線のように上昇す
る。
電圧比較回路５の両入力についてVp＜Vcの間
はその出力は正の一定値であるが、VpがVcに等
しくなつた瞬間に該出力は負の値に急変する。こ
の出力は回路８で微分されてフリツプフロツプ回
路７のＲ入力に与えられ、この回路をリセツトす
る。よつてスイツチ１４は開き、スイツチ１７は
閉じる。従つてC1の電荷は急速に放電し、Vpは
第４図に示すように急にゼロに近い値に低下す
る。しかしC2に充電された電荷はD1が逆バイア
ス状態にあるためすぐには放電しないでVdは
R2C2の時定数で（R3≪R2）第４図破線のように
ゆつくり降下する。
はその出力は正の一定値であるが、VpがVcに等
しくなつた瞬間に該出力は負の値に急変する。こ
の出力は回路８で微分されてフリツプフロツプ回
路７のＲ入力に与えられ、この回路をリセツトす
る。よつてスイツチ１４は開き、スイツチ１７は
閉じる。従つてC1の電荷は急速に放電し、Vpは
第４図に示すように急にゼロに近い値に低下す
る。しかしC2に充電された電荷はD1が逆バイア
ス状態にあるためすぐには放電しないでVdは
R2C2の時定数で（R3≪R2）第４図破線のように
ゆつくり降下する。
若し回路１５からの同期パルスがC2を介して
点ｄに加えられなければ、Vdは比較回路６の
（−）入力電圧Vlに等しくなるまで降下を続ける。
VdがVlに等しくなると、比較回路６の出力は正
から負に急変して微分回路９を経て回路７のＳ入
力に与えられるので回路７をセツトし、すべては
最初の状態に戻り、再び上記の動作を反復するこ
とになる。しかし正常の動作状態では第４図の時
刻t1でスイツチ１４が開くと巻線１３には第２図
示のような跳返り電圧が発生し、そのゼロクロス
点において同図の曲線ｃのような振幅の比較的大
きな同期パルスが現れ、これはコンデンサC2を
経て点ｄに伝えられ、電圧Vdは第５図に示すよ
うに時刻t2で一時Vl以下になるため、比較回路６
が作動してフリツプフロツプ回路７がセツトさ
れ、この時点で最初の状態に戻る。t0とt1の間が
スイツチ１４の閉期間Toであり、t1とt2の間が開
期間Tfである。制御電圧Vcの大きさが変わると
Toは変化するが、Tfは常に跳返り電圧波形幅に
一致しており、系の動作が安定に行われる。
点ｄに加えられなければ、Vdは比較回路６の
（−）入力電圧Vlに等しくなるまで降下を続ける。
VdがVlに等しくなると、比較回路６の出力は正
から負に急変して微分回路９を経て回路７のＳ入
力に与えられるので回路７をセツトし、すべては
最初の状態に戻り、再び上記の動作を反復するこ
とになる。しかし正常の動作状態では第４図の時
刻t1でスイツチ１４が開くと巻線１３には第２図
示のような跳返り電圧が発生し、そのゼロクロス
点において同図の曲線ｃのような振幅の比較的大
きな同期パルスが現れ、これはコンデンサC2を
経て点ｄに伝えられ、電圧Vdは第５図に示すよ
うに時刻t2で一時Vl以下になるため、比較回路６
が作動してフリツプフロツプ回路７がセツトさ
れ、この時点で最初の状態に戻る。t0とt1の間が
スイツチ１４の閉期間Toであり、t1とt2の間が開
期間Tfである。制御電圧Vcの大きさが変わると
Toは変化するが、Tfは常に跳返り電圧波形幅に
一致しており、系の動作が安定に行われる。
本装置の特徴は負荷短絡時の電流が自動的に安
全な小さい値に制限され、短絡が解けると直ちに
正常動作に戻ることである。次にその理由を説明
する。負荷短絡又はそれに近い状態になると、出
力電流は正常値より遥かに大になるので、回路２
の出力Vcは殆んどゼロとなり、スイツチ１４の
閉時間を最小にし、出力電圧従つて短絡電流を減
小するように動作する。しかし通常回路４が正常
動作をするVcの最小値には限界があり、そのた
めスイツチ１４の閉時間幅をゼロにまで近づける
ことはできない。そのため上述の正常な電流制御
機能のみでは短絡電流を充分小さくすることが困
難になる。本装置の回路では負荷短絡又はそれに
近い状態ではC4の端子電圧は正常値より遥かに
小になるので、巻線１２に現れる跳返り電圧の振
幅もC4の電圧で小振幅に抑制される。従つて巻
線１３の電圧も第３図の曲線ａに示すように小に
なる。そのためゼロクロス点付近での波形の傾斜
は図示のように非常に緩かになる。従つてこの波
形を微分した第１図の点ｃにおける電圧波形も第
３図の曲線ｃのように負の振幅が小になる。その
ため跳返り電圧の最初のゼロクロス点t2ではVdは
Vlより相当大であるから、点ｃにパルスが加わつ
ても比較回路６は作動しない。跳返り電圧は減衰
振動波形となるので、その後に発生するパルスは
更に小振幅になる。従つてVdがVl近くの値に低
下するまで比較回路６は作動せず、スイツチ１４
の開期間は正常動作の場合より非常に長くなる。
回路６の入力抵抗が高ければ抵抗R2の値も大き
くできるため、Vdの減衰の時定数C2R2を大に選
ぶことが可能であり、Vdの減衰曲線の傾斜を緩
やかにして上記の開期間を充分大にし、毎秒当り
のスイツチの開閉回数を小にして出力短絡電流を
充分小さい値に自動的に制限することができる。
なお短絡が解除されると自動的に正常動作に復帰
することは明かである。
全な小さい値に制限され、短絡が解けると直ちに
正常動作に戻ることである。次にその理由を説明
する。負荷短絡又はそれに近い状態になると、出
力電流は正常値より遥かに大になるので、回路２
の出力Vcは殆んどゼロとなり、スイツチ１４の
閉時間を最小にし、出力電圧従つて短絡電流を減
小するように動作する。しかし通常回路４が正常
動作をするVcの最小値には限界があり、そのた
めスイツチ１４の閉時間幅をゼロにまで近づける
ことはできない。そのため上述の正常な電流制御
機能のみでは短絡電流を充分小さくすることが困
難になる。本装置の回路では負荷短絡又はそれに
近い状態ではC4の端子電圧は正常値より遥かに
小になるので、巻線１２に現れる跳返り電圧の振
幅もC4の電圧で小振幅に抑制される。従つて巻
線１３の電圧も第３図の曲線ａに示すように小に
なる。そのためゼロクロス点付近での波形の傾斜
は図示のように非常に緩かになる。従つてこの波
形を微分した第１図の点ｃにおける電圧波形も第
３図の曲線ｃのように負の振幅が小になる。その
ため跳返り電圧の最初のゼロクロス点t2ではVdは
Vlより相当大であるから、点ｃにパルスが加わつ
ても比較回路６は作動しない。跳返り電圧は減衰
振動波形となるので、その後に発生するパルスは
更に小振幅になる。従つてVdがVl近くの値に低
下するまで比較回路６は作動せず、スイツチ１４
の開期間は正常動作の場合より非常に長くなる。
回路６の入力抵抗が高ければ抵抗R2の値も大き
くできるため、Vdの減衰の時定数C2R2を大に選
ぶことが可能であり、Vdの減衰曲線の傾斜を緩
やかにして上記の開期間を充分大にし、毎秒当り
のスイツチの開閉回数を小にして出力短絡電流を
充分小さい値に自動的に制限することができる。
なお短絡が解除されると自動的に正常動作に復帰
することは明かである。
以上は制御信号電圧Vcが負荷電流に応動して
自動的に変化する場合について述べたが、変型と
して電圧Vcが出力検出回路２とは関係なく独立
に外部から与えられる場合にも本装置の短絡電流
制限の機能に支障のないことは明かである。
自動的に変化する場合について述べたが、変型と
して電圧Vcが出力検出回路２とは関係なく独立
に外部から与えられる場合にも本装置の短絡電流
制限の機能に支障のないことは明かである。
次に本装置による短絡電流制限効果の１例を述
べる。出力定格電流0.5ｍＡ、電圧約5000Vのこ
の種電源装置において、本発明によらない場合即
ち短絡が生じてもスイツチ１４の開期間が殆んど
変化せず、閉期間のみ最小値となるように制御さ
れ、他に特別な電流制限の手段が講ぜられていな
い場合には短絡電流を数ｍＡ以下に制限すること
は困難である。然るに本発明による同定格の装置
では短絡電流を１ｍＡ以下に制限できた。
べる。出力定格電流0.5ｍＡ、電圧約5000Vのこ
の種電源装置において、本発明によらない場合即
ち短絡が生じてもスイツチ１４の開期間が殆んど
変化せず、閉期間のみ最小値となるように制御さ
れ、他に特別な電流制限の手段が講ぜられていな
い場合には短絡電流を数ｍＡ以下に制限すること
は困難である。然るに本発明による同定格の装置
では短絡電流を１ｍＡ以下に制限できた。
以上の説明から明かなように本発明の駆動回路
は市販のICその他の部品を用いて容易にしかも
安価に製作することができ、変換装置の動作を安
定にし、更に負荷短絡時における電流を別個の電
流制限回路を設けずに十分小さな値に自動的に制
限し、また短絡解除のときには自動的に正常動作
に復帰する特徴を持つている。
は市販のICその他の部品を用いて容易にしかも
安価に製作することができ、変換装置の動作を安
定にし、更に負荷短絡時における電流を別個の電
流制限回路を設けずに十分小さな値に自動的に制
限し、また短絡解除のときには自動的に正常動作
に復帰する特徴を持つている。
第１図は本発明による電気回路図、第２図は正
常動作時の各点の電圧波形図、第３図は負荷短絡
時の同様な波形図、第４図は同期パルス入力のな
い場合の各点の電圧波形図、第５図は該入力のあ
る場合の同様な電圧波形図である。 １：出力変圧器、１３：電圧波形検出巻線、
２：出力制御信号電圧発生回路、３：タイミング
回路、５，６：電圧比較回路、７：フリツプフロ
ツプ回路、１４，１７：スイツチ素子、１５：同
期パルス成形回路、１６：コンデンサ充放電回
路。
常動作時の各点の電圧波形図、第３図は負荷短絡
時の同様な波形図、第４図は同期パルス入力のな
い場合の各点の電圧波形図、第５図は該入力のあ
る場合の同様な電圧波形図である。 １：出力変圧器、１３：電圧波形検出巻線、
２：出力制御信号電圧発生回路、３：タイミング
回路、５，６：電圧比較回路、７：フリツプフロ
ツプ回路、１４，１７：スイツチ素子、１５：同
期パルス成形回路、１６：コンデンサ充放電回
路。
Claims (1)
- 【特許請求の範囲】 １ 直流電源端子間に充電抵抗と直列にコンデン
サと放電用スイツチ素子との並列回路を接続した
タイミング回路、 出力変圧器の電圧波形検出巻線に誘起する跳返
り電圧波を成形微分してそのゼロクロス点でパル
スを発生するように構成した同期パルス成形回
路、 上記タイミング回路のコンデンサと並列に整流
ダイオードと抵抗との直列回路を接続してこれら
両者の接合点と上記同期パルス成形回路の出力点
との間にコンデンサを接続し該接合点を出力点と
するコンデンサ充放電回路、 上記タイミング回路の出力電圧と出力制御信号
電圧を両入力とする第１電圧比較回路、 上記出力制御信号電圧を適当に分圧した電圧と
上記コンデンサ充放電回路の出力電圧を両入力と
する第２電圧比較回路、並びに 上記第１及び第２電圧比較回路の各出力を受け
て交互に作動するフリツプフロツプ回路を具備
し、 該フリツプフロツプ回路のセツト及びリセツト
各出力を夫々出力変圧器の１次巻線と直列のスイ
ツチ素子及び上記タイミング回路の放電用スイツ
チ素子の各制御点へ接続して成るスイツチング型
直流変換装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7158682A JPS58190277A (ja) | 1982-04-30 | 1982-04-30 | スイツチング型直流変換装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7158682A JPS58190277A (ja) | 1982-04-30 | 1982-04-30 | スイツチング型直流変換装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58190277A JPS58190277A (ja) | 1983-11-07 |
| JPS6366157B2 true JPS6366157B2 (ja) | 1988-12-19 |
Family
ID=13464930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7158682A Granted JPS58190277A (ja) | 1982-04-30 | 1982-04-30 | スイツチング型直流変換装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58190277A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149656A (ja) * | 1984-08-15 | 1986-03-11 | Canon Inc | 電源装置 |
| JPS6149657A (ja) * | 1984-08-15 | 1986-03-11 | Canon Inc | 電源装置 |
-
1982
- 1982-04-30 JP JP7158682A patent/JPS58190277A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58190277A (ja) | 1983-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748532A (en) | Transformer coupled power switching circuit | |
| JPS5820226B2 (ja) | 静止電力変換装置 | |
| KR910010810A (ko) | 전력 변환 회로 | |
| US5034873A (en) | Circuit configuration for a fixed-frequency blocking oscillator converter switching power supply | |
| JPS58133037A (ja) | 電力スイツチ回路 | |
| US4495555A (en) | Energy converter | |
| US4016391A (en) | Induction heating apparatus with means for improving the dv/dt capability of a silicon-controlled rectifier used therein | |
| US4159515A (en) | Inverter control system | |
| JPS5822943B2 (ja) | テンリユウセイギヨソウチ | |
| US4161773A (en) | Push-pull inverter including starter circuit | |
| US3848176A (en) | Control circuit for an inverter with a variable output voltage and frequency | |
| JPS6366157B2 (ja) | ||
| US4612611A (en) | Starting circuit for a parallel resonant circuit inverter | |
| US4058738A (en) | Method and circuit arrangement for starting up a converter having forced commutation with the correct phase | |
| JPH0432634B2 (ja) | ||
| US3515969A (en) | Trigger circuit for inverter | |
| JPH10117478A (ja) | コンデンサ充電装置 | |
| US3502957A (en) | Anti-shorting circuit for load-guided inverters | |
| US4172278A (en) | DC to AC inverter | |
| SU1620239A1 (ru) | Пусковое устройство ограничител холостого хода сварочного трансформатора | |
| JPS6339767Y2 (ja) | ||
| SU1252879A1 (ru) | Регулируемый преобразователь переменного напр жени | |
| SU641611A1 (ru) | Автономный инвертор с самовозбуждением | |
| SU1149359A1 (ru) | Преобразователь переменного напр жени в посто нное с умножением напр жени | |
| SU877651A1 (ru) | Реле минимального напр жени |