JPS6366106B2 - - Google Patents
Info
- Publication number
- JPS6366106B2 JPS6366106B2 JP57230452A JP23045282A JPS6366106B2 JP S6366106 B2 JPS6366106 B2 JP S6366106B2 JP 57230452 A JP57230452 A JP 57230452A JP 23045282 A JP23045282 A JP 23045282A JP S6366106 B2 JPS6366106 B2 JP S6366106B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- low
- modulator
- controlled oscillator
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000003786 synthesis reaction Methods 0.000 claims description 8
- 230000002194 synthesizing effect Effects 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は、通信機器等に用いられるPLL（フエ
イズロツクループ）を利用したFM変調器に関す
る。
イズロツクループ）を利用したFM変調器に関す
る。
一般に、PLL方式を用いてFM変調器を構成し
た場合に、電圧制御発振器の入力側にベースバン
ド信号を加える従来の方式においては、ベースバ
ンド信号の低周波成分の伝送特性が悪くなるとい
う欠点があつた。そのために、例えば、ベースバ
ンド信号としてNRZ信号を伝送する場合には、
符号間干渉の原因となり、信号伝送における誤り
率の劣化を招いていた。
た場合に、電圧制御発振器の入力側にベースバン
ド信号を加える従来の方式においては、ベースバ
ンド信号の低周波成分の伝送特性が悪くなるとい
う欠点があつた。そのために、例えば、ベースバ
ンド信号としてNRZ信号を伝送する場合には、
符号間干渉の原因となり、信号伝送における誤り
率の劣化を招いていた。
この種、FM変調器の従来例を第１図のブロツ
クを参照して説明すると、１は電圧制御発振器、
２は指定された分周比a1、a2、………、akに従つ
て分周される周波数を変えることのできる可変分
周器、６は基準の周波数0で発振する発振器、３
は基準の周波数0に対して、分周器２の出力x2の
位相差を電圧に変換する位相比較器である。ま
た、４は低域通過フイルタであり、この出力x4と
入力ベースバンド信号υioとが５の加算合成回路
に加えられて、PLLによる変調器が構成されて
いる。この例によれば、入力υioがハイレベルに
なつたときに、電圧制御発振器１の出力putがput
＝c＋Δ（Δ＞０）になつたと仮定すると、位相
比較器５は発振出力Δputを下げる電圧x3＝υc−Δυ
を出力する。ここで、位相と周波数の関係によ
り、Δυ＝α∫Δdtなる関係がある。αは位相から
電圧へ変換するための定数である。そこで、長時
間υioにハイレベルが続いたときに、位相比較器
３の出力x3はputを下げる電圧を出力し続けるた
め、低域通過フイルタ４においては、この電圧を
除去することが出来ず、出力x4のなかに通過させ
てしまう。そして、遂には出力putは中心周波数
cに引き戻されてしまう。これは、入力υioにロウ
レベルが続いた場合にも同様であり、υioの低周
波成分による変調はかかり難い。
クを参照して説明すると、１は電圧制御発振器、
２は指定された分周比a1、a2、………、akに従つ
て分周される周波数を変えることのできる可変分
周器、６は基準の周波数0で発振する発振器、３
は基準の周波数0に対して、分周器２の出力x2の
位相差を電圧に変換する位相比較器である。ま
た、４は低域通過フイルタであり、この出力x4と
入力ベースバンド信号υioとが５の加算合成回路
に加えられて、PLLによる変調器が構成されて
いる。この例によれば、入力υioがハイレベルに
なつたときに、電圧制御発振器１の出力putがput
＝c＋Δ（Δ＞０）になつたと仮定すると、位相
比較器５は発振出力Δputを下げる電圧x3＝υc−Δυ
を出力する。ここで、位相と周波数の関係によ
り、Δυ＝α∫Δdtなる関係がある。αは位相から
電圧へ変換するための定数である。そこで、長時
間υioにハイレベルが続いたときに、位相比較器
３の出力x3はputを下げる電圧を出力し続けるた
め、低域通過フイルタ４においては、この電圧を
除去することが出来ず、出力x4のなかに通過させ
てしまう。そして、遂には出力putは中心周波数
cに引き戻されてしまう。これは、入力υioにロウ
レベルが続いた場合にも同様であり、υioの低周
波成分による変調はかかり難い。
この現象は、低域通過フイルタ４のカツトオフ
を下げて、入力υioの信号成分のために生じた位
相比較出力Δυを通さないようにすれば、ある程
度の改善ができるが、NRZ信号のパターンによ
つては、低周波成分のエネルギーをかなり含む場
合もあるため、完全に除くことは出来ない。さら
に、低域通過フイルタのカツトオフを下げること
は、回路定数が大きくなるばかりでなく、次のよ
うな理由で限界がある。すなわち、周波数チヤネ
ルの切替制御を必要とする無線系において、この
タイプの変調器を使つた場合に、低域通過フイル
タのカツトオフを下げるとPLLのロツクインに
時間がかかるため、周波数チヤネルを切り替える
ときに、可変分周器の分周比を変えてもすぐに別
チヤネルへ移れないことになり、無線回線設定に
大きな障害となる。さらに、電源投入時にPLL
がロツクするまで時間がかかるため、電源のON
後、瞬時にバースト信号を送出する必要のある信
号伝送系には使い難い。
を下げて、入力υioの信号成分のために生じた位
相比較出力Δυを通さないようにすれば、ある程
度の改善ができるが、NRZ信号のパターンによ
つては、低周波成分のエネルギーをかなり含む場
合もあるため、完全に除くことは出来ない。さら
に、低域通過フイルタのカツトオフを下げること
は、回路定数が大きくなるばかりでなく、次のよ
うな理由で限界がある。すなわち、周波数チヤネ
ルの切替制御を必要とする無線系において、この
タイプの変調器を使つた場合に、低域通過フイル
タのカツトオフを下げるとPLLのロツクインに
時間がかかるため、周波数チヤネルを切り替える
ときに、可変分周器の分周比を変えてもすぐに別
チヤネルへ移れないことになり、無線回線設定に
大きな障害となる。さらに、電源投入時にPLL
がロツクするまで時間がかかるため、電源のON
後、瞬時にバースト信号を送出する必要のある信
号伝送系には使い難い。
本発明の目的は、上記の従来技術による欠点を
除去し、入力信号のみでなく、入力信号を低域通
過フイルタに通した信号成分を用いて電圧制御発
信器へ再変調をかけることにより、入力信号の低
周波成分に対しても十分に変調をかけることので
きるFM変調器を提供することにある。
除去し、入力信号のみでなく、入力信号を低域通
過フイルタに通した信号成分を用いて電圧制御発
信器へ再変調をかけることにより、入力信号の低
周波成分に対しても十分に変調をかけることので
きるFM変調器を提供することにある。
本発明によれば、電圧制御発振器と、該電圧制
御発振器の出力周波数を選択的に分周する可変分
周器と、該可変分周器の出力を基準周波数に対し
て位相比較する位相比較器とを有し、該位相比較
器の出力を低域通過フイルタを介したのち、合成
手段により変調用の入力信号とともに合成して前
記電圧制御発振器の発振周波数を制御するように
したFM変調器において、前記合成手段が、更に
前記変調用の入力信号から別に抽出された低周波
成分を加えて合成し、該合成出力によつて前記電
圧制御発振器を制御するようにしたことを特徴と
するFM変調器が得られる。
御発振器の出力周波数を選択的に分周する可変分
周器と、該可変分周器の出力を基準周波数に対し
て位相比較する位相比較器とを有し、該位相比較
器の出力を低域通過フイルタを介したのち、合成
手段により変調用の入力信号とともに合成して前
記電圧制御発振器の発振周波数を制御するように
したFM変調器において、前記合成手段が、更に
前記変調用の入力信号から別に抽出された低周波
成分を加えて合成し、該合成出力によつて前記電
圧制御発振器を制御するようにしたことを特徴と
するFM変調器が得られる。
次に、本発明によるFM変調器について実施例
を挙げ、図面を参照して説明する。
を挙げ、図面を参照して説明する。
第２図は本発明による第１の実施例をブロツク
図により示したものである。この図において、符
号１から６まではそれぞれ第１図の従来例に同じ
記号により示すごとく、それぞれ同じ機能を有す
るものと理解されたい。この例においては、その
ほかに、入力υioを積分する積分回路７と、この
積分回路７の出力をＫ倍（Ｋは定数）にして合成
する回路８とが付加されている。すなわち、入力
υioに相当する周波数偏移Δが発生して、put＝c
＋Δとなつたときに位相比較器５からυ3＝υc−
Δυを出力すると、合成回路８の出力は、 x8＝x3＋K∫υiodt＝υc−Δυ＋K∫υiodt＝υc−
α∫Δdt＋K∫υiodt となる。ここで、Δは入力υioに対してほぼ比例
関係にあるから、Ｋを適当に選べば、 −α∫Δdt＋K∫υiodt０ とおくことができる。これにより、低域通過フイ
ルタ４の出力には、入力υioによつて生じたΔの
影響はほとんど含まれない。従つて、入力υioに
一定状態が続いて、直流成分を含むパターンが多
く発生しても、低域通過フイルタ４の出力にこの
影響が残らないため、電圧制御発振器１の出力の
周波数putはcへ引き戻されることがなく、c＋
Δのまま、一定の発振を続けることができる。
結果として、入力υioの低周波成分に対しても容
易に変調がかけられることになる。
図により示したものである。この図において、符
号１から６まではそれぞれ第１図の従来例に同じ
記号により示すごとく、それぞれ同じ機能を有す
るものと理解されたい。この例においては、その
ほかに、入力υioを積分する積分回路７と、この
積分回路７の出力をＫ倍（Ｋは定数）にして合成
する回路８とが付加されている。すなわち、入力
υioに相当する周波数偏移Δが発生して、put＝c
＋Δとなつたときに位相比較器５からυ3＝υc−
Δυを出力すると、合成回路８の出力は、 x8＝x3＋K∫υiodt＝υc−Δυ＋K∫υiodt＝υc−
α∫Δdt＋K∫υiodt となる。ここで、Δは入力υioに対してほぼ比例
関係にあるから、Ｋを適当に選べば、 −α∫Δdt＋K∫υiodt０ とおくことができる。これにより、低域通過フイ
ルタ４の出力には、入力υioによつて生じたΔの
影響はほとんど含まれない。従つて、入力υioに
一定状態が続いて、直流成分を含むパターンが多
く発生しても、低域通過フイルタ４の出力にこの
影響が残らないため、電圧制御発振器１の出力の
周波数putはcへ引き戻されることがなく、c＋
Δのまま、一定の発振を続けることができる。
結果として、入力υioの低周波成分に対しても容
易に変調がかけられることになる。
なお、上記の実施例においては、回路５として
加算合成回路を備え、これによつて、入力υioが
ハイレベルになり、put＝c＋Δのときに、位相
比較器３の出力がx3＝υc−Δυなる応答を行なう
ようにした。他の方法として、加算合成回路５、
の代りに減算による合成回路を用い、put＝c＋
Δのときに、位相比較器３についてx3＝υc＋Δυ
なる応答を示すものを使うようにすれば、合成回
路８により−K∫υiodtを合成し、出力に x8＝υc＋Δυ−K∫υiodt＝υc＋α∫Δdt−K
∫υiodt を得ることにより同じ目的が達せられる。
加算合成回路を備え、これによつて、入力υioが
ハイレベルになり、put＝c＋Δのときに、位相
比較器３の出力がx3＝υc−Δυなる応答を行なう
ようにした。他の方法として、加算合成回路５、
の代りに減算による合成回路を用い、put＝c＋
Δのときに、位相比較器３についてx3＝υc＋Δυ
なる応答を示すものを使うようにすれば、合成回
路８により−K∫υiodtを合成し、出力に x8＝υc＋Δυ−K∫υiodt＝υc＋α∫Δdt−K
∫υiodt を得ることにより同じ目的が達せられる。
第３図は本発明による第２の実施例をブロツク
図により示したものである。この図において、符
号１〜４，６はそれぞれ第１の実施例の場合と同
じ記号により示すごとく、それぞれ同じ機能を有
する。この例においては、他の要素として、９の
３入力の加算合成回路、１０の積分回路および１
１の低域通過フイルタが用いられている。ここ
で、積分回路１０は第１の実施例の積分回路７と
同じ性能のものを用い、低域通過フイルタ１１は
低域通過フイルタ４と同じ特性を有し、かつ、伝
達関数がＫ倍のものが用いられる。これによつ
て、入力υioが電圧制御発振器１の入力へ与える
影響は第２図における第１の実施例の場合と等価
になり、同じ変調特性が得られる。なお、この実
施例において、積分回路１０と低域通過フイルタ
４の接続順序を入れ替え、入力υioを低域通過フ
イルタ４に加えたのち、積分回路１０を通しても
同じ特性のものが得られることは言うまでもな
い。
図により示したものである。この図において、符
号１〜４，６はそれぞれ第１の実施例の場合と同
じ記号により示すごとく、それぞれ同じ機能を有
する。この例においては、他の要素として、９の
３入力の加算合成回路、１０の積分回路および１
１の低域通過フイルタが用いられている。ここ
で、積分回路１０は第１の実施例の積分回路７と
同じ性能のものを用い、低域通過フイルタ１１は
低域通過フイルタ４と同じ特性を有し、かつ、伝
達関数がＫ倍のものが用いられる。これによつ
て、入力υioが電圧制御発振器１の入力へ与える
影響は第２図における第１の実施例の場合と等価
になり、同じ変調特性が得られる。なお、この実
施例において、積分回路１０と低域通過フイルタ
４の接続順序を入れ替え、入力υioを低域通過フ
イルタ４に加えたのち、積分回路１０を通しても
同じ特性のものが得られることは言うまでもな
い。
上記第１および第２の実施例においては、入力
υioの直流ドリフトがそのまま送信周波数のドリ
フトの原因になるが、このことは直流ドリフトを
入力υioに比べて十分小さな範囲に抑えておけば
実用上問題がない。また、電圧制御発振器のみに
より、その発振周波数の中心がcからc＋Δcに
ずれても、位相比較器で比較検出された出力がそ
のまま低域通過フイルタを通して電圧制御発振器
を制御するため、Δcに対する抑圧は十分にかけ
られる。
υioの直流ドリフトがそのまま送信周波数のドリ
フトの原因になるが、このことは直流ドリフトを
入力υioに比べて十分小さな範囲に抑えておけば
実用上問題がない。また、電圧制御発振器のみに
より、その発振周波数の中心がcからc＋Δcに
ずれても、位相比較器で比較検出された出力がそ
のまま低域通過フイルタを通して電圧制御発振器
を制御するため、Δcに対する抑圧は十分にかけ
られる。
以上の説明により明らかなように、本発明によ
れば、入力信号と、入力信号を低域通過フイルタ
に通して得られる低域信号成分とにより、PLL
方式の電圧制御発振器へ変調をかけることによつ
て、伝送信号入力の低周波成分に対しても変調特
性が劣化しないため、NRZ信号のみでなく、特
に符号間干渉が問題となる種々の信号方式に適用
することができる。また、PLLループに用いら
れている低域通過フイルタのカツトオフを高めに
選べるため、PLLループ全体の応答が速く、周
波数チヤネル切替の際における切替所要時間を短
縮できるなど、適用される通信システムの信頼性
向上に対して得られる効果は大きい。
れば、入力信号と、入力信号を低域通過フイルタ
に通して得られる低域信号成分とにより、PLL
方式の電圧制御発振器へ変調をかけることによつ
て、伝送信号入力の低周波成分に対しても変調特
性が劣化しないため、NRZ信号のみでなく、特
に符号間干渉が問題となる種々の信号方式に適用
することができる。また、PLLループに用いら
れている低域通過フイルタのカツトオフを高めに
選べるため、PLLループ全体の応答が速く、周
波数チヤネル切替の際における切替所要時間を短
縮できるなど、適用される通信システムの信頼性
向上に対して得られる効果は大きい。
第１図はPLL方式によるFM変調器の従来の構
成例を示すブロツク図、第２図は本発明による第
１の実施例の構成を示すブロツク図、第３図は本
発明による第２の実施例の構成を示すブロツク図
である。 図において、１は電圧制御発振器、２は可変分
周器、３は位相比較器、４，１１は低域通過フイ
ルタ、５，９は加算合成回路、６は基準周波数発
振器、７，１０は積分回路、８は合成回路であ
る。
成例を示すブロツク図、第２図は本発明による第
１の実施例の構成を示すブロツク図、第３図は本
発明による第２の実施例の構成を示すブロツク図
である。 図において、１は電圧制御発振器、２は可変分
周器、３は位相比較器、４，１１は低域通過フイ
ルタ、５，９は加算合成回路、６は基準周波数発
振器、７，１０は積分回路、８は合成回路であ
る。
Claims (1)
- 【特許請求の範囲】 １ 電圧制御発振器と、該電圧制御発振器の出力
周波数を選択的に分周する可変分周器と、該可変
分周器の出力を基準周波数に対して位相比較する
位相比較器とを有し、該位相比較器の出力を低域
通過フイルタを介したのち、合成手段により変調
用の入力信号とともに合成して前記電圧制御発振
器の発振周波数を制御するようにしたFM変調器
において、前記合成手段が、更に前記変調用の入
力信号から別に抽出された低周波成分を加えて合
成し、該合成出力によつて前記電圧制御発振器を
制御するようにしたことを特徴とするFM変調
器。 ２ 特許請求の範囲第１項に記載のFM変調器に
おいて、前記入力信号を積分し、該積分された出
力を前記位相比較器の出力とともに合成する第２
の合成手段を付加し、該第２の合成手段の出力を
前記低域通過フイルタに加えることによつて、前
記入力信号の低周波成分を前記第１の合成手段に
加えるようにしたことを特徴とするFM変調器。 ３ 特許請求の範囲第１項に記載のFM変調器に
おいて、積分回路と、第２の低域通過フイルタと
を付加し、これ等両者の順序に制約されることな
く縦続的に接続された前段側に前記入力信号を加
え、後段の出力を前記合成手段に加えるようにし
たことを特徴とするFM変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57230452A JPS59117848A (ja) | 1982-12-24 | 1982-12-24 | Ｆｍ変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57230452A JPS59117848A (ja) | 1982-12-24 | 1982-12-24 | Ｆｍ変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59117848A JPS59117848A (ja) | 1984-07-07 |
| JPS6366106B2 true JPS6366106B2 (ja) | 1988-12-19 |
Family
ID=16908092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57230452A Granted JPS59117848A (ja) | 1982-12-24 | 1982-12-24 | Ｆｍ変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117848A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3918581A1 (de) * | 1989-06-07 | 1990-12-13 | Bosch Gmbh Robert | Durch eine niederfrequente, analoge modulationsspannung modulierbare pll-oszillatorschaltung |
-
1982
- 1982-12-24 JP JP57230452A patent/JPS59117848A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59117848A (ja) | 1984-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4538136A (en) | Power line communication system utilizing a local oscillator | |
| JP3173788B2 (ja) | デジタル伝送装置および直接変換レシーバ | |
| JP2526847B2 (ja) | ディジタル方式無線電話機 | |
| US5903194A (en) | Digital phase modulation of frequency synthesizer using modulated fractional division | |
| US4308508A (en) | Phase locked loop frequency modulator | |
| JP2962554B2 (ja) | 周波数又は位相の変調装置 | |
| MY126348A (en) | Arrangement in a communication system | |
| JPS6366106B2 (ja) | ||
| US5020079A (en) | Apparatus for generating a minimum-shift-keying signal | |
| EP0064728A2 (en) | Multiple phase digital modulator | |
| US4547751A (en) | System for frequency modulation | |
| JP2919328B2 (ja) | 変調回路 | |
| US5461348A (en) | PLL circuit modulatable by a modulation signal having a direct current component | |
| JP2540854B2 (ja) | 変調器 | |
| US3813617A (en) | Frequency to amplitude modulated wave converter | |
| JPH0464217B2 (ja) | ||
| JP3244437B2 (ja) | クロック発生回路および方法 | |
| JPH0496428A (ja) | 無線装置 | |
| RU29813U1 (ru) | Цифровой синтезатор частот с частотной модуляцией | |
| SU949829A1 (ru) | Устройство передачи сигналов | |
| SU1506550A2 (ru) | Цифровой синтезатор частот | |
| JPH05129861A (ja) | バースト信号の自動電力制御方式 | |
| KR920010169B1 (ko) | 영상재생장치에 있어서 영상데이터감축회로 | |
| JPS5845860B2 (ja) | 変調回路 | |
| JPH01129615A (ja) | 周波数シンセサイザ装置 |