JPS6366050B2 - - Google Patents

Info

Publication number
JPS6366050B2
JPS6366050B2 JP55128946A JP12894680A JPS6366050B2 JP S6366050 B2 JPS6366050 B2 JP S6366050B2 JP 55128946 A JP55128946 A JP 55128946A JP 12894680 A JP12894680 A JP 12894680A JP S6366050 B2 JPS6366050 B2 JP S6366050B2
Authority
JP
Japan
Prior art keywords
sample
reaction tube
gas
wafer
flowing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55128946A
Other languages
English (en)
Other versions
JPS5753942A (en
Inventor
Junichi Nishizawa
Akira Ito
Tadahiro Oomi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP55128946A priority Critical patent/JPS5753942A/ja
Publication of JPS5753942A publication Critical patent/JPS5753942A/ja
Publication of JPS6366050B2 publication Critical patent/JPS6366050B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体工業のIC、LSI等の製造プロ
セスの中で、特に、酸化・拡散・CVDおよび気
相成長等の開始前の試料の表面清浄化の方法に関
し、特に数10Å程度の薄膜形成前の表面処理方法
に関する。
〔従来の技術〕
従来行なわれている酸化拡散方式では、ある加
熱方式を有する電気炉を用いて、その電気炉で、
石英等で作られた反応管を加熱し、加熱された反
応管中に被加工材料(例えばSi等)を入れて、加
熱し、反応ガスを流し、所定の温度と時間を決め
て処理を行なつている。しかるにこの方法では反
応管に試料の出し入れの時に、反応管の出口、す
なわち試料の出し入れを行なう側の反応管の出口
で反応ガスに大気が一部混入する現象がおきてい
る。この為に反応管にセツトされるボード上にな
らべた試料は、どうしても完全に清浄なまま反応
管中にセツトされないという欠点があつた。特に
Siウエハ等の試料をエツチング洗浄した後は表面
が活性であり、反応管中の所定の位置に試料がセ
ツトされる前に試料表面に数10Åの酸化膜、いわ
ゆるnative oxideが形成され、特に100Å以下の
薄いゲート酸化膜等の薄膜形成工程では再現性や
制御性を悪くする欠点があつた。特にボートの先
端部分のウエハほど、試料セツト時に不要な酸化
膜やデボ膜が形成され、ウエハ間の均一性を悪く
する欠点があつた。
〔発明の目的〕
本発明の目的は、エツチング洗浄後の試料表面
に形成されるnative oxideを除去し、かつnative
oxidaの形成を防止し、極めて薄く、かつ良好な
薄膜を再現性良く形成する方法を提供することで
ある。
本発明の他の目的は、薄膜形成直前に均一な表
面処理を行ない、反応管中のウエハを全部同一の
初期条件にし、ウエハ間のバラツキ、分布を改善
することである。
〔発明の概要〕
このため、本発明によれば、SiウエハやGaAs
ウエハなどの試料の反応管中の所定の位置にセツ
ト時に反応管の出口と反応管に不活性ガスを流
し、反応管の出口から大気の巻き込みを防止し、
不要な酸化膜やデボ膜の形成を防止している。充
分反応管内が不活性ガスで置換した後、還元性ガ
スを流し、赤外線ランプもしくは可視光ランプで
基板表面を短時間で加熱し、還元性ガスとの反応
で、native oxideの除去することによつて試料表
面を清浄化した後に、本来目的とした酸化・拡散
デポ等を行なうようにしたものである。
〔実施例〕
以下、第1図に基づいて、本発明の一実施例を
説明する。第1図において、9は還元性ガスの水
素、10は赤外ランプ、11はシリンドリカルミ
ラー、12は電源、13はスイツチ、14は抵
抗、Lは赤外線である。1は加熱炉、2は反応
管、3はボート、4は試料のSiウエハで、8はボ
ート移動装置である。試料4はボート3上にセツ
トされる。ことに反応管2の出口付近が大気で汚
染されない様に6のごとく出口を覆う様な装置
(例えば箱のようなもの)を設け第1図7のガス
を流し、この雰囲気を大気と完全に分離する。し
かるのちに反応管にもガス7を流しセツトを行な
う。ガス7はたとえばArのような不活性ガスを
用いる。このガス7の雰囲気中でセツトされた試
料4はボート3にのせられて、炉の試料の表面処
理用の位置である第1の所定の位置にセツトされ
る。この時に先頭グループと後のグループが不活
性ガス中にあるので反応は全く進まず、又清浄な
雰囲気でセツトされた試料の表面も汚染されてい
ないので試料は全く清浄な状態で保持される。し
かし、Siウエハをエツチング洗浄直後にエツチン
グ液からウエハを大気中に出した時に形成される
数10Åのnative oxideは、この場合すでに形成さ
れている。native oxideの形成を防ぐ一手段は、
反応管の出口を覆う箱6の中で、不活性ガス中
で、Siウエハをエツチング液から取り出し、乾燥
させることであるが、この場合も完全に防止する
ことは困難で、通常はnative oxideは少なからず
形成されている。十分反応管内部を不活性ガスで
置換した後、H2のような還元性ガスを流す。十
分に還元性ガスが流れるようになつてから、赤外
線ランプをシリンドリカルミラーなどの集光し
て、Siウエハ表面を照射する。Si表面を1100〜
1300℃程度に加熱すると、表面だけが加熱され
て、還元性ガスとの反応でnative oxideは除去さ
れる。赤外線よりも短波長の可視光で表面照射す
れば、光が吸収される表面からの深さが浅くな
り、ごく表面部だけ加熱されることになつてウエ
ハ全体への影響が極めて小さくできる。こうした
ランプによる表面加熱はごく短時間だけの加熱が
行なえる。例えば数秒から数10秒といつたように
である。表面の清浄化が終了したら、再び不活性
ガスを流すようにして、炉の第2の所定の位置に
ウエハをさらに移動セツトし、全試料が所定の温
度に上つた後、酸化及び拡散デポの反応性ガス5
を流せばよい。
不活性ガスは通常Ar、Kr、Xe、Neなどを使
用する。これ等不活性ガスの純化には、酸素を除
去する触媒に続いて、モルデナイト系のゼオポー
トを吸着剤とした吸着塔を挿入することにより、
水分、CO2、CO等の混入不純物ガスが除去され、
非常に純度のよいガスが得られる。使用したガス
の純度はガス純化装置を用いN2 gas、Ar gasは
純度99.9999%以上、酸素濃度0.1ppm以下、露点
−70℃以下に精製したものを用いた。
更にドライ酸化、ウエツト酸化、スチーム酸
化、塩酸酸化、拡散のドライブイン等いずれにも
同様の結果が得られる。
〔発明の効果〕
以上説明した通り、本発明によれば、試料の反
応管中へのセツト時の試料表面に形成される
native oxideは除去、防止され、数10Å程度の極
めて薄いゲート酸化膜等の薄膜が再現性良く、形
成でき、またウエハ間の分布も少なく形成でき、
歩留りや量産性も向上する。制御困難なnative
oxideが除去されているので、酸化膜とSiウエハ
との界面や、ヘテロエピタキシヤル成長の界面で
の界面準位や欠陥も極めて少ない良質な薄膜を形
成できる。
【図面の簡単な説明】
第1図は本発明の方法である。 1…加熱炉、2…反応管、3…ボート、4…試
料、5…反応性ガス、6…不活性ガスBOX、7
…不活性ガス、8…ボート移動装置、9…還元性
ガス、10…赤外ランプ、11…シリンドリカル
ミラー、12…電源、13…スイツチ、14…抵
抗、L…赤外線。

Claims (1)

    【特許請求の範囲】
  1. 1 反応管の出口と、反応管に不活性ガスを流
    し、試料を第1の所定の位置にセツトする第1の
    工程と、還元性ガスを流し、前記反応管を充分前
    記還元性ガスにより置換し、その後、赤外線もし
    くは可視光を前記試料に照射し前記試料表面を加
    熱し、前記試料表面の酸化膜を除去する第2の工
    程と、前記試料を第2の所定の位置に移動する第
    3の工程と、前記試料を所定の温度に加熱し、そ
    の後、前記反応管に反応性ガスを流し酸化もしく
    は拡散を行う第4の工程を少なく共含むことを特
    徴とする酸化あるいは拡散における試料表面清浄
    化方法。
JP55128946A 1980-09-17 1980-09-17 Method of oxidation and diffusion Granted JPS5753942A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55128946A JPS5753942A (en) 1980-09-17 1980-09-17 Method of oxidation and diffusion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55128946A JPS5753942A (en) 1980-09-17 1980-09-17 Method of oxidation and diffusion

Publications (2)

Publication Number Publication Date
JPS5753942A JPS5753942A (en) 1982-03-31
JPS6366050B2 true JPS6366050B2 (ja) 1988-12-19

Family

ID=14997309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55128946A Granted JPS5753942A (en) 1980-09-17 1980-09-17 Method of oxidation and diffusion

Country Status (1)

Country Link
JP (1) JPS5753942A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6212944U (ja) * 1985-07-09 1987-01-26

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51141581A (en) * 1975-06-02 1976-12-06 Hitachi Ltd Method for controlling crystal growth in the gaseous phase
JPS5298474A (en) * 1976-02-13 1977-08-18 Hitachi Ltd Vapor phase growth under reduced pressure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51141581A (en) * 1975-06-02 1976-12-06 Hitachi Ltd Method for controlling crystal growth in the gaseous phase
JPS5298474A (en) * 1976-02-13 1977-08-18 Hitachi Ltd Vapor phase growth under reduced pressure

Also Published As

Publication number Publication date
JPS5753942A (en) 1982-03-31

Similar Documents

Publication Publication Date Title
US5725677A (en) Dry cleaning process for cleaning a surface
JPS61117822A (ja) 半導体装置の製造装置
Kaneko et al. Low Temperature Silicon Surface Cleaning by HF Etching/Ultraviolet Ozone Cleaning (HF/UVOC) Method (II)–in situ UVOC
JPH0496226A (ja) 半導体装置の製造方法
JPS6366050B2 (ja)
JPH03116727A (ja) 半導体装置の製造方法
JP2640828B2 (ja) 半導体基板表面の自然酸化膜の除去方法
JPS5975629A (ja) 半導体装置の製造方法
JP2896005B2 (ja) ウェハー洗浄方法
JPH0536653A (ja) 基板表面処理方法
JPH05217968A (ja) 半導体基板の表面処理方法
JPS62272540A (ja) 半導体装置の製造方法
JP2699928B2 (ja) 化合物半導体基板の前処理方法
JPS6154632A (ja) 絶縁膜形成方法
JPS63160324A (ja) 分子線エピタキシヤル結晶成長方法
JPH0897206A (ja) 熱酸化膜形成方法
JPH04290219A (ja) 多結晶シリコン膜の形成方法
JPS63228620A (ja) 表面クリ−ニング方法
JPS63232337A (ja) ドライクリ−ニング方法
JP2737613B2 (ja) 微細パターンの形成方法
JPS61190943A (ja) 反応・処理装置内の清浄化および反応・処理用気相物質の純化方法、および反応・処理装置
JPH05226345A (ja) 半導体製造装置および半導体製造方法
JPH06120199A (ja) ウエハー乾燥方法
JPS63204729A (ja) 半導体基板の乾式洗浄方法
JPS6276632A (ja) 表面処理装置