JPS6365553A - Reliability securing system for input/output device constitution control data - Google Patents

Reliability securing system for input/output device constitution control data

Info

Publication number
JPS6365553A
JPS6365553A JP61210278A JP21027886A JPS6365553A JP S6365553 A JPS6365553 A JP S6365553A JP 61210278 A JP61210278 A JP 61210278A JP 21027886 A JP21027886 A JP 21027886A JP S6365553 A JPS6365553 A JP S6365553A
Authority
JP
Japan
Prior art keywords
control data
input
output device
configuration control
file memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61210278A
Other languages
Japanese (ja)
Inventor
Hiroyuki Kumofuji
雲藤 裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61210278A priority Critical patent/JPS6365553A/en
Publication of JPS6365553A publication Critical patent/JPS6365553A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent an input/output device constitution control data having a logical error from existing in a file memory, by executing a control so that said data is not written in the file memory, while the logical error exists in the input/output device constitution control data which has been set and changed. CONSTITUTION:At the time of setting and changing an input/output device constitution control data which has been stored in a file memory 21 of a service processor SVP 2, the input/output device constitution control data is developed once in a main storage intermediate buffer 22a of a storage device 22 of the service processor SVP 2, and set and changed on the main storage intermediate buffer 22a. Also, after having checked a fact that a logical error does not exist in the input/output device constitution control data which has been set and changed, a control is executed so as to store said data in an I/O constitution control data file of the file memory 21. In this way, since it is prevented that the input/output device constitution control data having a logical error exists, setting and change processings can be executed at a high speed.

Description

【発明の詳細な説明】 〔概要〕 サービスプロセッサ(SVP)を有する計算機システム
において、入出力装置構成制御データを設定。
DETAILED DESCRIPTION OF THE INVENTION [Summary] In a computer system having a service processor (SVP), input/output device configuration control data is set.

変更する際に、オペレータが論理的なエラーがあるデー
タを、該サービスプロセッサ(SVP)のファイルメモ
リに設定してしまうことを解決する為、中間に作業用バ
ッファを使用し、該作業用バッファ上に当該入出力装置
構成制御データを展開して、設定、変更した該入出力装
置構成制御データに論理的なエラ〜が存在する間は、上
記ファイルメモリに書き込まないように制御することに
より、論理的なエラーを持った侭の入出力装置構成制御
データが、ファイルメモリに存在することがないように
したものである。
In order to solve the problem of an operator setting data with a logical error in the file memory of the service processor (SVP) when making changes, a work buffer is used in the middle, and data on the work buffer is The input/output device configuration control data is expanded to the input/output device configuration control data, and while there is a logical error in the input/output device configuration control data that has been set or changed, the logical This is to prevent input/output device configuration control data with errors from existing in the file memory.

〔産業上の利用分野〕[Industrial application field]

本発明は、サービスプロセッサ(SVP)を有する計算
機システムにおいて、該サービスプロセッサ(SVP)
のファイルメモリに設定されている入出力装置構成制御
データの設定、変更時の信頼性保証方式に関する。
The present invention provides a computer system having a service processor (SVP).
This invention relates to a method for ensuring reliability when setting and changing input/output device configuration control data set in a file memory.

最近の計算機技術の進歩に伴い、計算機によってデータ
を処理することが多くなると共に、該計算機システムに
よる処理内容の多様化に伴って、チャネル装置に対する
制御方式も複雑化し、結果として、入出力装置の構成制
御データの内容も複雑になってきた。
With recent advances in computer technology, more and more data is being processed by computers, and as the processing content of these computer systems becomes more diverse, control methods for channel devices have become more complex, and as a result, input/output devices have become more complex. The content of configuration control data has also become more complex.

この為、該入出力装置構成制御データの内容に対する信
頼性の向上が、いま迄以上に要求されるようになった。
For this reason, it has become more necessary than ever to improve the reliability of the contents of the input/output device configuration control data.

〔従来の技術〕[Conventional technology]

第2図はサービスプロセッサ(SVP)を有する計算機
システムの構成例を示した図であり、第3図は従来のI
10構成制御データの設定、変更方式を示した図である
FIG. 2 is a diagram showing an example of the configuration of a computer system having a service processor (SVP), and FIG.
10 is a diagram showing a method of setting and changing configuration control data.

一般の計算機システムにおいては、保守・運用を司るサ
ービスプロセッサ(SVP) 2を備えており、そのフ
ァイルメモリ(DASD) 21に入出力装置構成制御
データ (以下、I10構成制御データと云う)を格納
していて、電源投入時、或いはシステムの立ち上げ時等
において、オペレータコンソール(CONS) 23か
らリセットコマンドが投入されることにより、該ファイ
ルメモリ(DASD) 21に格納されているI10構
成制御データが、例えば、記憶装置制御部(MCU) 
4を介して、主記憶装置(MStl) 3の特定領域に
設定される。
A general computer system is equipped with a service processor (SVP) 2 in charge of maintenance and operation, and its file memory (DASD) 21 stores input/output device configuration control data (hereinafter referred to as I10 configuration control data). When a reset command is input from the operator console (CONS) 23 when the power is turned on or the system is started up, the I10 configuration control data stored in the file memory (DASD) 21 is reset. For example, storage device control unit (MCU)
4, it is set in a specific area of the main storage device (MStl) 3.

以後、本体装置1の中央処理装置(CPU) 10が、
入出力命令(SIO)を発行し、該入出力命令(SrO
)が指示するチャネル装置(CO)が、自律的に入出力
処理を行う際、上記主記憶装置(MSU) 3上に設定
されているI10構成制御データを参照して入出力処理
(例えば、チャネル装置(CH) 11の論理的なタイ
プに応じた制御モード(入出力装置がビジーの時、待ち
合わせ処理とするか、或いはビジー処理とするか等)に
従う入出力処理)を実行する。
Thereafter, the central processing unit (CPU) 10 of the main device 1,
Issues an input/output instruction (SIO) and executes the input/output instruction (SrO).
) When the channel device (CO) instructed by Executes the control mode (input/output processing according to the logical type of device (CH) 11 (when the input/output device is busy, whether to perform waiting processing or busy processing, etc.)).

若し、このとき、該入出力処理に対する異常(例えば、
指定の入出力装置が接続されていない、機番の指定誤り
等)が検出されると、エラーステータスを中央処理装置
(CPU) 10に返送するように機能する。
At this time, if there is an abnormality in the input/output process (for example,
When a specified input/output device is not connected, an error in the specification of the machine number, etc.) is detected, the error status is returned to the central processing unit (CPU) 10.

第3図は、上記I10構成制御データに対する従来の設
定、変更方式を示した図であって、第2図のサービスプ
ロセッサ(SVP)  2のオペレータコンソール(C
ONS) 23からの指示に基づいて、ファイルメモリ
(DASD) 21からI10構成制御データを呼び出
し、ディスプレイ24に表示して、該設定。
FIG. 3 is a diagram showing a conventional setting and changing method for the above I10 configuration control data, and shows the operator console (C) of the service processor (SVP) 2 in FIG.
Based on instructions from the ONS 23, the I10 configuration control data is retrieved from the file memory (DASD) 21, displayed on the display 24, and configured.

変更処理を行う。Perform change processing.

このとき、従来方式においては、オペレータがオペレー
タコンソール(CONS) 23から投入したデータを
直接、該ファイルメモリ(DASD) 21に書き込ん
だ後、該書き込み内容に論理的なエラー(例えば、機番
の振り方、接続チャネル数制限等に対する異常)がある
か否かは、該オペレータから該論理的エラーのチェック
を指示するコマンドを投入することによって確認してい
た。
At this time, in the conventional method, after the data entered by the operator from the operator console (CONS) 23 is directly written into the file memory (DASD) 21, there are logical errors (for example, machine number assignment) in the written content. On the other hand, whether or not there is an abnormality due to the limit on the number of connected channels, etc. is confirmed by inputting a command from the operator to instruct checking for the logical error.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

即ち、従来方式においては、ファイルメモリ(DASD
) 21に格納されたI10構成制御データに論理的な
エラーがあるかどうかは、オペレータが該論理的エラー
のチェックを指示するコマンドを投入することにより行
われていた為、該チェックコマンドの投入を忘れたり、
該チェックコマンドの投入によりエラーが検出されても
、そのエラーの修正後の再確認を怠ったりした場合には
、I10構成制御データファイルの内容に論理的なエラ
ーが潜在してしまう場合があり、例えば、システムを立
ち上げる時等に、トラブルが発生してしまうと云う問題
があった。
That is, in the conventional method, file memory (DASD)
) Whether or not there is a logical error in the I10 configuration control data stored in forget or
Even if an error is detected by inputting the check command, if you neglect to reconfirm the error after correction, a logical error may be hidden in the contents of the I10 configuration control data file. For example, there is a problem in that troubles occur when starting up the system.

本発明は上記従来の欠点に鑑み、サービスプロセッサ(
SVP)のファイルメモリ(DASD)に設定されてい
るI10構成制御データの信頼性を保証する制御方式を
提供することを目的とするものである。
In view of the above-mentioned conventional drawbacks, the present invention provides a service processor (
The purpose of this invention is to provide a control method that guarantees the reliability of I10 configuration control data set in the file memory (DASD) of SVP).

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の入出力装置構成制御データの信頼性保
証方式の構成例を示した図である。
FIG. 1 is a diagram showing a configuration example of a reliability guarantee system for input/output device configuration control data according to the present invention.

本発明においては、 本体装置の保守・運用を司るサービスプロセッサ(SV
P) 2を有する計算機システムにおいて、該サービス
プロセッサ(SVP) 2のファイルメモリ21に記憶
されている入出力装置構成制御データを設定、変更する
際、 該入出力装置構成制御データを、当該サービスプロセッ
サ(SVP) 2の記憶装置22の主記憶中間バッファ
22aに一旦展開して、該主記憶中間バッファ22a上
で、設定、変更を行い、 且つ、該設定、変更した入出力装置構成制御データに論
理的エラーがないことをチェックした後、上記ファイル
メモリ21のT10構成制御データフアイルに格納する
ように制御する。
In the present invention, a service processor (SV
P) In a computer system having 2, when setting or changing the input/output device configuration control data stored in the file memory 21 of the service processor (SVP) 2, the input/output device configuration control data is transferred to the service processor (SVP) 2. (SVP) Once expanded to the main memory intermediate buffer 22a of the second storage device 22, settings and changes are made on the main memory intermediate buffer 22a, and logic is added to the settings and changed input/output device configuration control data. After checking that there are no errors, the data is controlled to be stored in the T10 configuration control data file in the file memory 21.

〔作用〕[Effect]

即ち、本発明によれば、サービスプロセッサ(Svp)
を有する計算機システムにおいて、入出力装置構成制御
データを設定、変更する際に、オペレータが論理的なエ
ラーがあるデータを、該サービスプロセッサ(SVP)
のファイルメモリに設定してしまうことを解決する為、
中間に作業用バッファを使用し、該作業用バッファ上に
当該入出力装置構成制御デ〜りを展開して、設定、変更
した該入出力装置構成制御データに論理的なエラーが存
在する間は、上記ファイルメモリに書き込まないように
制御することにより、論理的なエラーを持った侭の入出
力装置構成制御データが、ファイルメモリに存在するこ
とがないようにしたものであるので、設定、変更処理が
高速にできると共に、ファイルメモリ(DASD)上の
入出力装置構成制御データの信頌性が保証され、オペレ
ータの設定ミスによるシステムの立ち上げ時のトラブル
がなくなると云う効果がある。
That is, according to the present invention, a service processor (Svp)
When setting or changing input/output device configuration control data in a computer system with
In order to solve the problem of setting it in the file memory of
A work buffer is used in the middle, and the relevant input/output device configuration control data is developed on the working buffer, and while there is a logical error in the set or changed input/output device configuration control data, By controlling not to write to the file memory mentioned above, it is possible to prevent input/output device configuration control data with a logical error from existing in the file memory, so settings and changes are not possible. In addition to speeding up the processing, the authenticity of the input/output device configuration control data on the file memory (DASD) is guaranteed, and there are advantages in that troubles at system start-up due to operator setting errors are eliminated.

(実施例〕 以下本発明の実施例を図面によって詳述する。(Example〕 Embodiments of the present invention will be described in detail below with reference to the drawings.

前述の第1図が本発明の入出力装置構成制御データの信
頼性保証方式の構成例を示した図であって、サービスプ
ロセッサ(SVP) 2の記憶装置(MS) 22上に
設けられている主記憶中間バッファ22aにT10構成
制御データを展開し、該主記憶中間バッファ22a上に
おいて、該T10構成制御データに対する設定、変更処
理を行った後、論理的なチェックを行う手段が本発明を
実施するのに必要な手段である。尚、全図を通して同じ
符号は同じ対象物を示している。
The above-mentioned FIG. 1 is a diagram showing a configuration example of the reliability guarantee system for input/output device configuration control data of the present invention, which is provided on the storage device (MS) 22 of the service processor (SVP) 2. The present invention is implemented by a means for performing a logical check after expanding the T10 configuration control data in the main memory intermediate buffer 22a and performing setting and modification processing on the T10 configuration control data on the main memory intermediate buffer 22a. It is a necessary means to do so. Note that the same reference numerals indicate the same objects throughout the figures.

以下、第2図を参照しながら、第1図によって、本発明
によるT10構成制御データの信頼性保証方式を説明す
る。
Hereinafter, the reliability guarantee method for T10 configuration control data according to the present invention will be explained with reference to FIG. 1 while referring to FIG.

第1図に示した如く、本発明においては、オペレータコ
ンソール(CONS) 23から、ファイルメモリ(D
ASD) 21内のT10構成制御データフアイルの内
容を、ディスプレイ24に表示する起動を行うとき、該
T10構成制御データを記憶装置(1’lS) 22上
に設けられている主記憶中間バッファ22aに、上記フ
ァイルメモリ(DASD) 21から呼び出したT10
構成制御データを展開し、その後の設定、変更処理は全
て、咳主記憶中間バッファ22a上で行う。
As shown in FIG. 1, in the present invention, from the operator console (CONS) 23, the file memory (D
When starting to display the contents of the T10 configuration control data file in the ASD) 21 on the display 24, the T10 configuration control data is stored in the main memory intermediate buffer 22a provided on the storage device (1'lS) 22. , T10 called from the above file memory (DASD) 21
The configuration control data is expanded, and all subsequent settings and changes are performed on the cough master memory intermediate buffer 22a.

そして、該主記憶中間バッファ22a上の内容をファイ
ルメモリ(DASD) 21に戻す際、必ず前述の論理
的なチェックを行い、エラーが存在するときには、例え
ば、カーソルを、該エラーの個所に移動させるようにし
て、該エラーが存在している間はファイルメモリ(DA
SD) 21に対する退避を行わせないように機能させ
る。
When returning the contents on the main memory intermediate buffer 22a to the file memory (DASD) 21, the above-mentioned logical check is always performed, and if an error exists, for example, the cursor is moved to the location of the error. Thus, while the error exists, the file memory (DA
SD) Function to prevent evacuation of 21.

上記のファイルメモリ(DASD) 21への書キ込み
機構は、例えば、エラー表示フラグを設け、該エラー表
示フラグが゛オン°中は、該ファイルメモリ(DASD
) 21への書き込みを、ハードウェア、又はソフトウ
ェアで抑止するように構成しても良い。
For example, the writing mechanism to the file memory (DASD) 21 is provided with an error display flag, and while the error display flag is on, the write mechanism to the file memory (DASD) 21 is
) Writing to 21 may be inhibited by hardware or software.

このように、本発明は、サービスプロセッサ(SVP)
を備えた計算機システムにおいて、該サービスプロセッ
サ(SVP)のファイルメモリ(DASD)に格納され
ているT10構成制御データを設定、変更する為の表示
処理の際、該ファイルメモリ(DASD)から呼び出し
たT10構成制御データをディスプレイに表示すると共
に、主記憶中間バッファに展開し、該データに対する設
定、変更は、全て該主記憶中間バッファ上で行い、ファ
イルメモリ(DASD)に戻す際には、該データに対す
る論理的なチェックを行って、エラーがなくなった時点
で、該ファイルメモリ(DASD)に書き込むようにし
た所に特徴がある。
Thus, the present invention provides a service processor (SVP)
In a computer system equipped with a T10 configuration control data stored in the file memory (DASD) of the service processor (SVP), during display processing for setting or changing T10 configuration control data stored in the file memory (DASD), the T10 data read from the file memory (DASD) The configuration control data is displayed on the display and expanded to the main memory intermediate buffer. All settings and changes to the data are performed on the main memory intermediate buffer. When returning to the file memory (DASD), the data is The feature is that a logical check is performed, and when there are no errors, the data is written to the file memory (DASD).

〔発明の効果〕〔Effect of the invention〕

以上、詳細に説明したように、本発明の入出力装置構成
制御データの信頼性保証方式は、サービスプロセッサ(
SVP)を有する計算機システムにおいて、入出力装置
構成制御データを設定、変更する際に、オペレータが論
理的なエラーがあるデータを、該サービスプロセッサ(
SVP)のファイルメモリに設定してしまうことを解決
する為、中間に作業用バッファを使用し、該作業用バッ
ファ上に当該入出力装置構成制御データを展開して、設
定。
As explained above in detail, the reliability guarantee method for input/output device configuration control data of the present invention is applicable to the service processor (
When setting or changing input/output device configuration control data in a computer system that has a service processor (SVP), an operator may
In order to solve the problem of setting in the file memory of SVP), a work buffer is used in the middle, and the input/output device configuration control data is developed on the work buffer and then set.

変更した該入出力装置構成制御データに論理的なエラー
が存在する間は、上記ファイルメモリに書き込まないよ
うに制御することにより、論理的なエラーを持った侭の
入出力装置構成制御データが、ファイルメモリに存在す
ることがないようにしたものであるので、設定、変更処
理が高速にできると共に、ファイルメモリ(DASD)
上の入出力装置構成制御データの信頼性が保証され、オ
ペレータの設定ミスによるシステムの立ち上げ時のトラ
ブルがなくなると云う効果がある。
By controlling not to write to the file memory while a logical error exists in the changed input/output device configuration control data, the input/output device configuration control data that has a logical error is Since it is designed so that it does not exist in the file memory, settings and changes can be performed at high speed, and the file memory (DASD)
The reliability of the above input/output device configuration control data is guaranteed, and there is an effect that troubles at system start-up due to operator setting errors are eliminated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の入出力装置構成制御データの信頼性保
証方式の構成例を示した図。 第2図はサービスプロセッサ(SVP)を有する計算機
システムの構成例を示した図。 第3図は従来のI10構成制御データの設定、変更方式
を示した図。 である。 図面において、 1は本体装置、     10は中央処理装置(CPt
l) 。 11はチャネル装置(C)I)。 2はサービスプロセッサ(SVP) 。 21はファイルメモリ(DASD) 。 22は記憶装置(MS)。 22aは主記憶中間バッファ。 23はオペレーターx 7 ソー 7L/ (CONS
) 。 24はディスプレイ、  3は主記憶装置i (MSU
) 。 4は記憶装置制御部(MCU) 。 をそれぞれ示す。 atzy、<aイ*、’<イク゛b、i−,u:Eff
−1@
FIG. 1 is a diagram showing a configuration example of a reliability guarantee system for input/output device configuration control data according to the present invention. FIG. 2 is a diagram showing an example of the configuration of a computer system having a service processor (SVP). FIG. 3 is a diagram showing a conventional I10 configuration control data setting and changing method. It is. In the drawings, 1 is a main unit, 10 is a central processing unit (CPt), and 10 is a central processing unit (CPt).
l). 11 is a channel device (C)I). 2 is a service processor (SVP). 21 is a file memory (DASD). 22 is a storage device (MS). 22a is a main memory intermediate buffer. 23 is operator x 7 saw 7L/ (CONS
). 24 is a display, 3 is a main storage unit i (MSU
). 4 is a storage device control unit (MCU). are shown respectively. atzy, <a i *, '< iku b, i-, u: Eff
-1@

Claims (1)

【特許請求の範囲】 本体装置の保守・運用を司るサービスプロセッサ(SV
P)(2)を有する計算機システムにおいて、該サービ
スプロセッサ(SVP)(2)のファイルメモリ(21
)に記憶されている入出力装置構成制御データを設定、
変更する際、 該入出力装置構成制御データを、当該サービスプロセッ
サ(SVP)(2)の記憶装置(22)上の中間バッフ
ァ(22a)に一旦展開して、該主記憶中間バッファ(
22a)上で、設定、変更を行い、 且つ、該設定、変更した入出力装置構成制御データに論
理的エラーがないことをチェックした後、上記ファイル
メモリ(21)に格納するように制御することを特徴と
する入出力装置構成制御データの信頼性保証方式。
[Claims] A service processor (SV) that manages the maintenance and operation of the main unit.
In a computer system having a file memory (21) of the service processor (SVP) (2),
), set the input/output device configuration control data stored in
When changing, the input/output device configuration control data is once expanded into the intermediate buffer (22a) on the storage device (22) of the service processor (SVP) (2), and then transferred to the main memory intermediate buffer (22a).
22a) After performing settings and changes on the above, and checking that there are no logical errors in the settings and changed input/output device configuration control data, controlling the data to be stored in the file memory (21). A reliability guarantee method for input/output device configuration control data characterized by:
JP61210278A 1986-09-05 1986-09-05 Reliability securing system for input/output device constitution control data Pending JPS6365553A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61210278A JPS6365553A (en) 1986-09-05 1986-09-05 Reliability securing system for input/output device constitution control data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61210278A JPS6365553A (en) 1986-09-05 1986-09-05 Reliability securing system for input/output device constitution control data

Publications (1)

Publication Number Publication Date
JPS6365553A true JPS6365553A (en) 1988-03-24

Family

ID=16586744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61210278A Pending JPS6365553A (en) 1986-09-05 1986-09-05 Reliability securing system for input/output device constitution control data

Country Status (1)

Country Link
JP (1) JPS6365553A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57123463A (en) * 1981-01-26 1982-07-31 Fujitsu Ltd Memory access control system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57123463A (en) * 1981-01-26 1982-07-31 Fujitsu Ltd Memory access control system

Similar Documents

Publication Publication Date Title
JPS6365553A (en) Reliability securing system for input/output device constitution control data
JP2671160B2 (en) Exception handling method
JPH0432413B2 (en)
JPS60160466A (en) Device for controlling hierarchical sequence
JPS61240320A (en) Magnetic disk controller
JP2524620B2 (en) Input / output control method
JPH1027153A (en) Bus transfer device
JPH0157374B2 (en)
JP2501393B2 (en) Direct memory access device
JPH04128917A (en) Read retrying circuit
JPH06266630A (en) Input/output controller with trace function
JPH0391055A (en) Method for setting hardware lock, hardware lock controller, method and device for detecting hardware lock
JPS59200325A (en) Interruption processing system
JPS5968067A (en) Specifying system for number of run steps
JPH0690711B2 (en) Memory access control method
JPS59106054A (en) Information processing system
JPS61296459A (en) Data processor
JPS6394339A (en) Virtual calculation system
JPH0695982A (en) Device driver with dma transfer debugging function
JPS6039265A (en) Data transfer system
JPS6359633A (en) Virtual computer system
JPH0322151A (en) Data base processor
JPS59194251A (en) Diagnostic system of data processor
JPH04199445A (en) Microprogram load control system
JPS6242222A (en) Transmission system for coordinate data