JPS636175B2 - - Google Patents
Info
- Publication number
- JPS636175B2 JPS636175B2 JP1159882A JP1159882A JPS636175B2 JP S636175 B2 JPS636175 B2 JP S636175B2 JP 1159882 A JP1159882 A JP 1159882A JP 1159882 A JP1159882 A JP 1159882A JP S636175 B2 JPS636175 B2 JP S636175B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- gate
- capacitor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 4
- 238000013459 approach Methods 0.000 claims 4
- 230000003111 delayed effect Effects 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/345—Muting during a short period of time when noise pulses are detected, i.e. blanking
Landscapes
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明は自動車用AM受信機等に使用して好適
なパルス性雑音除去回路システムに関するもので
ある。
なパルス性雑音除去回路システムに関するもので
ある。
このパルス性雑音除去回路として第１図に示す
如くものがある。即ち入力信号に重畳されたパル
ス性雑音をパルス雑音検出回路７にて検出し、該
検出雑音を受けてゲートパルスを発生するゲート
パルス発生回路８の出力を利用して信号系のゲー
ト／信号保持回路９のゲートをその雑音検出期間
遮断し出力に雑音成分があらわれないようにして
なるものである。第２図イ〜ニに第１図の各点イ
〜ニの信号波形を示す。
如くものがある。即ち入力信号に重畳されたパル
ス性雑音をパルス雑音検出回路７にて検出し、該
検出雑音を受けてゲートパルスを発生するゲート
パルス発生回路８の出力を利用して信号系のゲー
ト／信号保持回路９のゲートをその雑音検出期間
遮断し出力に雑音成分があらわれないようにして
なるものである。第２図イ〜ニに第１図の各点イ
〜ニの信号波形を示す。
しかし斯るパルス性雑音除去回路はその雑音除
去期間信号成分も欠除するためAM受信機の場合
のように雑音の時間巾が数100μsにも及ぶものに
あつては信号の不連続さが許容できず実質的な音
質劣化となる。
去期間信号成分も欠除するためAM受信機の場合
のように雑音の時間巾が数100μsにも及ぶものに
あつては信号の不連続さが許容できず実質的な音
質劣化となる。
本発明は、前述した従来回路の欠点の改良に関
するものであり、雑音による信号の欠除部分の前
後をできるだけ滑らかにつなぐことにより音質の
極端な劣化なしにパルス性雑音除去を可能とする
回路を提供することを目的とする。
するものであり、雑音による信号の欠除部分の前
後をできるだけ滑らかにつなぐことにより音質の
極端な劣化なしにパルス性雑音除去を可能とする
回路を提供することを目的とする。
第２図ａに示す如きパルス性雑音を含む信号波
形イを従来の前値ホールド形式で雑音除去した場
合同図ｄの実線の如く信号波形ニになるがこれを
別の手段で信号波形ニの点線で示す如き前後値補
間形で行えばより原信号に近く音質の劣化は少な
い。その補間法として第４図に示す如きパルス性
雑音を含む信号波形ホを遅延時間量が一定（所要
周波数帯域のみ一定であれば良い）でありその直
後に雑音検出期間中信号を遮断直前の信号レベル
にホールドする回路を含むスイツチ回路を通すこ
とにより第４図に示す信号波形ニの点線の波形と
なる。
形イを従来の前値ホールド形式で雑音除去した場
合同図ｄの実線の如く信号波形ニになるがこれを
別の手段で信号波形ニの点線で示す如き前後値補
間形で行えばより原信号に近く音質の劣化は少な
い。その補間法として第４図に示す如きパルス性
雑音を含む信号波形ホを遅延時間量が一定（所要
周波数帯域のみ一定であれば良い）でありその直
後に雑音検出期間中信号を遮断直前の信号レベル
にホールドする回路を含むスイツチ回路を通すこ
とにより第４図に示す信号波形ニの点線の波形と
なる。
ここで遮断時間（t2〜t1）と遅延時間（τ）が
等しいとする信号波形ニのＲ点のレベルは信号波
形ホのＱ点のレベルと等しいから信号波形ホ，ニ
の遮断直前のレベル差（Ｑ−Ｐ）に比例した電流
を遮断期間中前記のホールド回路に注入すれば信
号波形ニを実線の波形とすることが可能となる。
本発明はその具体的方法及び実用回路の改良に関
するものである。
等しいとする信号波形ニのＲ点のレベルは信号波
形ホのＱ点のレベルと等しいから信号波形ホ，ニ
の遮断直前のレベル差（Ｑ−Ｐ）に比例した電流
を遮断期間中前記のホールド回路に注入すれば信
号波形ニを実線の波形とすることが可能となる。
本発明はその具体的方法及び実用回路の改良に関
するものである。
以下本発明の実施例をAMラジオの場合につい
て説明する。第３図は本発明の一実施例を示すパ
ルス雑音除去回路である。同図において３１は中
間周波信号入力端子、４は検波器、９１は検波信
号を所定時間遅延させる遅延回路を示し、具体的
には遅れ位相回路である。９２はゲート回路（ス
イツチS1）を示し、該ゲート回路はゲートパルス
発生器８のゲートパルスハに同期して動作し、ゲ
ートパルスがHIGHの時開き、LOWの時閉じる。
５１は出力端子、９３は遅れ位相回路９１の入出
力端の信号を受けその電位差を検出し該電位差に
比例した電圧を発生する差電圧発生回路、９４は
差電圧発生回路９３の出力信号をホールドするホ
ールド回路を示し、該ホールド回路はゲート回路
（スイツチS2）９４ａとコンデンサ９４ｂから構
成されている。ホールド回路９４のゲート回路９
４ａはゲートパルスハがHIGHの時開き、LOW
の時閉じる。９５は上記ホールド回路の出力電圧
に比例した定電流源を作り出す定電流回路、９５
ｅはその演算増幅器を示し、その（−）入力端子
は抵抗９５ａ（R1）を通してホールド回路９４に
接続され、（＋）入力端子は抵抗９５ｃ（R3）を
通してバツフア回路９５ｆの出力に接続されてい
る。演算増幅器９５ｅの出力端子はゲート回路
（スイツチS3）９６、抵抗９８ａ（R5）を通して
バツフア回路９５ｆの入力及び出力端子５１に接
続されている。ゲート回路９６はゲートパルスハ
に同期して動作し、ゲートパルスがHIGHの時閉
じられ、LOWの時開いている。９８ｂはコンデ
ンサ（C1）、９５ｂ，９５ｄは抵抗（R2）、（R4）
である。
て説明する。第３図は本発明の一実施例を示すパ
ルス雑音除去回路である。同図において３１は中
間周波信号入力端子、４は検波器、９１は検波信
号を所定時間遅延させる遅延回路を示し、具体的
には遅れ位相回路である。９２はゲート回路（ス
イツチS1）を示し、該ゲート回路はゲートパルス
発生器８のゲートパルスハに同期して動作し、ゲ
ートパルスがHIGHの時開き、LOWの時閉じる。
５１は出力端子、９３は遅れ位相回路９１の入出
力端の信号を受けその電位差を検出し該電位差に
比例した電圧を発生する差電圧発生回路、９４は
差電圧発生回路９３の出力信号をホールドするホ
ールド回路を示し、該ホールド回路はゲート回路
（スイツチS2）９４ａとコンデンサ９４ｂから構
成されている。ホールド回路９４のゲート回路９
４ａはゲートパルスハがHIGHの時開き、LOW
の時閉じる。９５は上記ホールド回路の出力電圧
に比例した定電流源を作り出す定電流回路、９５
ｅはその演算増幅器を示し、その（−）入力端子
は抵抗９５ａ（R1）を通してホールド回路９４に
接続され、（＋）入力端子は抵抗９５ｃ（R3）を
通してバツフア回路９５ｆの出力に接続されてい
る。演算増幅器９５ｅの出力端子はゲート回路
（スイツチS3）９６、抵抗９８ａ（R5）を通して
バツフア回路９５ｆの入力及び出力端子５１に接
続されている。ゲート回路９６はゲートパルスハ
に同期して動作し、ゲートパルスがHIGHの時閉
じられ、LOWの時開いている。９８ｂはコンデ
ンサ（C1）、９５ｂ，９５ｄは抵抗（R2）、（R4）
である。
斯る回路構成においてまず入力端子３１にパル
ス雑音が存在しない時の各回路の動作をみると、
ゲート回路９２，９４ａは閉じられ、ゲート回路
９６が開くため出力端子５１には入力信号が単に
遅れ位相回路９１で遅延されて出力される。この
時の入出力波形は第４図の信号波形ホにパルス雑
音が重畳されていない場合とみてよい。また遅延
量はτである。
ス雑音が存在しない時の各回路の動作をみると、
ゲート回路９２，９４ａは閉じられ、ゲート回路
９６が開くため出力端子５１には入力信号が単に
遅れ位相回路９１で遅延されて出力される。この
時の入出力波形は第４図の信号波形ホにパルス雑
音が重畳されていない場合とみてよい。また遅延
量はτである。
次にパルス雑音が入力された場合の、各回路に
おける動作をみる。遅れ位相回路９１の入力端子
には第４図の信号波形ホが印加され、ゲートパル
ス発生回路８の出力にはゲートパルスハが前述し
たタイミングで発生する。ゲートパルスハと入力
信号ホのタイミングは第４図に示される。ゲート
パルスハは信号中のパルス雑音より、早いタイミ
ングで発生する。このタイミング関係は信号が通
過する系とゲートパルスを発生させる系のパルス
雑音に対する遅延量によつてきまる。パルス雑音
入力時、ゲートパルスがHIGHになつて、ゲート
９２，９４ａが開き、ゲート９６が閉じると出力
端子５１にはゲート９６を通した信号が出力され
る。差電圧発生回路９３の出力には第４図におけ
るＰ、Ｑ点間の電位差VPQが発生し、ホールド回
路９４の出力にはゲートパルスがHIGHの時、
VPQが発生し演算増幅器９５ｅの（−）入力端子
に入力される。また出力端子５１に設けたコンデ
ンサ９８ｂ（C1）にはｔ＝t1の時点ではＰ点の電
圧VPが印加されている。そしてt1からt2にかけ
てコンデンサ９８ｂには、演算増幅器９５ｅの出
力電流が充電または、放電される。コンデンサ９
８ｂ端の電圧をVCとすると演算増幅器９５ｅの
出力電圧VOPEは各抵抗９５ａ〜９５ｄをR1＝R2
＝R3＝R4に設定した時(1)式で示される。
おける動作をみる。遅れ位相回路９１の入力端子
には第４図の信号波形ホが印加され、ゲートパル
ス発生回路８の出力にはゲートパルスハが前述し
たタイミングで発生する。ゲートパルスハと入力
信号ホのタイミングは第４図に示される。ゲート
パルスハは信号中のパルス雑音より、早いタイミ
ングで発生する。このタイミング関係は信号が通
過する系とゲートパルスを発生させる系のパルス
雑音に対する遅延量によつてきまる。パルス雑音
入力時、ゲートパルスがHIGHになつて、ゲート
９２，９４ａが開き、ゲート９６が閉じると出力
端子５１にはゲート９６を通した信号が出力され
る。差電圧発生回路９３の出力には第４図におけ
るＰ、Ｑ点間の電位差VPQが発生し、ホールド回
路９４の出力にはゲートパルスがHIGHの時、
VPQが発生し演算増幅器９５ｅの（−）入力端子
に入力される。また出力端子５１に設けたコンデ
ンサ９８ｂ（C1）にはｔ＝t1の時点ではＰ点の電
圧VPが印加されている。そしてt1からt2にかけ
てコンデンサ９８ｂには、演算増幅器９５ｅの出
力電流が充電または、放電される。コンデンサ９
８ｂ端の電圧をVCとすると演算増幅器９５ｅの
出力電圧VOPEは各抵抗９５ａ〜９５ｄをR1＝R2
＝R3＝R4に設定した時(1)式で示される。
VOPE＝VC−（VP−VQ） …(1)
抵抗９８ａ（R5）に流れる電IR5は(2)式で示され
る。
る。
IR5＝VOPE−VC／R5＝VQ−VP／R5 …(2)
またVOは(3)式で示される。
VC＝VP＋IR5／Ｃ …(3)
従つて(3)式は(4)式の様になる。
VC＝VP＋VQ−VP／CR5 …(4)
(4)式において（VQ−VP）はt1からt2にかけて一
定であるためVCは一定電流で充、放電され第４
図の信号波形ニにおいてＰ点とＲ点を直線で結ぶ
ことができる。ｔ＝t2の時点では、再びゲート回
路９２が閉じ、ゲート回路９６が開くため出力端
子５１には遅れ位相回路９１を通過した信号が出
力される。
定であるためVCは一定電流で充、放電され第４
図の信号波形ニにおいてＰ点とＲ点を直線で結ぶ
ことができる。ｔ＝t2の時点では、再びゲート回
路９２が閉じ、ゲート回路９６が開くため出力端
子５１には遅れ位相回路９１を通過した信号が出
力される。
尚、ゲートパルスのHIGH期間（t2−t1）は遅
れ位相回路９１の遅延量τに等しく設定してある
ためＲ点における信号のつながりはスムーズでパ
ルス性雑音は極めて小さく抑圧されることにな
る。
れ位相回路９１の遅延量τに等しく設定してある
ためＲ点における信号のつながりはスムーズでパ
ルス性雑音は極めて小さく抑圧されることにな
る。
また上記実施例ではコンデンサ９８ｂ（C1）を
定電流で充放電させる具体回路の一例として挙げ
たがこれは別の手段で実現してもさしつかえな
い。また、信号の出力端子はバツフア回路９５ｆ
の出力端子としてもよい。
定電流で充放電させる具体回路の一例として挙げ
たがこれは別の手段で実現してもさしつかえな
い。また、信号の出力端子はバツフア回路９５ｆ
の出力端子としてもよい。
また上記実施例においては遅れ位相回路９１の
遅延量τとゲートパルス期間（t2−t1）は等しく
一定として説明したが実際にはその遅延量τを広
い帯域で一定とすることは難かしく数10サイクル
から数100サイクルの区間がほぼ一定になるのみ
であり、またゲートパルス期間（t2−t1）も一定
とはなり得ない。従つてその場合雑音遮断期間
が、終了しゲート回路９２が閉じた時遅れ信号と
補正信号が一致せず第５図ａの実線で示す如く信
号つなぎ目が滑らかでなくなり音質劣化の原因と
なる。また更に雑音パルスが第５図ｂに示す如く
複数個連続して検出されたような場合、ゲートパ
ルス期間が長くなり遮断期間後のつなぎ目が大幅
にずれることになる。
遅延量τとゲートパルス期間（t2−t1）は等しく
一定として説明したが実際にはその遅延量τを広
い帯域で一定とすることは難かしく数10サイクル
から数100サイクルの区間がほぼ一定になるのみ
であり、またゲートパルス期間（t2−t1）も一定
とはなり得ない。従つてその場合雑音遮断期間
が、終了しゲート回路９２が閉じた時遅れ信号と
補正信号が一致せず第５図ａの実線で示す如く信
号つなぎ目が滑らかでなくなり音質劣化の原因と
なる。また更に雑音パルスが第５図ｂに示す如く
複数個連続して検出されたような場合、ゲートパ
ルス期間が長くなり遮断期間後のつなぎ目が大幅
にずれることになる。
第６図はこれらの欠点を是正してなる本発明の
他の実施例を示すブロツク図である。同図におい
て第３図と同一機能部には同一番号を記してあ
る。同図において第３図と異る点はまずゲート回
路９２の後段に抵抗９８ｃ（R6）を設け、該抵抗
とコンデンサ９８（C1）とにより低域フイルタ
を構成せしめ、ゲート回路９２がONとなつた時
の信号つなぎ目を第５図ａの点線で示す如く滑ら
かにせしめていることである。但しこのままで
は、雑音パルスのない通常時の周波数特性の高域
が低下してしまうのでコンデンサ９８ｂと抵抗９
８ｃの値C1・R6できまる時定数と同一の時定数
を有する高域ブースター１００をゲート回路９２
の前段に設けて補正し信号系として平坦な特性を
得ている。また第５図ｃに示す如く、1KHz以上
のような高域の周波数においては入力信号を数
100μsも遮断すると、入力信号は半波長以上失な
われるので、むしろ出力波形をゲートパルス期間
ホールドした方がよい。そこでコンデンサ９４ｂ
（C2）に抵抗９４ｄ（R8）を直列に接続し、これ
により高域において差電圧発生回路９３の出力を
小さくし、ホールドに近い状態にし、上記時定数
C1・R6による効果と合せて第５図Ｃの点線で示
す如く信号のつなぎ目を滑らかにせしめている。
他の実施例を示すブロツク図である。同図におい
て第３図と同一機能部には同一番号を記してあ
る。同図において第３図と異る点はまずゲート回
路９２の後段に抵抗９８ｃ（R6）を設け、該抵抗
とコンデンサ９８（C1）とにより低域フイルタ
を構成せしめ、ゲート回路９２がONとなつた時
の信号つなぎ目を第５図ａの点線で示す如く滑ら
かにせしめていることである。但しこのままで
は、雑音パルスのない通常時の周波数特性の高域
が低下してしまうのでコンデンサ９８ｂと抵抗９
８ｃの値C1・R6できまる時定数と同一の時定数
を有する高域ブースター１００をゲート回路９２
の前段に設けて補正し信号系として平坦な特性を
得ている。また第５図ｃに示す如く、1KHz以上
のような高域の周波数においては入力信号を数
100μsも遮断すると、入力信号は半波長以上失な
われるので、むしろ出力波形をゲートパルス期間
ホールドした方がよい。そこでコンデンサ９４ｂ
（C2）に抵抗９４ｄ（R8）を直列に接続し、これ
により高域において差電圧発生回路９３の出力を
小さくし、ホールドに近い状態にし、上記時定数
C1・R6による効果と合せて第５図Ｃの点線で示
す如く信号のつなぎ目を滑らかにせしめている。
一方、前に述べたようにゲートパルス期間が長
くなつた場合も同じことが言えるためある一定時
間以上、ゲートパルスがHIGHとなつた場合は、
ホールドした方が良い。そこでコンデンサ９４ｂ
（C2）に適当な放電回路（抵抗９４ｃ）を設け、
ゲートパルス期間が長くなつた時には、除々にコ
ンデンサ９４ｂを放電せしめ上記時定数C1・R6
による効果と合せて第５図ｂの点線で示す如く信
号のつなぎ目を滑らかにせしめている。斯る実施
例では、放電回路として抵抗９４ｃ（R7）を用い
ているが定電流回路９５に出力電流が経時的にま
たは、一定時間後に減少する特性をもたせてもよ
い。
くなつた場合も同じことが言えるためある一定時
間以上、ゲートパルスがHIGHとなつた場合は、
ホールドした方が良い。そこでコンデンサ９４ｂ
（C2）に適当な放電回路（抵抗９４ｃ）を設け、
ゲートパルス期間が長くなつた時には、除々にコ
ンデンサ９４ｂを放電せしめ上記時定数C1・R6
による効果と合せて第５図ｂの点線で示す如く信
号のつなぎ目を滑らかにせしめている。斯る実施
例では、放電回路として抵抗９４ｃ（R7）を用い
ているが定電流回路９５に出力電流が経時的にま
たは、一定時間後に減少する特性をもたせてもよ
い。
また実用回路上の問題として大振幅の雑音パル
スが重畳している波形の場合遅れ位相回路９１を
通つたパルス波形の変り方が大きく第５図ｄに示
す如く遮断期間後にもその影響が残る場合があ
り、これもつなぎ目の滑らかさを損う原因の一つ
となる。
スが重畳している波形の場合遅れ位相回路９１を
通つたパルス波形の変り方が大きく第５図ｄに示
す如く遮断期間後にもその影響が残る場合があ
り、これもつなぎ目の滑らかさを損う原因の一つ
となる。
これは第６図に示すように遅れ位相回路９１の
前段にゲートパルスにより制御されるゲート回路
９９（スイツチS4）を設け、雑音パルスをその大
きさに関係なく遮断し前値ホールド形の信号にせ
しめることにより解決できる。ここでホールド用
の容量を設けてもよいが一般には、遅れ位相回路
９１自体がホールド特性を有しているので特に新
たに設ける必要はない。ゲート回路９９の開のタ
イミングはゲート回路９２と同じであるが、閉の
タイミングは同じではなくそれより若干早くか
つ、雑音パルス幅よりも広いか同じ位の適当な値
に設定される。これは同時であると第５図ｅの矢
印で示す部分の如き波形乱れの影響により信号つ
なぎ目の滑らかさが損なわれるのを防ぐためであ
る。これらの追加回路によつて本システムは更に
完全なものとなる。
前段にゲートパルスにより制御されるゲート回路
９９（スイツチS4）を設け、雑音パルスをその大
きさに関係なく遮断し前値ホールド形の信号にせ
しめることにより解決できる。ここでホールド用
の容量を設けてもよいが一般には、遅れ位相回路
９１自体がホールド特性を有しているので特に新
たに設ける必要はない。ゲート回路９９の開のタ
イミングはゲート回路９２と同じであるが、閉の
タイミングは同じではなくそれより若干早くか
つ、雑音パルス幅よりも広いか同じ位の適当な値
に設定される。これは同時であると第５図ｅの矢
印で示す部分の如き波形乱れの影響により信号つ
なぎ目の滑らかさが損なわれるのを防ぐためであ
る。これらの追加回路によつて本システムは更に
完全なものとなる。
以上AMラジオの場合を例にとつて説明した
が、パルス雑音が検出でき、それに伴なうゲート
パルスが発生できればAMラジオのみでなく一般
のオーデイオ機器にも採用できる。また本パルス
雑音の除去回路をモノリシツクic化することによ
り低コストでかつ性能を上げることが可能であ
る。
が、パルス雑音が検出でき、それに伴なうゲート
パルスが発生できればAMラジオのみでなく一般
のオーデイオ機器にも採用できる。また本パルス
雑音の除去回路をモノリシツクic化することによ
り低コストでかつ性能を上げることが可能であ
る。
以上述べたように本発明によれば、パルス性雑
音を良好に除去することができる効果がある。
音を良好に除去することができる効果がある。
第１図は従来のパルス雑音除去回路を示すブロ
ツク図、第２図はその要部各点の波形を示す波信
号形図、第３図は本発明の一実施例を示すパルス
雑音除去回路、第４図、第５図は本発明の説明に
供する信号波形図、第６図は本発明の他の実施例
を示すパルス雑音除去回路である。 ９１…遅延回路、９２，９４ａ，９６，９９…
ゲート回路、９３…差電圧発生回路、９５…定電
流回路、９５ｅ…演算増幅器、９４ｃ，９４ｄ，
９８ｃ…抵抗、９４ｂ，９８ｂ…コンデンサ、９
５ｆ…バツフア回路。
ツク図、第２図はその要部各点の波形を示す波信
号形図、第３図は本発明の一実施例を示すパルス
雑音除去回路、第４図、第５図は本発明の説明に
供する信号波形図、第６図は本発明の他の実施例
を示すパルス雑音除去回路である。 ９１…遅延回路、９２，９４ａ，９６，９９…
ゲート回路、９３…差電圧発生回路、９５…定電
流回路、９５ｅ…演算増幅器、９４ｃ，９４ｄ，
９８ｃ…抵抗、９４ｂ，９８ｂ…コンデンサ、９
５ｆ…バツフア回路。
Claims (1)
- 【特許請求の範囲】 １ 信号に含まれるパルス性雑音を検出してこの
検出期間中信号系を遮断して雑音を除去し、かつ
信号の遮断区間を滑かにつなぐ補間機能を有する
パルス性雑音除去回路において、上記信号を入力
とする遅延回路と、該遅延回路の出力段に挿入さ
れた第１ゲート回路、該ゲート回路の出力段に挿
入された第１のコンデンサと、上記入力信号と上
記遅延回路の出力信号の電位差を検出し、該電位
差に比例した電圧を発生する回路手段と、該回路
手段の出力段に挿入された第２のゲート回路及び
上記回路手段の出力電圧を一時的にホールドする
第２コンデンサと、上記出力電圧に比例した定電
流源を作り出す定電流回路手段と、該定電流回路
手段の出力段と上記第１コンデンサ間に設けられ
てた第３のゲート回路からなることを特徴とする
パルス性雑音除去回路。 ２ 上記遅延回路の出力側の信号系に上記第１の
コンデンサと関連して遅延特性をもたせるための
抵抗と、この遅れ量と等しい進みを有する進み回
路を設けたことを特徴とする特許請求の範囲第１
項記載のパルス性雑音除去回路。 ３ 上記第２のコンデンサは上記第２のゲート回
路と該コンデンサの間に接続された抵抗と共に低
域フイルタを構成してなり、上記入力信号が高域
の時上記電流回路の出力電流が零に近づく特性を
有することを特徴とする特許請求の範囲第１項記
載のパルス性雑音除去回路。 ４ 上記定電流回路は経時的に出力電流が零に近
づくか、または一定時間後出力電流が零に近づく
特性を有することを特徴とする特許請求の範囲第
１項記載のパルス性雑音除去回路。 ５ 上記定電流回路は経時的に出力電流が零に近
づくかまたは一定時間後出力電流が零に近づく特
性を持ち、上記第２のコンデンサは該コンデンサ
に直列に接続された抵抗と共にローパスフイルタ
を構成してなり、上記入力信号が高域の時上記定
電流回路の出力電流が零に近づく特性を持つこと
を特徴とする特許請求の範囲第１項記載のパルス
性雑音除去回路。 ６ 上記遅延回路の前段に第４のゲート回路を設
け、該ゲート回路の動作時間を他のゲート回路の
動作時間よりも常に短かくなるようにしたことを
特徴とする特許請求の範囲第１項記載のパルス性
雑音除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159882A JPS58130632A (ja) | 1982-01-29 | 1982-01-29 | パルス性雑音除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159882A JPS58130632A (ja) | 1982-01-29 | 1982-01-29 | パルス性雑音除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58130632A JPS58130632A (ja) | 1983-08-04 |
| JPS636175B2 true JPS636175B2 (ja) | 1988-02-08 |
Family
ID=11782337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1159882A Granted JPS58130632A (ja) | 1982-01-29 | 1982-01-29 | パルス性雑音除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58130632A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4648118A (en) * | 1984-04-20 | 1987-03-03 | Matsushita Electric Industrial Co., Ltd. | Apparatus for reducing noise in audio signals |
| JP2003283347A (ja) * | 2002-03-26 | 2003-10-03 | Toyota Industries Corp | ノイズ除去回路及び信号処理回路 |
-
1982
- 1982-01-29 JP JP1159882A patent/JPS58130632A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58130632A (ja) | 1983-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3947636A (en) | Transient noise filter employing crosscorrelation to detect noise and autocorrelation to replace the noisey segment | |
| EP0056464B1 (en) | Pulsive noise removing apparatus | |
| US5263191A (en) | Method and circuit for processing and filtering signals | |
| US4630300A (en) | Front-end processor for narrowband transmission | |
| US5428834A (en) | Method and circuit for processing and filtering signals | |
| JPS636175B2 (ja) | ||
| GB1563873A (en) | Noise clearing system | |
| US4531095A (en) | Impulse noise reduction by linear interpolation having immunity to white noise | |
| JPS6035837A (ja) | パルス性雑音の低減装置 | |
| JPS5842661B2 (ja) | Ｆｍ復調器の雑音除去方式 | |
| JPS5934732A (ja) | パルス性雑音除去回路 | |
| JPS5946452B2 (ja) | 雑音除去回路 | |
| KR860001342B1 (ko) | 펄스성 잡음의 저감장치 | |
| JPS623517A (ja) | 巡回形デイジタルフイルタ | |
| JP3213493B2 (ja) | ノイズ除去回路 | |
| JPS6031319A (ja) | パルス性雑音の低減装置 | |
| JP2570485B2 (ja) | 信号補間回路 | |
| JPS6322741B2 (ja) | ||
| JP2519171B2 (ja) | スイッチドキャパシタ形デジタルフィルタ | |
| JPS632497B2 (ja) | ||
| JPS6325544B2 (ja) | ||
| JPH06224711A (ja) | デジタル信号受信回路 | |
| JPS59211322A (ja) | ミユ−テイング方式 | |
| JPS5917732A (ja) | パルス性雑音の低減装置 | |
| JPS5811144B2 (ja) | 雑音抑圧回路 |