JPS6361682B2 - - Google Patents

Info

Publication number
JPS6361682B2
JPS6361682B2 JP19914381A JP19914381A JPS6361682B2 JP S6361682 B2 JPS6361682 B2 JP S6361682B2 JP 19914381 A JP19914381 A JP 19914381A JP 19914381 A JP19914381 A JP 19914381A JP S6361682 B2 JPS6361682 B2 JP S6361682B2
Authority
JP
Japan
Prior art keywords
data
memory
main controller
buffer
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19914381A
Other languages
Japanese (ja)
Other versions
JPS58101301A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP19914381A priority Critical patent/JPS58101301A/en
Publication of JPS58101301A publication Critical patent/JPS58101301A/en
Publication of JPS6361682B2 publication Critical patent/JPS6361682B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B15/00Systems controlled by a computer
    • G05B15/02Systems controlled by a computer electric

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Feedback Control In General (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロセス制御を行なう主制御器と、
主制御器に障害を生じた際、プロセス制御を代行
する副制御器と、主制御器と副制御器との間を仲
介し、かつ、バツクアツプ用のメモリを有する切
替器とからなる等のプロセス制御装置におけるバ
ツクアツプ方式に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention comprises a main controller that performs process control;
A process consisting of a sub-controller that takes over process control when a failure occurs in the main controller, and a switching device that mediates between the main controller and the sub-controller and has backup memory. This relates to a backup method in a control device.

〔従来の技術〕[Conventional technology]

第1図は、かかるプロセス制御装置の一例を示
すブロツク図であり、主制御器MCTと副制御器
SCTとが設けてあるうえ、これらの仲介用とし
て切替器CGが設けてあり、主制御器MCT、副制
御器SCTおよび切替器CGには、各々マイクロプ
ロセツサ等のプロセツサCPUm,CPUsおよび
CPUc、また、プロセス値データならびに制御演
算に用いるパラメータデータの格納を行なうメモ
リMMm,MMsおよびMMcが備えられており、
主制御器MCTのプロセツサCPUmは、メモリ
MMmに対し必要とするデータのアクセスを行な
いながらプロセス制御を実行するものとなつてい
る。
FIG. 1 is a block diagram showing an example of such a process control device, showing a main controller MCT and a sub-controller.
SCT is provided, and a switch CG is provided as an intermediary between these controllers.
It is equipped with a CPUc, and memories MMm, MMs, and MMc for storing process value data and parameter data used for control calculations.
The processor CPUm of the main controller MCT is the memory
Process control is executed while accessing the necessary data to MMm.

また、主制御器MCTに障害を生じたときには、
切替器CGを介する指令により副制御器SCTのプ
ロセツサCPUsが動作を開始し、主制御器MCT
と同様、メモリMMsに対し必要とするデータの
アクセスを行ないながらプロセス制御を代行する
が、複数の主制御器MCTに対して副制御器SCT
は1台のみが設けられるものとなつており、主制
御器と対応して設けられた切替器CGのプロセツ
サCPUcが常時動作し、主制御器MCTからバツ
フアBFmにより一時蓄積されたうえ送出される
プロセス値およびパラメータの各データをメモリ
MMcへ逐次格納のうえ、主制御器MCTの障害に
応じてメモリMMcの内容を副制御器SCTのメモ
リMMsへ転送するものとなつている。
In addition, when a failure occurs in the main controller MCT,
The processor CPUs of the sub-controller SCT start operating according to a command via the switch CG, and the processor CPUs of the main controller MCT
Similarly, process control is performed on behalf of the memory MMs while accessing the necessary data, but the sub-controller SCT is used for multiple main controllers MCT.
Only one processor is installed, and the processor CPUc of the switching device CG installed corresponding to the main controller operates at all times, and the data is temporarily stored and sent from the main controller MCT by the buffer BFm. Memory for process values and parameter data
After being sequentially stored in MMc, the contents of memory MMc are transferred to memory MMs of sub-controller SCT in response to a failure in main controller MCT.

したがつて、メモリMMmの内容とメモリ
MMcの内容とは常に一致しており、メモリMMc
の内容が必要に応じてバツフアBFsを介してメモ
リMMsへ転送されるため、プロセツサCPUsは
主制御器MCTに障害を生じた場合、これの制御
を代行することが可能となる。
Therefore, the contents of memory MMm and memory
It always matches the contents of MMc, and the memory MMc
Since the contents of the memory MMs are transferred to the memory MMs via the buffer BFs as necessary, the processor CPUs can take over control of the main controller MCT in the event of a failure.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、従来においては、主制御器
MCTの全データがバツフアBFmを介してメモリ
MMcへ転送されるものとなつているため、主制
御器MCTにおいて取扱うデータ量が大となれば、
バツフアBFmの同時に蓄積できるデータ量を大
としなければならず、レジスタ等を使用するバツ
フアBFmの構成が大規模となり、装置価格が効
果となる欠点を生ずる。
However, in the past, the main controller
All data of MCT is stored in memory via buffer BFm.
Since the data is transferred to MMc, if the amount of data handled by the main controller MCT becomes large,
The amount of data that can be stored simultaneously in the buffer BFm must be increased, and the configuration of the buffer BFm using registers and the like becomes large-scale, resulting in the disadvantage that the cost of the device becomes an effect.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、上述のプロセス制御装置において、
データの種別に応じ、常時変化するプロセス値デ
ータは主制御器からバツフアを介してメモリへ格
納する定常動作を反復し、常時変化しないパラメ
ータデータはそのデータ値に変化があつたときに
のみ主制御器からバツフアを介してメモリへ格納
するようにしたものである。
The present invention provides the above-mentioned process control device, which includes:
Depending on the type of data, process value data that constantly changes is stored in memory from the main controller via a buffer, and a steady operation is repeated, while parameter data that does not change constantly is controlled by the main controller only when there is a change in the data value. The data is stored from the device to the memory via a buffer.

〔作用〕[Effect]

これにより、主制御器におけるバツフアの稼動
負荷が軽減され、このバツフアの構成を大幅に簡
略化することが可能になる。
This reduces the operating load on the buffer in the main controller, making it possible to greatly simplify the configuration of this buffer.

〔実施例〕〔Example〕

以下、実施例を示す第2図のフローチヤートに
より本発明の詳細を説明する。
The details of the present invention will be explained below with reference to the flowchart of FIG. 2 showing an example.

第2図は、主制御器MCTおよび切替器CGの各
プロセツサCPUm,CPUcによるデータ転送から
びたデータ格納の動作状況を示す。
FIG. 2 shows the operational status of data storage resulting from data transfer by the processors CPUm and CPUc of the main controller MCT and the switch CG.

まず、プロセツサCPUmにおいて「データチ
エツク」により、常時変化するプロセス値データ
か常時変化しないパラメータデータであるかをデ
ータの種別を示すビツトに応じてチエツクし、こ
の種別がプロセス値であり「常時変化データ?」
のYESであれば、これに応じて直ちに「バツフ
アへ転送」のうえ、切替器CGへデータを送出す
るため、プロセツサCPUcが「メモリへ格納」に
より、メモリMMcに対するデータの格納を行な
い、これらの定常動作を反復する。
First, the processor CPUm performs a "data check" to check whether the data is constantly changing process value data or constantly changing parameter data, depending on the bit indicating the type of data. ?”
If YES, in response to this, the processor CPUc immediately "transfers to buffer" and sends the data to the switching device CG, so the processor CPUc stores the data in memory MMc using "store in memory" and stores these data. Repeat steady motion.

これに対し、種別がパラメータであり「常時変
化データ?」のNOであれば、これに応じてプロ
セツサCPUmが「変化あり?」の判断を行ない、
これがYESであれば「バツフアへ転送」がなさ
れ、「メモリへ格納」が行なわれる。一方、「変化
あり?」のNOでは、直ちに最初の「データチエ
ツク」へ戻り、「バツフアへ転送」および「メモ
リへ格納」は行なわれない。
On the other hand, if the type is a parameter and the answer is NO for "Constantly changing data?", the processor CPUm determines "Is there any change?"
If this is YES, "transfer to buffer" is performed and "storage to memory" is performed. On the other hand, if the answer to ``Is there a change?'' is NO, the process immediately returns to the first ``data check,'' and ``transfer to buffer'' and ``storage to memory'' are not performed.

なお、データの種別中、常時変化するデータは
プロセス量を示し常時変化するのに対し、常時変
化しないデータは制御演算用のパラメータであ
り、上位制御装置からの指令変更や人為的な設定
値の変更等のときのみ変化する。このため、常時
変化するデータの量は常時変化しないデータの量
に対し極めて少なく、第2図の方式によれば、バ
ツフアBFmにおいて同時に蓄積せねばならない
データ量が大幅に減少する。
Among the types of data, data that constantly changes indicates process quantities and constantly changes, while data that does not constantly change is a parameter for control calculations and cannot be changed due to changes in commands from a host controller or artificial setting values. Changes only when changes are made. Therefore, the amount of data that constantly changes is extremely small compared to the amount of data that does not change constantly, and according to the method shown in FIG. 2, the amount of data that must be simultaneously stored in the buffer BFm is greatly reduced.

したがつて、バツフアBFmの構成規模を簡略
化することが自在となり、装置価格を大幅に低減
することができると共に、常時変化しないデータ
の転送に充当する時間が極めて減少する。また、
定常動作により常時変化するデータのメモリ
MMcに対する転送は反復されているため、メモ
リMMmとメモリMMcの内容は一致しており、
バツクアツプに支障は生じない。
Therefore, the configuration scale of the buffer BFm can be easily simplified, the device cost can be significantly reduced, and the time devoted to transferring data that does not change constantly is extremely reduced. Also,
Memory for data that constantly changes due to steady operation
Since the transfer to MMc is repeated, the contents of memory MMm and memory MMc match,
There is no problem with backup.

なお、以上説明の方式は、主制御器MCTとバ
ツクアツプ用のメモリMMcを備える装置であれ
ば、副制御器SCTおよび切替器CGの有無にかか
わらず適応できるものであり、装置の構成は条件
に応じて種々の変形が自在である。
The method described above can be applied to any device equipped with a main controller MCT and a backup memory MMc, regardless of the presence or absence of a sub-controller SCT and a switch CG. Various modifications can be made depending on the situation.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明に係るプロセス制
御装置のバツクアツプ方式によれば、簡単な構成
により、主制御器とバツクアツプ用のメモリとの
間を仲介するバツフアの構成が大幅に簡略化さ
れ、装置価格の低減が達せられると共に、常時変
化しないパラメータデータの転送に要する時間が
極めて減少し、大量のデータを取扱うプロセツサ
の稼動負荷が軽減されるものとなり、かつ、バツ
クアツプに支障を生ぜず、各種のプロセス制御装
置において顕著な効果が得られる。
As explained above, according to the backup method of the process control device according to the present invention, the configuration of the buffer that mediates between the main controller and the backup memory is greatly simplified due to the simple configuration. In addition to achieving a reduction in cost, the time required to transfer parameter data that does not change all the time is greatly reduced, and the operating load on processors that handle large amounts of data is reduced. Significant effects can be obtained in process control equipment.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は装置の構成例を示すブロツク図、第2
図は本発明の実施例を示すフローチヤートであ
る。 MCT……主制御器、SCT……副制御器、CG
……切替器、CPUm,CPUs,CPUc……プロセ
ツサ、MMm,MMs,MMc……メモリ、BFm,
BFs……バツフア。
Figure 1 is a block diagram showing an example of the configuration of the device;
The figure is a flowchart showing an embodiment of the invention. MCT...Main controller, SCT...Sub controller, CG
...Switcher, CPUm, CPUs, CPUc...Processor, MMm, MMs, MMc...Memory, BFm,
BFs...batshua.

Claims (1)

【特許請求の範囲】[Claims] 1 主制御器と、これからのプロセス値データお
よび制御演算に用いるパラメータデータを格納す
るバツクアツプ用のメモリと、該メモリへ前記主
制御器からの前記各データを転送するとき該デー
タの一時蓄積を行なうバツフアとを備えるプロセ
ス制御装置において、前記データの種別に応じ、
常時変化する前記プロセス値データは前記主制御
器からバツフアを介して前記メモリへ格納する定
常動作を反復し、常時変化しない前記パラメータ
データはそのデータ値に変化があつたときにのみ
前記主制御器からバツフアを介して前記メモリへ
格納することを特徴としたプロセス制御装置のバ
ツクアツプ方式。
1. A main controller, a backup memory for storing future process value data and parameter data to be used in control calculations, and a backup memory for temporarily storing the data when transferring the data from the main controller to the memory. In a process control device equipped with a buffer, depending on the type of data,
The constantly changing process value data is stored in the memory from the main controller via a buffer, and a steady operation is repeated, and the constantly changing parameter data is stored in the main controller only when there is a change in the data value. A backup method for a process control device, characterized in that data is stored in the memory via a buffer.
JP19914381A 1981-12-10 1981-12-10 Back-up system of process controller Granted JPS58101301A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19914381A JPS58101301A (en) 1981-12-10 1981-12-10 Back-up system of process controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19914381A JPS58101301A (en) 1981-12-10 1981-12-10 Back-up system of process controller

Publications (2)

Publication Number Publication Date
JPS58101301A JPS58101301A (en) 1983-06-16
JPS6361682B2 true JPS6361682B2 (en) 1988-11-30

Family

ID=16402858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19914381A Granted JPS58101301A (en) 1981-12-10 1981-12-10 Back-up system of process controller

Country Status (1)

Country Link
JP (1) JPS58101301A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6081602A (en) * 1983-10-11 1985-05-09 Ohkura Electric Co Ltd Backup system of process controller

Also Published As

Publication number Publication date
JPS58101301A (en) 1983-06-16

Similar Documents

Publication Publication Date Title
DE69615611D1 (en) External storage system with redundant storage controls
JPH0341859B2 (en)
JPS6361682B2 (en)
JPH0239256A (en) Memory system
JPH0520196A (en) Disk cache controller
JPS6222162A (en) Disk cash control system
JPS6235706B2 (en)
JPH0520107A (en) Dual controller
JPS58178404A (en) External arithmetic unit of sequence controller
JPH047771A (en) Composite system
JPS6155136B2 (en)
JPH07319720A (en) System switching method for processor
JPH0329041A (en) Decentralized paging control system
JPH07219800A (en) Method for making data of control arithmetic unit equivalent and the control arithmetic unit
JPH06214939A (en) Dma controller
JP2644857B2 (en) Data transfer method
JP2841432B2 (en) Data transfer device
JPH0442462A (en) Magnetic disk subsystem
JPH04205518A (en) Disk device control system
JPH0319961B2 (en)
JPH08221106A (en) Programmable controller
JPS63208143A (en) Prom device
JPH0273420A (en) Semiconductor disk device
JPS60103446A (en) Controller of auxiliary memory
JPS604498B2 (en) How to combine an electronic computer and a direct memory access device