JPS6235706B2 - - Google Patents
Info
- Publication number
- JPS6235706B2 JPS6235706B2 JP57119019A JP11901982A JPS6235706B2 JP S6235706 B2 JPS6235706 B2 JP S6235706B2 JP 57119019 A JP57119019 A JP 57119019A JP 11901982 A JP11901982 A JP 11901982A JP S6235706 B2 JPS6235706 B2 JP S6235706B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- area
- variable memory
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 4
- 230000005856 abnormality Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004886 process control Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】
本発明は、プロセス制御等に用いる制御器にお
けるメモリのバツクアツプ方法に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for backing up memory in a controller used for process control and the like.
近来、プロセツサを備えた制御器が汎用される
傾向にあり、可変メモリを設けて必要とするデー
タのアクセスを行なつているが、基本的かつ重要
なデータは、電源断・ノイズ等により消滅するの
に備え、電源断等によつても格納内容の消滅しな
い書込メモリを設けたうえ、これの格納エリヤを
分割して数種類の基本的かつ重要なデータを格納
し、分割された格納エリヤの指定をスイツチ等に
より行なつておき、可変メモリのデータが消滅し
た際、書込メモリにおける指定された格納エリヤ
のデータを転送し、可変メモリへ格納することが
行なわれている。 In recent years, there has been a tendency for controllers equipped with processors to be used widely, and variable memory is installed to access the necessary data, but basic and important data is lost due to power outages, noise, etc. In preparation for this, we have provided a write memory whose stored contents will not be lost even in the event of a power outage, etc., and we have divided the storage area of this memory to store several types of basic and important data. The designation is made by a switch or the like, and when the data in the variable memory disappears, the data in the designated storage area in the write memory is transferred and stored in the variable memory.
しかし、従来においては、スイツチ等による人
為的な操作を要するため、取扱が面倒であると共
に、誤操作を生ずる等の欠点を招来していた。 However, in the past, manual operation using a switch or the like is required, which is cumbersome to handle and causes drawbacks such as erroneous operation.
本発明は、従来のかゝる欠点を根本的に解決す
る目的を有し、可変メモリと書込メモリとの間に
おけるデータの転送を自動的かつ合理的なものと
した極めて効果的な、メモリのバツクアツプ方法
を提供するものである。 The present invention aims to fundamentally solve such drawbacks of the conventional technology, and provides a highly effective memory system that automatically and rationally transfers data between a variable memory and a write memory. It provides a backup method.
以下、実施例を示す図によつて本発明の詳細を
説明する。 Hereinafter, details of the present invention will be explained with reference to figures showing examples.
第１図は、制御器CTの構成を示すブロツク図
であり、マイクロプロセツサ等のプロセツサ
CPUを中心とし、固定メモリROM、可変メモリ
RAM、書込メモリPROMおよびインターフエイ
スI/F1，I/F2等を周辺に配し、これらを母線BUS
により接続しており、固定メモリROMへ格納さ
れた命令をプロセツサCPUが実行し、インター
フエイスI/F2を介して与えられるプロセスからの
入力データDiおよび、インターフエイスI/F1を介
して端末機器TEから与えられたうえ、可変メモ
リRAMに格納されている基本的なデータに基づ
き、必要とするデータを可変メモリRAMへアク
セスしながら制御演算動作を行ない、インターフ
エイスI/F2を介して出力データDoをプロセスへ
と送出している。 Figure 1 is a block diagram showing the configuration of the controller CT, which includes a processor such as a microprocessor.
Mainly CPU, fixed memory ROM, variable memory
RAM, write memory PROM, interface I/F 1 , I/F 2 , etc. are arranged around the bus line BUS.
The processor CPU executes the instructions stored in the fixed memory ROM, and receives input data Di from the process provided via interface I/F 2 and the terminal via interface I/F 1 . Based on the basic data given from the device TE and stored in the variable memory RAM, the necessary data is accessed to the variable memory RAM, performs control calculation operations, and is sent via interface I/F 2 . Output data Do is sent to the process.
また、母線BUSと書込メモリPROMとの間に
は、ライター（書込回路）WRTが挿入されてお
り、書込メモリPROMに対するデータの書込およ
び、書込メモリPROMからのデータの読出しがラ
イターWRTを介して行なわれるものとなつてい
る。 In addition, a writer (writing circuit) WRT is inserted between the bus BUS and the write memory PROM, and the writer writes data to the write memory PROM and reads data from the write memory PROM. This will be done via WRT.
第２図Ａは可変メモリRAMの格納状況、同図
Ｂは書込メモリPROMの格納状況を示す図であ
り、可変メモリRAMの基本的かつ重要なデータ
を格納するデータエリヤEdには、所定の形態を
有するキーワードKW1，KW2がデータと共に格
納されており、キーワードKW1，KW2が所定の
形態を維持しているか否かにより、データエリヤ
Edのデータが正常か否かを判断できるものとな
つている。 Figure 2A shows the storage status of the variable memory RAM, and Figure 2B shows the storage status of the write memory PROM. Keywords KW 1 and KW 2 having a form are stored together with data, and the data area is determined depending on whether the keywords KW 1 and KW 2 maintain a predetermined form.
It is possible to judge whether Ed's data is normal or not.
また、書込メモリPROMの格納エリヤは各エリ
ヤE1〜Enへ分割されており、後述のとおり、端
末機器TEからの書込指示に応じ、可変メモリ
RAMにおけるデータエリヤEdのデータがまず第
１エリヤE1へ格納され、つぎの書込指示に応じ
て同様のデータが第２エリヤE2へ格納され、書
込指示のある度毎に次位のエリヤへ順次にデータ
エリヤEdのデータが格納されるものとなつてい
る。 In addition, the storage area of the write memory PROM is divided into areas E 1 to En, and as described later, the variable memory
The data in the data area Ed in the RAM is first stored in the first area E1 , and in response to the next write instruction, similar data is stored in the second area E2 , and each time there is a write instruction, the data in the next area The data in the data area Ed is stored in the data area in sequence.
したがつて、端末機器TEからデータエリヤEd
へ格納された基本的かつ重要なデータは、これを
更新する度毎に書込メモリPROMの各エリヤE1
〜Enへ順次に格納することが自在となつてお
り、これらのデータを用いれば、可変メモリ
RAMのデータに異常を生じたときのバツクアツ
プが可能となる。 Therefore, from the terminal equipment TE to the data area Ed
Basic and important data stored in each area of the write memory PROM E 1 is written every time it is updated.
~ En can be stored sequentially, and if these data are used, variable memory
Backup is possible when an error occurs in RAM data.
第３図は、プロセツサCPUによる制御動作の
フローチヤートであり、可変メモリ“RAM”の
キーワード・チエツク”を行ない、“キーワード
正常？”がNOであれば、書込メモリ“PROMの
最新データをRAMへ格納”により、各エリヤE1
〜En中における最後にデータの格納されたエリ
ヤのデータを可変メモリRAMへ転送し、これの
データエリヤEdへ格納する。 FIG. 3 is a flowchart of the control operation by the processor CPU, in which a keyword check of the variable memory "RAM" is performed, and a check is performed to check whether the keyword is normal or not. ” is NO, each area E 1 is
The data in the area in which data is stored last during ~En is transferred to the variable memory RAM and stored in its data area Ed.
このため、可変メモリRAMのデータに異常を
生ずれば、書込メモリPROMにおける最新のデー
タにより置換され、バツクアツプが自動的に行な
われる。 Therefore, if an abnormality occurs in the data in the variable memory RAM, it is replaced with the latest data in the write memory PROM, and a backup is automatically performed.
また、“キーワード正常？”がYESであれば端
末機器TEからの“書込指示あり？”を判断し、
これがYESとなれば、可変メモリ“RAMのデー
タをPROMの次位エリヤへ格納”する。 Also, if “Keyword normal?” is YES, it is determined whether “Write instruction is given” from the terminal device TE, and
If this is YES, the variable memory "RAM data is stored in the next area of PROM".
ついで、端末機器TEからの“読出指示あ
り？”を判断し、これがYESとなれば、書込メ
モリ“PROMの指定エリヤからデータをRAMへ
格納”により、端末機器TEによつて指定された
エリヤのデータを可変メモリRAMにおけるデー
タエリヤEdへ格納する。 Next, it is determined whether there is a read instruction from the terminal device TE, and if it is YES, the write memory “stores data from the specified area of PROM to RAM” is used to store the data in the area specified by the terminal device TE. The data is stored in the data area Ed in the variable memory RAM.
したがつて、必要に応じ、端末機器の操作によ
り可変メモリRAMと書込メモリPROMとの間に
おけるデータの転送が自在に行なわれ、人為的な
バツクアツプも任意となる。 Therefore, data can be freely transferred between the variable memory RAM and the write memory PROM as needed by operating the terminal equipment, and manual backup is also unnecessary.
たゞし、特に端末機器TEを用いず、制御器CT
内へ転送操作用のスイツチ等を設けてもよく、第
１図の構成は選定が任意であると共に、データエ
リヤEdにおけるキーワードKW1，KW2の数は、
条件に応じて選定すればよい等、本発明は種々の
変形が自在である。 However, without using the terminal equipment TE, the controller CT
A switch or the like for transfer operation may be provided in the data area Ed, and the configuration shown in FIG. 1 can be selected arbitrarily, and the number of keywords KW 1 and KW 2 in the data area Ed is
The present invention can be modified in various ways, such as by selecting according to the conditions.
以上の説明により明らかなとおり本発明によれ
ば、可変メモリにおけるデータの異常発生に対す
るバツクアツプが自動的に行なわれると共に、人
為的操作によつてもバツクアツプが自在となるた
め、プロセス制御用等の制御器において顕著な効
果が得られる。 As is clear from the above explanation, according to the present invention, backup is automatically performed in response to the occurrence of data abnormality in variable memory, and backup can be performed freely even by manual operation, so that data can be easily backed up for process control, etc. A remarkable effect can be obtained in the vessel.
図は本発明の実施例を示し、第１図は構成を示
すブロツク図、第２図Ａは固定メモリの格納状況
を示す図、同図Ｂは書込メモリの格納状況を示す
図、第３図は制御動作を示すフローチヤートであ
る。
CT……制御器、CPU……プロセツサ、RAM…
…可変メモリ、PROM……書込メモリ、Ed……
データエリヤ、KW1，KW2……キーワード、E1
〜En……エリヤ。
The figures show an embodiment of the present invention, in which FIG. 1 is a block diagram showing the configuration, FIG. 2A is a diagram showing the storage situation of the fixed memory, FIG. The figure is a flowchart showing the control operation. CT...Controller, CPU...Processor, RAM...
...Variable memory, PROM...Writing memory, Ed...
Data area, KW 1 , KW 2 ...Keyword, E 1
~En...Elijah.
Claims (1)
メモリのデータをバツクアツプ用として分割され
た各エリヤへ順次に格納する書込メモリを備えた
制御器において、前記可変メモリにおけるデータ
エリヤのキーワードをチエツクし、異常を検知し
たときに前記書込メモリにおける最新のデータを
前記可変メモリのデータエリヤへ格納すると共
に、書込指令に応じて前記可変メモリにおけるデ
ータエリヤのデータを前記書込メモリの次位エリ
ヤへ格納し、かつ、読出指示に応じて前記書込メ
モリにおける指定されたエリヤのデータを前記可
変メモリのデータエリヤへ格納することを特徴と
したメモリのバツクアツプ方法。1. In a controller equipped with a processor, a variable memory, and a write memory that sequentially stores data in the variable memory into separate areas for backup, a keyword in the data area in the variable memory is checked to detect an abnormality. at the same time, storing the latest data in the write memory in a data area of the variable memory, and storing the data in the data area in the variable memory in the next area of the write memory in response to a write command; A method for backing up a memory, further comprising storing data in a designated area in the write memory into a data area of the variable memory in response to a read instruction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57119019A JPS5911596A (en) | 1982-07-08 | 1982-07-08 | Method for backing up memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57119019A JPS5911596A (en) | 1982-07-08 | 1982-07-08 | Method for backing up memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5911596A JPS5911596A (en) | 1984-01-21 |
| JPS6235706B2 true JPS6235706B2 (en) | 1987-08-03 |
Family
ID=14750968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57119019A Granted JPS5911596A (en) | 1982-07-08 | 1982-07-08 | Method for backing up memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911596A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60232000A (en) * | 1984-05-01 | 1985-11-18 | Meidensha Electric Mfg Co Ltd | Data processing system of non-volatile memory |
| JPS6262624A (en) * | 1985-09-12 | 1987-03-19 | Yaesu Musen Co Ltd | Antenna matching device |
| FR2766593B1 (en) * | 1997-07-25 | 1999-10-01 | Aerospatiale | METHOD AND DEVICE FOR PROTECTING DATA OF AN ELECTRONIC SYSTEM AGAINST IONIZING AGGRESSION |
-
1982
- 1982-07-08 JP JP57119019A patent/JPS5911596A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5911596A (en) | 1984-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6237008B1 (en) | System and method for enabling pair-pair remote copy storage volumes to mirror data in another storage volume | |
| US6912687B1 (en) | Disk array storage subsystem with parity assist circuit that uses scatter-gather list | |
| JPS6235706B2 (en) | ||
| JP3066753B2 (en) | Storage controller | |
| JPH03503690A (en) | Tape drive control unit for interconnection between host computer and tape drive and method of operation thereof | |
| JPH0293721A (en) | Copying and transferring system for magnetic disk device | |
| JPS59180897A (en) | Double structure system of battery back-up memory | |
| JPH0119184B2 (en) | ||
| JPS61134859A (en) | Backup controlling system of memory | |
| JP3131844B2 (en) | Terminal device and memory dump transfer method for terminal device | |
| JPS6243408Y2 (en) | ||
| JP2775865B2 (en) | Fault analysis information collection method for peripheral control devices | |
| JP2810265B2 (en) | Data storage device and information processing system | |
| JPS6121539A (en) | Generation management system of data file | |
| JPS62233860A (en) | Roll-back system for data base | |
| JP2001350673A (en) | Flash memory access control method | |
| JPS62171057A (en) | Control system for disk cache device | |
| JPH01276354A (en) | Information processor | |
| JP2001265536A (en) | Data damage testing method for hierarchical storage system | |
| JPH046027B2 (en) | ||
| JPS6349817B2 (en) | ||
| JPS58169662A (en) | System operating system | |
| Nagler | Recovery for computer switchover in a real-time system | |
| JPS5940400A (en) | Semiconductor external storage controller | |
| JPS6054062A (en) | Input and output data transfer system |