JPS6358560A - Data processing system - Google Patents

Data processing system

Info

Publication number
JPS6358560A
JPS6358560A JP20154586A JP20154586A JPS6358560A JP S6358560 A JPS6358560 A JP S6358560A JP 20154586 A JP20154586 A JP 20154586A JP 20154586 A JP20154586 A JP 20154586A JP S6358560 A JPS6358560 A JP S6358560A
Authority
JP
Japan
Prior art keywords
data
program
processing
data processing
dmac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20154586A
Other languages
Japanese (ja)
Inventor
Koichiro Yabu
藪 幸一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20154586A priority Critical patent/JPS6358560A/en
Publication of JPS6358560A publication Critical patent/JPS6358560A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain a simple, compact and inexpensive data processor which is free from maintenance and control and has the reduced data reading time, by transferring the data on a working program stored in a fixed memory to a main memory before start of the processing and using said data for processing. CONSTITUTION:In case of a system rising a power supply is first applied and a CPU 1 is released from its reset state. The program processing is started at a prescribed address of a PROM 10. An initial program loader initializes a DMAC 9 to set it under a data transfer enable state and starts the DMAC 9. Then the DMAC 9 starts the transfer of data from a set address of an MROM 8 and stores the transferred data in a set address of a DRAM 7. Hereafter the data equivalent to the set length are transferred. When the transfer of data is through, a processing program is carried out and a circuit connecting action is started. Thus a program can be carried out just by loading the program stored in the MROM 8 to a main memory 11.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野〉 この発明は、構内交換I(PBX>やボタン電話装置に
適用可能なデータ処理システムに関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a data processing system applicable to a private branch exchange I (PBX) or a key telephone device.

(従来の技術) 第3図に従来のデータ処理システムを示す。(Conventional technology) FIG. 3 shows a conventional data processing system.

同図において、1はシステム全体を統括制御するCPU
、2はメモリ回路、3はフロッピーディスクコントロー
ラ(FCC) 、5はシリアルインタフェース回路(S
IO)を示す。これらは、バス6によって相互に接続さ
れている。メモリ回路2は、PRO)l、 DRAt(
から構成され、PRO)iにはシステム立上げ時に使用
されるイニシャルプログラムローダが格納され、DRA
)lにはシステム(例えば、PBX)の処理手順プログ
ラムがロードされて用いられる。
In the figure, 1 is a CPU that centrally controls the entire system.
, 2 is a memory circuit, 3 is a floppy disk controller (FCC), and 5 is a serial interface circuit (S
IO). These are interconnected by a bus 6. The memory circuit 2 includes PRO)l, DRAt(
The initial program loader used at system startup is stored in PRO)i, and the DRA
)1 is loaded with a system (for example, PBX) processing procedure program and used.

フロッピーディスクコントローラ3には、フロッピーデ
ィスク4が接続され、フロッピーディスク4には、上記
処理手順プログラムが格納されている。フロッピーディ
スクコントローラ3は、フロッピーディスク4を制御し
て、データの読出し及び書込みを行う。シリアルインタ
フェース回路5には、システムの各部(PBXのトラン
ク回路、スイッチ回路に)が接続され、データの送受制
御がこのシリアルインタフェース回路5を介して行われ
る。
A floppy disk 4 is connected to the floppy disk controller 3, and the floppy disk 4 stores the above-mentioned processing procedure program. The floppy disk controller 3 controls the floppy disk 4 to read and write data. The serial interface circuit 5 is connected to each part of the system (PBX trunk circuit, switch circuit), and data transmission and reception control is performed via the serial interface circuit 5.

以上のように構成されたシステムにおいては、電源投入
等によるシステムの立上げ時には、メモリ回路2のPR
OHに格納されたイニシャルプログラムローダが起動さ
れる。イニシャルプログラムローダに制御され、フロッ
ピーコントローラ3はフロッピーディスク4内の処理手
順プログラムのデータを読出す。続出されたデータは、
メモリ回路2のDRAMに転送される。この後、CPL
llはDRAM内の処理手順プログラムに基づいて各部
を制御する。
In the system configured as described above, when the system is started up by turning on the power, etc., the PR of the memory circuit 2 is
The initial program loader stored in OH is activated. Under the control of the initial program loader, the floppy controller 3 reads data of the processing procedure program from the floppy disk 4. The continued data is
The data is transferred to the DRAM of the memory circuit 2. After this, C.P.L.
ll controls each part based on a processing procedure program in the DRAM.

しかしながら、上記のようなシステムによると、システ
ムの立上げ前にプログラムが格納されている外部記憶装
置は、フロッピーディスク等の機械的構成部分を含むも
のであり、大型、複雑であり、しかも、比較的高価なも
のであった。また機械的構成部分は、保守、整備が必要
で煩雑なものであった。また、データを機械的に読出す
ために時間を多く必要とするという欠点があった。
However, according to the above-mentioned system, the external storage device in which the program is stored before the system is started up includes mechanical components such as floppy disks, and is large and complicated, and moreover, compared to It was expensive. In addition, the mechanical components require complicated maintenance and maintenance. Another drawback is that it takes a lot of time to mechanically read the data.

(発明が解決しようとする問題点) 上記のように、従来のデータ処理システムによると、シ
ステムが立上げられる以前にプログラムが格納されてい
る外部記憶装置に機械的構成部分があり、大型、複雑、
高価であり、保守、整備が必要でデータ読出しのための
時間が多くなるという問題がめった。本発明はこのよう
な従来のデータ処理システムの欠点に鑑みなされたもの
で、その目的は、小型、簡素、廉価であり、保守、整備
が不要で、データの読出し時間が比較的短い外部記憶装
置を有するデータ処理システムを提供することである。
(Problems to be Solved by the Invention) As mentioned above, according to conventional data processing systems, mechanical components are large and complex in the external storage device where programs are stored before the system is started up. ,
Problems often arise that they are expensive, require maintenance and maintenance, and take a lot of time to read data. The present invention was devised in view of the drawbacks of the conventional data processing systems, and its purpose is to provide an external storage device that is small, simple, inexpensive, requires no maintenance or maintenance, and has a relatively short data read time. An object of the present invention is to provide a data processing system having the following features.

[発明の構成] (問題点を解決するための手段) 本発明では、書換え可能な主メモリと、この主メモリ内
勤作の動作プログラムに基づきデータ処理を行うCPU
と、上記データ処理に必要なスクラッチ領域を含む動作
プログラムが格納された固定記憶メモリとを具備し、上
記データ処理の開始前に上記固定記憶メモリ内の動作プ
ログラムのデータを上記メモリに転送して、上記データ
処理時に用いるようにデータ処理システムを構成したも
のである。
[Structure of the Invention] (Means for Solving the Problems) The present invention includes a rewritable main memory and a CPU that processes data based on an operating program working in the main memory.
and a fixed storage memory storing an operating program including a scratch area necessary for the data processing, and transfers the data of the operating program in the fixed storage memory to the memory before starting the data processing. , a data processing system configured to be used during the above data processing.

(作用) 上記構成によると、固定記憶メモリなので、機械的構成
を含む外部記憶装置に比べて小型、簡素、低置、保守整
備不要、データ続出時間の短縮化をはかることができ、
しかも、固定記憶メモリに格納されている動作プログラ
ムにはスクラッチ領域があり、そのまま、主メモリにロ
ードして使用することが可能となる。
(Function) According to the above configuration, since it is a fixed storage memory, it is smaller, simpler, lower-mounted, requires no maintenance, and can shorten the time for continuous data output compared to external storage devices including mechanical configurations.
Moreover, the operating program stored in the fixed storage memory has a scratch area, so that it can be loaded into the main memory and used as is.

(実施例) 以下、図面を参照して本発明の一実施例を説明する。第
1図において、第3図と同一の構成要素には同一番号を
付して、その説明を省略する。
(Example) Hereinafter, an example of the present invention will be described with reference to the drawings. In FIG. 1, the same components as in FIG. 3 are given the same numbers and their explanations will be omitted.

11は、主メモリを示し、PROHloと、DRA)1
7とからなる。PROHloには、イニシャルプログラ
ムローダが格納されている。DRAM7には、CPU1
が使用する処理手順プログラムが格納される。8はHR
O)fを示す。この)IROHBには、システムの処理
手順プログラムが格納されている。処理手順プログラム
は、スクラッチ領域を含んだものとなっており、DRA
M7にロードされると、そのままで実行され1qる形式
となっている。9はダイレクトメモリアクセスコントロ
ーラ(DHAC)を示す。DHAC9はPROH10内
のイニシャルプログラムローダの制御のもとに、HRO
M8のプログラムをDRA)17ヘデータ転送する。
11 indicates the main memory, PROHlo, DRA) 1
It consists of 7. An initial program loader is stored in PROHlo. DRAM7 has CPU1
Stores processing procedure programs used by. 8 is HR
O) indicates f. This) IROHB stores a system processing procedure program. The processing procedure program includes a scratch area, and the DRA
When loaded into the M7, it is executed as is and runs 1q. 9 indicates a direct memory access controller (DHAC). DHAC9 is under the control of the initial program loader in PROH10.
Transfer data of M8 program to DRA)17.

以上のように構成されたシステムのシステム立上げ時の
動作を、第2図のフローチャートに基づいて説明する。
The operation of the system configured as described above at the time of system startup will be explained based on the flowchart shown in FIG.

先ず、電源が投入されて、CPtJlが、リセット状態
から解除される(12)。PRO)110の所定番地よ
り、プログラム処理が開始され(13) 、イニシャル
プログラムローダはD)IAc 9を初期設定してデー
タ転送が可能な状態に置きD)IAc9を起動する(1
4)。すると、DHAC9は設定された)lROH8の
アドレスからデータの転送を開始し、転送したデータを
設定されたDRAM 7のアドレスへ格納しく15)、
以下設定されたレングス分のデータ転送が行われる(1
6)。転送が終了すると、処理プログラムを実行して回
線接続動作を開始する(11)。
First, the power is turned on and CPtJl is released from the reset state (12). PRO) 110 starts program processing (13), and the initial program loader D) initializes the IAc 9 to enable data transfer D) starts the IAc 9 (1)
4). Then, the DHAC 9 starts transferring data from the set address of the ROH 8, and stores the transferred data to the set address of the DRAM 7.15)
Data transfer for the length set below is performed (1
6). When the transfer is completed, the processing program is executed to start the line connection operation (11).

このようにして本実施例では、PBXやボタン電話装置
のように、必要なデータを取込みストアする・等のため
に必要となるスクラッチ領域を含んだプログラムが)(
ROFi8に格納されているため、このプログラムを主
メモ1月1にロードするだけで、プログラムの実行が可
能となる。しかも、通常、ROMにはスクラッチ領域を
持つプログラムを格納しないので、ROM内のプログラ
ムはロードされたときのスクラッチ領域を考慮して複雑
なものとなるが、本発明ではスクラッチ領域を含めてプ
ログラムでき、簡素なプログラムとなる。
In this way, in this embodiment, a program including a scratch area necessary for importing and storing necessary data, such as a PBX or a key telephone device, is
Since it is stored in the ROFi8, the program can be executed simply by loading it into the main memo January 1. Moreover, since programs with scratch areas are not normally stored in ROM, programs in ROM become complicated considering the scratch area when loaded, but with the present invention, programs including the scratch area can be programmed. , it becomes a simple program.

[発明の効果] 以上説明したように、本発明によれば、小型、簡素、廉
価であり、保守、整備が不要で、データの読出し時間を
比較的短かくすることが可能となる。
[Effects of the Invention] As described above, according to the present invention, the device is small, simple, and inexpensive, requires no maintenance or maintenance, and can relatively shorten data read time.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のブロック図、第2図は第1
図の一実施例の動作を説明するためのフローチャート、
第3図は従来のデータ処理システムのブロック図である
。 1・・・CPU 5・・・シリアルインタフェース回路 6・・・バス 7・・・DRAM 8・・・MROM 9・・・DMAC 10・FROM 11・・・主メモリ 代理人 弁理士  則 近 憲 缶 周  山王 − 第1図 第  3  図     470゛・1″−71スフ第
2図
FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a block diagram of an embodiment of the present invention.
A flowchart for explaining the operation of one embodiment of the figure,
FIG. 3 is a block diagram of a conventional data processing system. 1...CPU 5...Serial interface circuit 6...Bus 7...DRAM 8...MROM 9...DMAC 10.FROM 11...Main memory agent Patent attorney Nori Chika Ken Shu Sanno - Figure 1 Figure 3 470゛・1''-71 Suf Figure 2

Claims (1)

【特許請求の範囲】[Claims] 書換え可能な主メモリと、この主メモリ内の動作プログ
ラムに基づきデータ処理を行うCPUと、前記データ処
理に必要なスクラッチ領域を含む動作プログラムが格納
された固定記憶メモリとを具備し、前記データ処理の開
始前に前記固定記憶メモリ内の動作プログラムのデータ
を前記メモリに転送して、前記データ処理時に用いるこ
とを特徴とするデータ処理システム。
The main memory includes a rewritable main memory, a CPU that performs data processing based on an operating program in the main memory, and a fixed storage memory that stores an operating program including a scratch area necessary for the data processing. A data processing system characterized in that data of an operating program in the fixed storage memory is transferred to the memory before the start of the data processing, and is used during the data processing.
JP20154586A 1986-08-29 1986-08-29 Data processing system Pending JPS6358560A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20154586A JPS6358560A (en) 1986-08-29 1986-08-29 Data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20154586A JPS6358560A (en) 1986-08-29 1986-08-29 Data processing system

Publications (1)

Publication Number Publication Date
JPS6358560A true JPS6358560A (en) 1988-03-14

Family

ID=16442825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20154586A Pending JPS6358560A (en) 1986-08-29 1986-08-29 Data processing system

Country Status (1)

Country Link
JP (1) JPS6358560A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261759A (en) * 1988-04-13 1989-10-18 Canon Inc Computer system
JPH01261760A (en) * 1988-04-13 1989-10-18 Canon Inc Computer system
JPH01261758A (en) * 1988-04-13 1989-10-18 Canon Inc Computer system
KR100634436B1 (en) 2004-09-23 2006-10-16 삼성전자주식회사 Multi chip system and its boot code fetch method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261759A (en) * 1988-04-13 1989-10-18 Canon Inc Computer system
JPH01261760A (en) * 1988-04-13 1989-10-18 Canon Inc Computer system
JPH01261758A (en) * 1988-04-13 1989-10-18 Canon Inc Computer system
KR100634436B1 (en) 2004-09-23 2006-10-16 삼성전자주식회사 Multi chip system and its boot code fetch method
US7533253B2 (en) 2004-09-23 2009-05-12 Samsung Electronics Co., Ltd. System and method for fetching a boot code

Similar Documents

Publication Publication Date Title
JPS5835295B2 (en) Data transfer method in master-slave system
JPS6358560A (en) Data processing system
JPS61180352A (en) Down-loading system for program
JPS58112118A (en) Program loading processing system
JPS59106039A (en) Remote loading processing system of communication control program
JPH01261758A (en) Computer system
JPS5925320B2 (en) Shared storage controller
JPH1083367A (en) Peripheral device controller
JPH04104358A (en) Micro computer device
JPS625759A (en) Information remedy system
JP2522412B2 (en) Communication method between programmable controller and input / output device
JPS6146552A (en) Information processor
JP3131844B2 (en) Terminal device and memory dump transfer method for terminal device
JPS6148746B2 (en)
JPH01199257A (en) Data transfer controller
JPS6213704B2 (en)
JPS61271555A (en) Transferring system for direct memory access
JPH0142193Y2 (en)
JPS596407B2 (en) Initial program loading method
JPH01130250A (en) Memory transfer system
JPH0227689B2 (en)
JPH0347541B2 (en)
JPH02247731A (en) Information processor
JPH01246652A (en) Program loading system
JPH04273556A (en) Communication processor activating system