JPS58112118A - Program loading processing system - Google Patents

Program loading processing system

Info

Publication number
JPS58112118A
JPS58112118A JP56209065A JP20906581A JPS58112118A JP S58112118 A JPS58112118 A JP S58112118A JP 56209065 A JP56209065 A JP 56209065A JP 20906581 A JP20906581 A JP 20906581A JP S58112118 A JPS58112118 A JP S58112118A
Authority
JP
Japan
Prior art keywords
auxiliary storage
program
switch
storage device
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56209065A
Other languages
Japanese (ja)
Inventor
Kenji Morosawa
諸沢 健司
Shuji Yoshida
修二 吉田
Masahiro Hata
昌弘 秦
Haruhiko Okamura
岡村 治彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56209065A priority Critical patent/JPS58112118A/en
Publication of JPS58112118A publication Critical patent/JPS58112118A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping

Abstract

PURPOSE:To reduce the hardware quantity and the packing space and to eliminate a change of a program, by providing a switch whose contents can be read by an auxiliary storage controller and performing a loading action. CONSTITUTION:When a computer system is started with the application of a power supply, etc., an auxiliary storage controller 11 stops the actuation of a central processor 8. Then a sequencer 13 in the controller 11 reads the contents of a switch 14 and then transfers a program which is designated by the switch 14 onto an RAM9 which serves as a main storage device. When this transfer is over, the controller 11 actuates the processor 8 and then waits for an access which is given from the processor 8.

Description

【発明の詳細な説明】 (1)  発明の技術分野 本発明は、グロダラムローデイング処理方式に関し、例
えはマイクロコンビ、−夕等の電源投入後岬のシステム
起動時に補助記憶装置から必要な処理!ログラムを主記
憶装置にローディングするための処理方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a Grodarum loading processing method, for example, a microcombi, which performs necessary processing from an auxiliary storage device when starting up a system after power is turned on. ! The present invention relates to a processing method for loading programs into main storage.

(2)技術の背景 一般に、コンピュータシステムにおいては骸システムの
電源投入後あるいは何らかのグロダラムの実行前に、補
助記憶装置例えはバブルメモリ装置あるいは磁気テープ
装置勢から主記憶装置に処MAfログラムをローディン
グし、しかる後該処理!pグラムを実行する。また、補
助記憶装置には一般に複数の処3il!!ログラムが格
納されてお如、これらの処!l″fログラムの内から必
要なものを選択してローディングが行なわれる。したが
って、コンピュータシステムには補助記憶装置内の複数
の処HMfログラムの内からIRP*な4のを選択して
ローディングする九めの選択手段およびローディング手
段を設ける必要があるが、これらの手段は通常の!ログ
ラム実行時に紘使用されないため、ハードウェア量が少
なくかつ使、用するメモリの記憶領械が少ないこと、お
よび種々の補助記憶装置に容1に対応できること等が要
求される。
(2) Background of the technology In general, in a computer system, after the power is turned on to the Mukuro system or before the execution of some Grodarum, the MAf program is loaded from the auxiliary storage device, such as a bubble memory device or a magnetic tape device, into the main storage device. , and then process it! Execute p-gram. Additionally, auxiliary storage devices generally have multiple locations. ! The programs are stored in these places! The necessary one is selected from among the HMf programs in the auxiliary storage device and loaded. Therefore, the computer system has nine processes for selecting and loading the IRP*4 from among the plurality of processing HMf programs in the auxiliary storage device. It is necessary to provide a selection means and a loading means, but since these means are not used during normal program execution, the amount of hardware and memory storage space used is small, and various The auxiliary storage device is required to be able to support the storage capacity 1.

(3)  従来技術と問題点 第1図は、従来形のプログラムローディング処理方式を
行なうためのローディング手段等を備えるコンビ、−タ
システムの1例を示す。同図において、1は例えにマイ
クロプロセッサで構成される中央処理装置、2はランダ
ムアクセスメモリ(以下RAMと称する)、3はイニシ
ャルグログラムロード起動!ログラム(以下IPL起動
プログラムと称する)を内蔵するリードオンリメモリ(
以下ROMと称する)、4は外部スイッチ、5は補助記
憶装置、6社補助記憶コントローラ、そして7社パス線
である。
(3) Prior Art and Problems FIG. 1 shows an example of a combination computer system equipped with loading means and the like for carrying out a conventional program loading processing method. In the figure, 1 is a central processing unit composed of a microprocessor, 2 is a random access memory (hereinafter referred to as RAM), and 3 is an initial program load start! Read-only memory (hereinafter referred to as IPL startup program)
(hereinafter referred to as ROM), 4 is an external switch, 5 is an auxiliary storage device, 6th company auxiliary storage controller, and 7th company path line.

第1図のシステムにお−ては、電源投入時等に中央処理
装置lがROM 3内のIPL起動プログラムを奥行し
、補助記憶コントローラ6を介して補助記憶装置5内の
イニシャルロードグログラムをRAM 2にローディン
グした後、中央処理装置1が読み順ることができるり部
、スイ・チ4、例えば・ンソール上のエントリーキース
イッチ等、の設定内容に従い該イニシャルロードグログ
ラムによって補助記憶装置5から必要とする処理プログ
ラムをローディングしていた。あるいは、中央処理装置
lがROM内のIPL起動起動プロダラム記外部スイッ
チ4によって直接必要とする処理プログラムをRAMZ
上にp−ディングしていた。
In the system shown in FIG. 1, when the power is turned on, the central processing unit 1 executes the IPL startup program in the ROM 3 and stores the initial load program in the auxiliary storage device 5 via the auxiliary storage controller 6. After loading into the RAM 2, the central processing unit 1 reads the initial load program into the auxiliary storage device 5 according to the settings of the switch 4, such as the entry key switch on the console. Loading the processing program required from. Alternatively, the central processing unit 1 directly writes the necessary processing program to the RAMZ using the external switch 4 that stores the IPL startup program in the ROM.
There was p-ding on top.

しかしながら、前記従来形においては、主記憶装置とし
て使用されるRAM 2が安価で大容量の半導体グイナ
建ツク働ランダムアクセス・メモリであシ、とのメモリ
は電源が供給されない場合にその内容が破壊される揮発
メモリであるため、IPL起動起動グログラム納するた
めの不揮発性のROMが必要であシ、かつ中央処理装置
lからアクセスできるアドレス空間が必要であるという
不都合があった。したがって、仁の場合RAM 2と共
通のアドレス空間にROMのアドレスを割付ける友めの
デコーダ岬の回路が必要とな〕かつnow o l! 
装スペースも必要となる。さらに前記従来形においては
、補助記憶装置の種類に応じてそのアクセス方法が異な
るため、そollHに応じてIPL起動グログラムすな
わちROMの内容を変更する必要があるという不都合が
あった。
However, in the conventional type, the RAM 2 used as the main memory is an inexpensive, large-capacity, semiconductor-based random access memory, and its contents are destroyed when power is not supplied. Since the memory is a volatile memory, a non-volatile ROM is required to store the IPL startup program, and an address space that can be accessed from the central processing unit 1 is required. Therefore, in the case of Jin, a friend decoder circuit that allocates ROM addresses to the common address space with RAM 2 is required] and now o l!
Installation space is also required. Furthermore, in the conventional type, since the access method differs depending on the type of auxiliary storage device, there is a problem in that it is necessary to change the IPL boot program, that is, the contents of the ROM, depending on the SOLLH.

(4)発明の目的 本発明の目的祉、前述の従来形における問題点にかんが
み、プログラムロケディング処理方式において、補助記
憶コントローラが読NRシ可能なスイッチを設は補助記
憶コントローラにローディンダ動作を行なわしめるとi
う構想にもとづき、IPL起動グログラムを記憶するR
OMを不要としてコンピュータシステムの/S−ドウエ
ア量および実装゛スペースを減少させ、補助記憶装置の
種類に応じてIPL起動起動プロダラム更する必要をな
くすることにある。
(4) Purpose of the Invention Purpose of the Invention In view of the problems with the conventional type described above, in the program locating processing method, a switch that can be read and output by the auxiliary storage controller is provided to perform a loader operation on the auxiliary storage controller. Shiruto i
R to memorize the IPL startup program based on the concept
The object of the present invention is to reduce the amount of /S-ware and mounting space of a computer system by eliminating the need for OM, and to eliminate the need to change an IPL startup program depending on the type of auxiliary storage device.

(5)発明の構成 そしてこの目的社本発明によれば、システム起動時に補
助記憶装置内の複数の処理プログラムの内から必要とす
る処理プロダラムを主記憶装置にローディングするプロ
グラムローディング処理方式において、該補助記憶装置
からの情味の読み取り動作0II11111Iを行なう
補助記憶コントローラが読み龜シ可能な情報設定用スイ
ッチを用い、諌情報設定用スイッチの設定内容に応じて
誼補助記憶コントローラが必要とする処理プログラムを
ローディングすることを特徴とするプログラムローディ
ング処理方式を提供することによって達成される。
(5) Structure of the Invention and Purpose According to the present invention, in a program loading processing method that loads a necessary processing program from among a plurality of processing programs in an auxiliary storage device into a main storage device at the time of system startup, Using an information setting switch that can be read by the auxiliary storage controller that performs the operation 0II11111I of reading information from the auxiliary storage device, a processing program required by the auxiliary storage controller is created according to the settings of the reprimand information setting switch. This is achieved by providing a program loading processing method characterized by loading.

(6)  発明の実施例 以下図画を用いた本発明の詳細な説明する。(6) Examples of the invention The present invention will be described in detail below using drawings.

第2図は、本発明の方式を実施する丸めのコンピュータ
システムの1例を概略的に示す。同図において、8は中
央処理装置、9は主記憶装置としてのシ、M、10は補
助記憶装置、11は補助記憶コントローラ、12はパス
線、13はシーケンサ、14はローディングするプログ
ラムを指定するためのスイッチである。
FIG. 2 schematically depicts an example of a rounding computer system implementing the scheme of the present invention. In the figure, 8 is a central processing unit, 9 is a main storage device, M, 10 is an auxiliary storage device, 11 is an auxiliary storage controller, 12 is a path line, 13 is a sequencer, and 14 is a program to be loaded. This is a switch for

第2図のシステムにおいては、従来形のシステムの主記
憶装置の一部として設けられていたIPL起動処理グロ
ダラム用のROMが取除かれ、ローディング動作はすべ
て補助記憶コントローラ11が行なう、1九、スイッチ
4は補助記憶コントローラ14が読み取シ可能なものと
なっておシ、骸スイッチ4によって補助記憶装置1G内
の必要なプログラムを指定してローディングを行なう・
1例として、スイッチ4としてスイッチlおよびスイッ
チ0があ〕、補助記憶装置10内には第2図に示すよう
にIPLプログラム、処理グログラムおよびテス)グロ
グラムの3種のグログラムが予め格納されているものと
する。この場合、各スイッチ1およびスイッチ0と補助
記憶装置10内の各プログラムとの対応は例えば第3図
のように定めることができる。
In the system shown in FIG. 2, the ROM for the IPL startup processing GLODRAM, which was provided as part of the main memory of the conventional system, is removed, and all loading operations are performed by the auxiliary storage controller 11. The switch 4 is readable by the auxiliary storage controller 14, and the necessary program in the auxiliary storage device 1G is designated and loaded by the switch 4.
As an example, the switch 4 is a switch 1 and a switch 0. As shown in FIG. shall be taken as a thing. In this case, the correspondence between each switch 1 and switch 0 and each program in the auxiliary storage device 10 can be determined as shown in FIG. 3, for example.

とのようなコンビ、−声システムにおいて、電11&人
等によ)皺コンビ、−タシステムが起動されると、補助
記憶コントローラ11は中央処理装置8を停止状態にす
る0次に、補助記憶コントローラ内のシーケンサ13は
スイッチlおよびスイ、チ0の内容を絖NiLシ、第3
図の対応関係に従って各スイッチによって指定されたグ
ログラムを主記憶装置であるRAMG上に転送する0以
上の動作が終了した時点で、補助記憶コントローラは中
央処理装置を奥行状態にし、補助記憶コントローラ自体
は中央IJ&環装置からのアクセス待ち状態となる。
In a combination, -voice system, when the combination, -ta system is activated, the auxiliary storage controller 11 puts the central processing unit 8 into a stopped state.Next, the auxiliary storage controller The sequencer 13 in
When zero or more operations of transferring the program specified by each switch to RAMG, which is the main memory device, according to the correspondence relationship shown in the figure are completed, the auxiliary memory controller puts the central processing unit in the deep state, and the auxiliary memory controller itself It enters a state of waiting for access from the central IJ & ring device.

第4図は、上述の補助記憶コントローラ内のシーケンサ
の概略の構成を示す、同図において、131はマイクロ
グロセサ、132uスイツチ14からの情報を一時記憶
するレジスタ、133はfログツム記憶用ROM%13
4は作業相等ノRAM、  135は補助記憶装置がら
の読みll1Lシ情報等を一時記憶するレジスタ、13
6は前記コンビ、−タシステムのノぐス線12とシーケ
ンサ13との間の情報の授受を行なうための送受信回路
である。
FIG. 4 shows a schematic configuration of the sequencer in the above-mentioned auxiliary storage controller. In the same figure, 131 is a microgrocer, 132 is a register for temporarily storing information from the switch 14, and 133 is a ROM% for storing flogzum. 13
4 is a working RAM; 135 is a register for temporarily storing reading information from the auxiliary storage device; 13;
Reference numeral 6 denotes a transmitting/receiving circuit for exchanging information between the log line 12 of the combination system and the sequencer 13.

第4図の回路においては、ROM133にはマイクロl
ロセナ131が、中央処理装置8からのコマンド勢に応
じて補助配憶装fKおける情報の読み書き等を行なうた
めに通常の補助記憶コントローラとして必要な動作を行
な5foダラムの他に、前述のローティング動作を行な
うためのグログラムが格納されている。したがって、電
源投入時部のシステム起動時にマイクログ04+j73
1がスイッチ14の設定内容に応じて補助配憶装[10
内の対応グログラムのit地をアクセスし、必要なグロ
グラムをレジスタ135および送受信回路136を介し
て主記憶装置にローディングする。
In the circuit of FIG. 4, the ROM 133 has a microl
The Rosena 131 performs the necessary operations as a normal auxiliary storage controller to read and write information in the auxiliary storage fK in response to commands from the central processing unit 8. Contains a gramogram for performing a tinging operation. Therefore, when the system starts up when the power is turned on, the microlog 04+j73
1 is the auxiliary storage device [10
It accesses the location of the corresponding program in the memory, and loads the necessary program into the main memory via the register 135 and the transmitting/receiving circuit 136.

(7)  発明の効果 したがって、本発明によれば、中央処理装置のアドレス
空間にはRAMのみ配置すればよ(IPL起動lログク
ムを記憶するためのROMが不要であシ、補助記憶コン
トローラ内のROMの容量を若干増加するのみでよいか
ら、コンビ、−タシステムのハードウェア量および実装
ス(−スを減少させることができる。また、補助記憶コ
ントローラごとにローデインダ機能を持たせることKよ
って、補助記憶装置の種類に応じてIPL起動起動グラ
グラム容変更を行なう必要がない。
(7) Effects of the Invention Therefore, according to the present invention, only the RAM needs to be placed in the address space of the central processing unit (a ROM for storing the IPL startup log is not required, and the auxiliary storage controller Since it is only necessary to slightly increase the capacity of the ROM, the amount of hardware and implementation space of the combination system can be reduced.Also, by providing a load/under function for each auxiliary storage controller, the auxiliary There is no need to change the IPL startup program content depending on the type of storage device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来形の方式を実行するために使用されるコ
ンピュータシステムを示すブロック回路図、 第2図は、本発明の1実施例に係る方式を行なうために
使用されるコンビ、−タシステムを示す概略的ブロック
回路図、 第3図は、第2図のシステムにおけるスイッチとローデ
ィング対象グログラムとの対応を示す説明図、そして 第4図は、第2図のシステムに使用されているシーケン
サの構成例を示すプロ、り回路図である。 1.8−・中央処理装置、2,9,134・・・ランダ
ムアクセスメモリ、3,133・・・リードオンリメモ
リ、4.14−・・スイッチ、5,10・・・補助記憶
装置、6,11・・・補助記憶コントローラ、7゜12
・−z4xlli、13 ++・シーケンサ、131・
・・マイクログロセサ、132.135・・・レジスタ
、136・・・送受信回路。 特許出願人 富士通株式会社 特許出願出願人 弁理士  實 木   朗 弁理士 西舘和之 弁理士 内田幸男 弁理士  山 口 昭 之 第1図 第2図 第311 Jl&4m 装置へ
FIG. 1 is a block circuit diagram illustrating a computer system used to implement a conventional method; FIG. 2 is a combination computer system used to implement a method according to an embodiment of the present invention; 3 is an explanatory diagram showing the correspondence between switches and loading target programs in the system of FIG. 2, and FIG. 4 is a diagram of the sequencer used in the system of FIG. 2. It is a professional circuit diagram showing a configuration example. 1.8- Central processing unit, 2,9,134 Random access memory, 3,133 Read only memory, 4.14- Switch, 5,10 Auxiliary storage device, 6 , 11... Auxiliary storage controller, 7゜12
・-z4xlli, 13 ++・Sequencer, 131・
...Microgrocer, 132.135...Register, 136...Transmission/reception circuit. Patent applicant Fujitsu Limited Patent application Patent attorney Akira Minoru Patent attorney Kazuyuki Nishidate Patent attorney Yukio Uchida Patent attorney Akira Yamaguchi Figure 1 Figure 2 311 Jl & 4m To the equipment

Claims (1)

【特許請求の範囲】[Claims] システム起動時に補助記憶装置内の複数の処理!ログラ
ムの内から必要とする処理グロダラムを主記憶装置Kロ
ーディングする!ログラムローディング処理方式におい
て、皺補助記憶装置からの情報の読み散シ動作の制御を
行なう補助記憶コントローラが読みJI!シ可能な情報
設定用スイッチを用い、該情報設定用スイッチの設定内
容に応じて該補助記憶コントローラが必要とする処11
1fログラームをローディングすることを特徴とする!
ログラムローディング処理方式。
Multiple processes in auxiliary storage at system startup! Load the necessary processing program from within the program into the main memory! In the program loading processing method, the auxiliary storage controller that controls the reading and dispersion of information from the auxiliary storage device reads JI! The auxiliary storage controller uses an information setting switch that can be set to
It is characterized by loading 1F Loggram!
Program loading processing method.
JP56209065A 1981-12-25 1981-12-25 Program loading processing system Pending JPS58112118A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56209065A JPS58112118A (en) 1981-12-25 1981-12-25 Program loading processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56209065A JPS58112118A (en) 1981-12-25 1981-12-25 Program loading processing system

Publications (1)

Publication Number Publication Date
JPS58112118A true JPS58112118A (en) 1983-07-04

Family

ID=16566664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56209065A Pending JPS58112118A (en) 1981-12-25 1981-12-25 Program loading processing system

Country Status (1)

Country Link
JP (1) JPS58112118A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198659A (en) * 1984-03-22 1985-10-08 Nippon Telegr & Teleph Corp <Ntt> Initial program loading system
JPS6270073A (en) * 1985-09-24 1987-03-31 Nec Corp Dot matrix type printer
JPS62105253A (en) * 1985-10-31 1987-05-15 Nec Corp Automatic data transfer system
US4884195A (en) * 1985-08-30 1989-11-28 Hitachi, Ltd. Multiprocessor system for loading microprograms into a RAM control store of a bus controller
US7165137B2 (en) 2001-08-06 2007-01-16 Sandisk Corporation System and method for booting from a non-volatile application and file storage device
US7310726B2 (en) 2002-10-02 2007-12-18 Sandisk Corporation Booting from non-linear memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53142839A (en) * 1977-05-19 1978-12-12 Nec Corp Program load system
JPS5528194A (en) * 1978-08-21 1980-02-28 Omron Tateisi Electronics Co Initial program load system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53142839A (en) * 1977-05-19 1978-12-12 Nec Corp Program load system
JPS5528194A (en) * 1978-08-21 1980-02-28 Omron Tateisi Electronics Co Initial program load system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198659A (en) * 1984-03-22 1985-10-08 Nippon Telegr & Teleph Corp <Ntt> Initial program loading system
US4884195A (en) * 1985-08-30 1989-11-28 Hitachi, Ltd. Multiprocessor system for loading microprograms into a RAM control store of a bus controller
JPS6270073A (en) * 1985-09-24 1987-03-31 Nec Corp Dot matrix type printer
JPS62105253A (en) * 1985-10-31 1987-05-15 Nec Corp Automatic data transfer system
US7165137B2 (en) 2001-08-06 2007-01-16 Sandisk Corporation System and method for booting from a non-volatile application and file storage device
US7454557B2 (en) 2001-08-06 2008-11-18 Sandisk Corporation System and method for booting from a non-volatile application and file storage device
US7310726B2 (en) 2002-10-02 2007-12-18 Sandisk Corporation Booting from non-linear memory

Similar Documents

Publication Publication Date Title
US4414627A (en) Main memory control system
KR910005997B1 (en) Apparatus and method for an operating system supervisor in a data processing system
US20100169546A1 (en) Flash memory access circuit
US4095268A (en) System for stopping and restarting the operation of a data processor
JPS58112118A (en) Program loading processing system
JPH0430062B2 (en)
JPH0554009A (en) Program load system
JPH01261758A (en) Computer system
JPS6349818B2 (en)
JPS6161139B2 (en)
JPS6358560A (en) Data processing system
JP3131844B2 (en) Terminal device and memory dump transfer method for terminal device
JPS5924428B2 (en) display device
JPS6213704B2 (en)
JPH09269896A (en) Booting method for firm cpu
JPS5842486B2 (en) Initial program load control method
JPH02270032A (en) Loading system
JPH0240760A (en) Information processor
JPS63184833A (en) Microcomputer
JPS6148746B2 (en)
JPS5899826A (en) Input-output device controlling system
JPH01134536A (en) Multi-processor system and its test method
JPS5875229A (en) Bootstrap loading system of data processor
JPS62296231A (en) Subroutine processing system in microprogram processor
JPH01102664A (en) Initial program loading system