JPS6352081A - Fruit removing circuit in radar - Google Patents

Fruit removing circuit in radar

Info

Publication number
JPS6352081A
JPS6352081A JP19757486A JP19757486A JPS6352081A JP S6352081 A JPS6352081 A JP S6352081A JP 19757486 A JP19757486 A JP 19757486A JP 19757486 A JP19757486 A JP 19757486A JP S6352081 A JPS6352081 A JP S6352081A
Authority
JP
Japan
Prior art keywords
coincidence
bracket
code
match
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19757486A
Other languages
Japanese (ja)
Inventor
Akiro Otsubo
大坪 彬郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19757486A priority Critical patent/JPS6352081A/en
Publication of JPS6352081A publication Critical patent/JPS6352081A/en
Pending legal-status Critical Current

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Abstract

PURPOSE:To enable fruit removal wherein response codes are misdecoded at low frequency by using a bracket coincidence signal and holding a code obtained by the coincidence of blackets. CONSTITUTION:A shift register 2 makes a bracket coincidence corresponding to last transmission time which is delayed by one-transmission time and a coincidence with the bracket of the current transmission time and a shift register 5 delays an input video so as to decide a code at the time of bracket coincidence. A coincidence circuit 6 performs the coincidence of the delayed input video with a currently inputted video to find the bracket coincidence. When the bracket coincidence is obtained, the register 7 stores a code found by the bracket coincidence and removes fruits after precluding the bit absence of the code. A code corresponding to the bracket coincidence after the fruit removal is outputted from a gate 8.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は2次レーダにおける自動目標識別に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] This invention relates to automatic target identification in secondary radar.

〔従来の技術〕[Conventional technology]

@2図は従来のフルーツ除去方式を示している。 Figure @2 shows the conventional fruit removal method.

図において(1)は2次レーダのビデオ入力、(2)は
ビデオ入力を1送信時間遅延させるためのシフト・レジ
スタ、(3)はビデオ入力が1送信時間遅延させられた
前回の送信時間に対応したビデオと今回の送信時間のビ
デオとの一致をとる一致回路、(4)はフルーツ除去後
のビデオ出力を示す。
In the figure, (1) is the video input of the secondary radar, (2) is the shift register for delaying the video input by one transmission time, and (3) is the shift register for delaying the video input by one transmission time. A matching circuit matches the corresponding video with the video at the current transmission time, and (4) shows the video output after fruit removal.

次に動作について説明する。入力ビデオ(1)はシフト
・レジスタ(2)に入力する。シフト・レジスタ(2)
は入力ビデオの時間関係を保存し1送信時間と延する様
にシフトする。1送信時間遅延されたビデオ(シフト・
レジスタ(2)の出力)と今シフト・レジスタ(2)に
入力しているビデオ(入力ビデオ(1))との一致を一
致(3]でとる。前回の送信に対する応答と今回の送信
に対する応答が自分のレーダーからのものであれば送信
に対する時間関係が同じである故一致がとれ、他のレー
ダーからのものであれば時間関係が異なる故一致がとれ
ない。この様にしてフルーツ除去後のビデオ出力を得る
Next, the operation will be explained. Input video (1) enters shift register (2). Shift register (2)
preserves the temporal relationship of the input video and shifts it to extend over one transmission time. 1 transmission time delayed video (shifted)
Check the match (3) between the output of register (2)) and the video currently input to shift register (2) (input video (1)).Response to previous transmission and response to current transmission If it is from your radar, the time relationship with respect to the transmission is the same, so there is a match, but if it is from another radar, the time relationship is different, so there is no match.In this way, after fruit removal Get video output.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来のフルーツ除去方式は以上の様に構成さ1tている
ので直列の1.0の符号で送付される2次レーダのコー
ドについても前送信に対する応答をとるため前送信の時
ビットが立っていなければ全送信においてビットが立っ
ていてもおとし、ビットの欠落を生ずるという欠点があ
った。これは二次レーダーにおけるコードの誤解読につ
ながる。
Since the conventional fruit removal method is configured as described above, the bit of the secondary radar code sent as a serial 1.0 code must be set at the time of the previous transmission in order to respond to the previous transmission. However, even if a bit is set during all transmissions, it is dropped, resulting in bit loss. This leads to misreading of the code on the secondary radar.

この発明は上記のような欠点を解消するためになされた
もので今回の送信における応答のビットの欠落を生じさ
せないでフルーツの除去を行える方式を得る事を目的と
する。
The present invention has been made in order to eliminate the above-mentioned drawbacks, and aims to provide a method for removing fruit without causing loss of bits in the response in the current transmission.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る方式はフルーツ除去においてフレーミン
グ・パルスによるプラケット一致の信号を用い、この信
号を1送信時間遅延する事によって得られる前送信に対
する応答と今回の送信に対する応答との一致をとる事に
より、フルーツを除去する様にしたものである。
The method according to the present invention uses a plaquette coincidence signal by a framing pulse in fruit removal, and by delaying this signal by one transmission time, the response to the previous transmission obtained by matching the response to the current transmission, This is to remove the fruit.

〔作用〕 この発明におけるフルーツ除去方式はプラケット一致信
号を用いる事によりプラケット一致によって得られるコ
ードを保存し、コードのビット欠落を防止した上でフル
ーツを除去する。
[Operation] The fruit removal method of the present invention preserves the code obtained by placket matching by using the placket matching signal, and removes the fruit after preventing bit loss in the code.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。第1
図において(1)は2次レーダのビデオ入力(2)はプ
ラケット一致を1送信時間遅延させるためのシフト・レ
ジスタ、(3)は1送信時間遅延させられた前回の送信
時間に対応したプラケット一致と今回の送信時間のプラ
ケットとの一致をとる一致回路、(4)はフルーツ除去
後のプラケット一致、(5)はプラケット一致をとり、
プラケット一致時のコードを判別するために入力ビデオ
を遅延させるシフト・レジスタ、(6)は遅延された入
力ビデオと介入力しているビデオとの一致をとる事にま
り、プラケット一致を求める一致回路、(7)はプラケ
ット一致時にそのプラケット一致によ。て求められるコ
ードヲ保持スるためのレジスタ、(8)はフルーツ除去
後のプラケット一致に対するコードを出力するためのゲ
ート、(9)はフルーツ除去後のプラケット一致に対す
るコードを示す。
An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, (1) is the video input of the secondary radar (2) is the shift register for delaying the plaquette match by one transmission time, and (3) is the plaquette match corresponding to the previous transmission time delayed by one transmission time. A matching circuit that matches the current transmission time with the placket, (4) is the placket match after fruit removal, and (5) is the placket match,
A shift register that delays the input video to determine the code at the time of a placket match, and (6) a match circuit that determines a placket match, which is concerned with matching the delayed input video with the intervening video. , (7) depends on the placket match when the placket matches. (8) is a gate for outputting the code for the placket match after fruit removal; (9) shows the code for the placket match after fruit removal.

次に動作について説明する。入力ビデオ(1)はシフト
・レジスタ(5)に入力する。シフト・レジスタ(5)
は入力ビデオの時間関係を保存し、プラケット一致がと
れる時間遅延する様にシフトする。プラケット一致がと
れる時間遅延されたビデオ(シフト・レジスタ(5)の
出力)と今シフト・レジスタ(5)に入力しているビデ
オ(入力ビデオ(1))との一致を一致(6)でとる。
Next, the operation will be explained. Input video (1) enters a shift register (5). Shift register (5)
preserves the temporal relationship of the input video and shifts it to a time delay that achieves Placket matching. Check the match (6) between the time-delayed video (output of shift register (5)) and the video currently input to shift register (5) (input video (1)) for which placket matching can be achieved. .

一致(6)の出力があれば二次レーダの応答が確立され
ている事を示す。この時シフトレジスタ(5)の中間の
タップの出力をレジスタ(7)でラッチするとコードが
ビット欠落なしで保持される。
A match (6) output indicates that the secondary radar response has been established. At this time, if the output of the middle tap of the shift register (5) is latched by the register (7), the code is held without missing bits.

プラケット一致(一致(6)の出力)をシフト・レジス
タ(2)に入力する、シフト・レジスタはプラケット一
致の時間関係を保存し、1送信時間遅延する様にシフト
する。1送信時間遅笹されたプラケット一致(シフト・
レジスタ(2)の出力)と今シフト・レジスタ(2)に
入力しているプラケット一致(一致(6)の出力)との
一致を一致(3)でとる。
The placket match (output of match (6)) is input to the shift register (2), which preserves the time relationship of the placket match and shifts it so that it is delayed by one transmission time. 1 transmission time delayed placket match (shifted)
Match (3) is used to find a match between the output of register (2)) and the placket match (output of match (6)) currently input to shift register (2).

前回の送信に対する応答によるプラケット一致と今回の
送信に対する応答によるプラケット一致が自分のレーダ
からのものであれば送信に対する時間関係が同一である
故一致がとれ、他のレーダーからのものであれば時間関
係が異なる故に一致がとれない。一致がとれた時のプラ
ケット一致に対してコードを出力する様にレジスタ(ア
)の出力にゲートをゲート(8)でかける。この様にし
てフルーツ除去されたプラケット一致及びコードを得る
If the plaquette match due to the response to the previous transmission and the plaquette match due to the response to the current transmission are from your own radar, the time relationship with respect to the transmission is the same, so there is a match.If it is from another radar, the time relationship is the same. No agreement can be reached because the relationships are different. A gate (8) is applied to the output of the register (A) so that a code is output in response to a placket match when a match is found. In this way we obtain defruited placket matches and codes.

また上記実施例ではシフト・レジスタで構成したが各々
をメモリでN M、してもまく、さらにレジスタ(7)
は出力(4)でラッチしてもよい。
In addition, although the above embodiment is configured with shift registers, each of them may be configured with N M memories, and further registers (7)
may be latched at output (4).

〔発明の効果〕〔Effect of the invention〕

以上の様にこの発明によ口は今送信における応答コード
を保存する様に構成したので応答コードの誤解読の少な
いフルーツ除去方式を得らする効果がある。さらに従来
¥施されていないΔ10DECに対してもフルーツ除去
ができる効果が得られる。
As described above, since the present invention is configured to store the response code for the current transmission, it is possible to obtain a fruit removal method with less chance of misreading the response code. Furthermore, the effect of fruit removal can be obtained even for Δ10DEC, which has not been conventionally treated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明のレーダにおけるフルーツ除去回路一
実施例を示すブロック図、第2図は従来のフルーツ除去
回路を示すブロック図である。 図において、<11は二次レーダ入力ビデオ、(2)は
シフドパレジスタ(3)は一致、(4)はフルーツ除去
後の出力(5)はシフト・レジスタ(6)は一致、(7
)はレジスタ、(8)はゲート、(9)はフルーツ除去
後のプラケット一致に対応するコード出力である。 なお図中、同一符号は同−又は相当部分を示す。
FIG. 1 is a block diagram showing an embodiment of a fruit removal circuit in a radar according to the present invention, and FIG. 2 is a block diagram showing a conventional fruit removal circuit. In the figure, <11 is the secondary radar input video, (2) is the shift register (3) is a match, (4) is the output after fruit removal (5) is the shift register (6) is a match, (7
) is the register, (8) is the gate, and (9) is the code output corresponding to the placket match after fruit removal. In the drawings, the same reference numerals indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] 現在のレーダ入力ビデオと一定時間遅延させたレーダ入
力ビデオとを比較し、プラケット一致をとる第1の一致
回路と、この一致回路の現出力とレーダパルスの1送信
時間遅延させた前記第1の一致回路の出力とを比較する
第2の一致回路とを備えたレーダーにおけるフルーツ除
去回路。
a first matching circuit that compares the current radar input video with a radar input video that has been delayed by a certain period of time and obtains a plaquette match; a second matching circuit for comparing the output of the matching circuit.
JP19757486A 1986-08-22 1986-08-22 Fruit removing circuit in radar Pending JPS6352081A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19757486A JPS6352081A (en) 1986-08-22 1986-08-22 Fruit removing circuit in radar

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19757486A JPS6352081A (en) 1986-08-22 1986-08-22 Fruit removing circuit in radar

Publications (1)

Publication Number Publication Date
JPS6352081A true JPS6352081A (en) 1988-03-05

Family

ID=16376762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19757486A Pending JPS6352081A (en) 1986-08-22 1986-08-22 Fruit removing circuit in radar

Country Status (1)

Country Link
JP (1) JPS6352081A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081457A (en) * 1989-11-30 1992-01-14 Honeywell Inc. Apparatus for reducing synchronous fruit in tcas surveillance systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081457A (en) * 1989-11-30 1992-01-14 Honeywell Inc. Apparatus for reducing synchronous fruit in tcas surveillance systems

Similar Documents

Publication Publication Date Title
US4347606A (en) Method of frame synchronization of a digital TDM communication system and arrangement for performing the method
US4583008A (en) Retriggerable edge detector for edge-actuated internally clocked parts
KR900005264A (en) Clock Signal Switching Circuit and Its Switching Method
US5355397A (en) Clock start up stabilization for computer systems
JPS62173832A (en) Method for synchronizing and detecting wave flux and subsystem for wave flux communication system
JPS6352081A (en) Fruit removing circuit in radar
FR2491711A2 (en) METHOD AND DEVICE FOR TIME CORRECTION OF DIGITAL SWITCHING SIGNALS
JPH08256164A (en) Communication system
RU2044406C1 (en) Selector of pulses having given duration
KR100292622B1 (en) Semiconductor memory device and method for coding signal of the same
KR970002946B1 (en) Apparatus and method for executing frame synchronization of international maritime satellite organization-c time division multiple channel using interrupt
SU1167556A1 (en) Device for processing signals
JPH04107663A (en) Control system for synchronous communication system
EP0667058B1 (en) A method and a device for a changeover of asynchronous clock signals
KR100392337B1 (en) A circuits for generating minimum on/of pulse width
SU1585791A2 (en) Digit discriminator
SU1157672A1 (en) Pulse-length discriminator
JPH02202735A (en) Input/output signal monitoring circuit
SU476700A2 (en) False Start Protection Device
SU1120485A1 (en) Time-interval signal decoder
JPS6225579A (en) Synchronizing signal detecting circuit
JPH0378685A (en) Ssr signal detection circuit
SU1644147A1 (en) Majority-redundant device
SU1599999A1 (en) Device for phase starting of discrete information receiver
JPS6027222B2 (en) Digital level difference detection circuit