JPS6351374B2 - - Google Patents
Info
- Publication number
- JPS6351374B2 JPS6351374B2 JP56080886A JP8088681A JPS6351374B2 JP S6351374 B2 JPS6351374 B2 JP S6351374B2 JP 56080886 A JP56080886 A JP 56080886A JP 8088681 A JP8088681 A JP 8088681A JP S6351374 B2 JPS6351374 B2 JP S6351374B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon oxide
- semi
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 10
- 230000000087 stabilizing effect Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 244000234181 Syzygium samarangense Species 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
この発明は、半導体装置、特に、高耐圧が要求
されるダイオード、トランジスタなどの構成に欠
くことのできない表面不活性層を有する半導体装
置に関する。
されるダイオード、トランジスタなどの構成に欠
くことのできない表面不活性層を有する半導体装
置に関する。
従来、表面不活性層として多く使用されている
材料はシリコン酸化膜であつて、シリコン半導体
基体表面に露出したPN接合を含むシリコン半導
体基体表面に被着される。
材料はシリコン酸化膜であつて、シリコン半導体
基体表面に露出したPN接合を含むシリコン半導
体基体表面に被着される。
このシリコン酸化膜の被着法は高温の酸素雰囲
気および水蒸気雰囲気中での熱酸化あるいは化学
反応を利用したCVD法、または物理的に被着さ
せるスパツタリングなど種々あるが、いずれの方
法の場合にも、このSiO2層が誘電体（絶縁体）
であるがために、好ましくない現象が現われる。
すなわち、素子のPN接合の逆方向耐圧が高耐圧
になればなるほど、湿気、パツケージ、シールの
汚染、あるいはモールド樹脂中のイオンの分極に
よつて、高耐圧素子が得られにくい。この特性の
劣化はシリコン酸化膜層上に電荷がたまり、シリ
コン半導体表面上とで一種のコンデンサを形成し
て、シリコン半導体基体の表面に逆特性の電荷が
誘起されてしまうためと考えられる。
気および水蒸気雰囲気中での熱酸化あるいは化学
反応を利用したCVD法、または物理的に被着さ
せるスパツタリングなど種々あるが、いずれの方
法の場合にも、このSiO2層が誘電体（絶縁体）
であるがために、好ましくない現象が現われる。
すなわち、素子のPN接合の逆方向耐圧が高耐圧
になればなるほど、湿気、パツケージ、シールの
汚染、あるいはモールド樹脂中のイオンの分極に
よつて、高耐圧素子が得られにくい。この特性の
劣化はシリコン酸化膜層上に電荷がたまり、シリ
コン半導体表面上とで一種のコンデンサを形成し
て、シリコン半導体基体の表面に逆特性の電荷が
誘起されてしまうためと考えられる。
たとえば、シリコン酸化膜上に何らかの原因
（湿気など）で負の電荷が蓄積した場合、Ｎ型シ
リコン半導体基体では、上記負の電荷により誘起
される正電荷が原因して、基体表面にチヤンネル
が形成されてしまう。その結果、ラテラルPNP
トランジスタの場合には、パンチスルーによる耐
圧の劣化、P+Nダイオードの場合には、スクラ
イビングによる破断面に到るまで、Ｎ形シリコン
半導体基体表面にチヤンネルが形成され、逆方向
リーク電流の増加あるいは耐圧の劣化が見られ
る。
（湿気など）で負の電荷が蓄積した場合、Ｎ型シ
リコン半導体基体では、上記負の電荷により誘起
される正電荷が原因して、基体表面にチヤンネル
が形成されてしまう。その結果、ラテラルPNP
トランジスタの場合には、パンチスルーによる耐
圧の劣化、P+Nダイオードの場合には、スクラ
イビングによる破断面に到るまで、Ｎ形シリコン
半導体基体表面にチヤンネルが形成され、逆方向
リーク電流の増加あるいは耐圧の劣化が見られ
る。
このように、シリコン酸化膜層は素子の逆方向
耐圧が高いものになればなるほど、このような劣
化現象が見られ、かつ外部からの電界の影響によ
つて信頼性が低下するので、あまり好ましいもの
ではない。
耐圧が高いものになればなるほど、このような劣
化現象が見られ、かつ外部からの電界の影響によ
つて信頼性が低下するので、あまり好ましいもの
ではない。
この問題を解決するために、シリコン酸化膜層
の代わりに、不純物を多結晶シリコン中にドープ
させた半絶縁層を被着させ、さらにその上にシリ
コン酸化膜層を形成して積層構造にすることが考
えられている（Japan J.apple phys Vol 15
（1976）p41、特公昭53−2552）。
の代わりに、不純物を多結晶シリコン中にドープ
させた半絶縁層を被着させ、さらにその上にシリ
コン酸化膜層を形成して積層構造にすることが考
えられている（Japan J.apple phys Vol 15
（1976）p41、特公昭53−2552）。
この不純物（たとえば、酸素）を含んだ半絶縁
性の多結晶シリコン層はシリコン酸化膜と比較し
て比抵抗が小さいため、シリコン酸化膜において
みられたコンデンサの作用、すなわち、シリコン
半導体基体表面に電荷の誘起現象が減少し、半導
体素子の高耐圧化、高信頼性化が図れ、シリコン
半導体基体表面に及ぼす外部電界の影響（湿気、
シール時における汚染、電極配線）を小さくする
ことができる。
性の多結晶シリコン層はシリコン酸化膜と比較し
て比抵抗が小さいため、シリコン酸化膜において
みられたコンデンサの作用、すなわち、シリコン
半導体基体表面に電荷の誘起現象が減少し、半導
体素子の高耐圧化、高信頼性化が図れ、シリコン
半導体基体表面に及ぼす外部電界の影響（湿気、
シール時における汚染、電極配線）を小さくする
ことができる。
しかし、この方法でも、特に要求される特性が
高耐圧なものになればなるほど、充分ではない。
たとえば、第１図に示すように、ドーナツ状のラ
テラルトランジスタにおいて、エミツタ領域１の
電極配線５がシリコン酸化膜層を介してベース領
域３、コレクタ領域２上を越えてフイールド領域
４上にまで張り出している場合、このトランジス
タの耐圧は、エミツタ領域１が逆バイアスされる
方向で、シリコン酸化膜を表面安定化膜とした場
合には、電極配線５の影響を受けて、電極配線に
よるパンチスルーで耐圧は規定されてしまう。
高耐圧なものになればなるほど、充分ではない。
たとえば、第１図に示すように、ドーナツ状のラ
テラルトランジスタにおいて、エミツタ領域１の
電極配線５がシリコン酸化膜層を介してベース領
域３、コレクタ領域２上を越えてフイールド領域
４上にまで張り出している場合、このトランジス
タの耐圧は、エミツタ領域１が逆バイアスされる
方向で、シリコン酸化膜を表面安定化膜とした場
合には、電極配線５の影響を受けて、電極配線に
よるパンチスルーで耐圧は規定されてしまう。
素子の逆方向耐圧が200〜300V位のものなら、
上述の半絶縁性多結晶シリコン膜を表面安定化膜
としても、耐圧は劣化せず、リーク電流の増加現
象も見られない。
上述の半絶縁性多結晶シリコン膜を表面安定化膜
としても、耐圧は劣化せず、リーク電流の増加現
象も見られない。
しかし、素子の逆方向耐圧が300V以上と非常
に高耐圧になると、この半絶縁性多結晶シリコン
膜として、必ずしも十分でない。この原因とし
て、上述の半絶縁性多結晶シリコン膜は、外部電
界が非常に大きくなると、シリコン酸化膜の性質
を示すものと考えられる。
に高耐圧になると、この半絶縁性多結晶シリコン
膜として、必ずしも十分でない。この原因とし
て、上述の半絶縁性多結晶シリコン膜は、外部電
界が非常に大きくなると、シリコン酸化膜の性質
を示すものと考えられる。
たとえば、上述の半絶縁性多結晶シリコン膜
と、シリコン酸化膜とが２層になつた膜の容量対
電圧の関係を調べてみると、必ずしも容量が電圧
に対して不変とはならない。第２図に示すよう
に、Ｐ形シリコン基板上に上述の半絶縁性多結晶
シリコン膜（500Å）とシリコン酸化膜（1500Å）
を２層に被着させてＣ−Ｖ曲線を取つてみると、
プラス60V位より正の電位で容量が変化してい
る。
と、シリコン酸化膜とが２層になつた膜の容量対
電圧の関係を調べてみると、必ずしも容量が電圧
に対して不変とはならない。第２図に示すよう
に、Ｐ形シリコン基板上に上述の半絶縁性多結晶
シリコン膜（500Å）とシリコン酸化膜（1500Å）
を２層に被着させてＣ−Ｖ曲線を取つてみると、
プラス60V位より正の電位で容量が変化してい
る。
シリコン酸化膜の酸素濃度が約67アトミツク
％、酸素をドープした半絶縁多結晶シリコン膜が
約20アトミツク％の酸素濃度を含有しているた
め、非常に外部からの電界が大きくなると、シリ
コン酸化膜の性質を示してしまうためと考えられ
る。したがつて、この半絶縁性多結晶シリコン膜
中の酸素濃度をゼロにすれば、上記の欠点をなく
することができる。
％、酸素をドープした半絶縁多結晶シリコン膜が
約20アトミツク％の酸素濃度を含有しているた
め、非常に外部からの電界が大きくなると、シリ
コン酸化膜の性質を示してしまうためと考えられ
る。したがつて、この半絶縁性多結晶シリコン膜
中の酸素濃度をゼロにすれば、上記の欠点をなく
することができる。
この発明は、上記の点にかんがみなされたもの
で、高耐圧化が可能となり、高耐圧集積化素子へ
の応用が可能であるとともに、安価に高品質、高
信頼性とすることのできる半導体装置を提供する
ことを目的とする。
で、高耐圧化が可能となり、高耐圧集積化素子へ
の応用が可能であるとともに、安価に高品質、高
信頼性とすることのできる半導体装置を提供する
ことを目的とする。
以下、この発明の半導体装置の実施例について
説明するが、その具体的な実施例の説明に先立
ち、まず、この発明の理解を容易にするために、
この発明の背景につて概述することにする。
説明するが、その具体的な実施例の説明に先立
ち、まず、この発明の理解を容易にするために、
この発明の背景につて概述することにする。
ノンドープ多結晶シリコン膜の比抵抗は約
106Ωcmであり、また、上述の半絶縁性多結晶シ
リコン膜の比抵抗は約109Ωcmであり、シリコン
酸化膜の比抵抗は約1015Ωcmと知られている。
106Ωcmであり、また、上述の半絶縁性多結晶シ
リコン膜の比抵抗は約109Ωcmであり、シリコン
酸化膜の比抵抗は約1015Ωcmと知られている。
したがつて、ノンドープ多結晶シリコン膜を表
面安定化膜に使用した場合には、このノンドープ
多結晶シリコン膜に流れるオーミツク電流が大き
くなり、問題となる。たとえば、このノンドープ
多結晶シリコン膜を約5000Åの厚さで、さらに、
その上にCVDSiO2膜を成長させたものを表面安
定化膜とした場合には、数10マイクロアンペア程
度のリーク電流を生じてしまう。。このため、こ
のリーク電流を減少させるためには、ノンドープ
多結晶シリコン膜の厚さを充分に薄くする必要が
ある（100Å程度）。
面安定化膜に使用した場合には、このノンドープ
多結晶シリコン膜に流れるオーミツク電流が大き
くなり、問題となる。たとえば、このノンドープ
多結晶シリコン膜を約5000Åの厚さで、さらに、
その上にCVDSiO2膜を成長させたものを表面安
定化膜とした場合には、数10マイクロアンペア程
度のリーク電流を生じてしまう。。このため、こ
のリーク電流を減少させるためには、ノンドープ
多結晶シリコン膜の厚さを充分に薄くする必要が
ある（100Å程度）。
また、この非常に薄くしたノンドープ多結晶シ
リコン膜上に、シリコン酸化膜を被着させた場合
には、外部電界の影響を充分にこの薄いノンドー
プ多結晶シリコン膜のみでは、しやへいし切れず
に、シリコン半導体基体表面に電荷が誘起されて
しまう。
リコン膜上に、シリコン酸化膜を被着させた場合
には、外部電界の影響を充分にこの薄いノンドー
プ多結晶シリコン膜のみでは、しやへいし切れず
に、シリコン半導体基体表面に電荷が誘起されて
しまう。
この発明は、この点を考慮してなされたもので
あり、第３図はその一実施例の断面図である。こ
の第３図の場合は、一例としてダイオードを例に
とつて示したものである。この第３図において、
単結晶半導体基板としてのシリコン基板６の表面
にシリコン酸化膜を被着させて、これをマスクと
して選択拡散層７を設ける。この選択拡散層７は
シリコン基板６とは別の導電性を有する半導体領
域を形成するものである。この選択拡散層７の形
成後、シリコン酸化膜を除去して、ノンドープ多
結晶シリコン８を膜中に流れるオーミツク電流を
無視できるほど非常に薄く被着させ（＜100Å）、
その後、不純物（たとえば酸素）をドープした多
結晶シリコン膜９（半絶縁性多結晶シリコン膜）
を被着させて、その上にシリコン酸化膜１０を被
着させる。しかる後に、所定の窓部を開孔して電
極１１を設ける。
あり、第３図はその一実施例の断面図である。こ
の第３図の場合は、一例としてダイオードを例に
とつて示したものである。この第３図において、
単結晶半導体基板としてのシリコン基板６の表面
にシリコン酸化膜を被着させて、これをマスクと
して選択拡散層７を設ける。この選択拡散層７は
シリコン基板６とは別の導電性を有する半導体領
域を形成するものである。この選択拡散層７の形
成後、シリコン酸化膜を除去して、ノンドープ多
結晶シリコン８を膜中に流れるオーミツク電流を
無視できるほど非常に薄く被着させ（＜100Å）、
その後、不純物（たとえば酸素）をドープした多
結晶シリコン膜９（半絶縁性多結晶シリコン膜）
を被着させて、その上にシリコン酸化膜１０を被
着させる。しかる後に、所定の窓部を開孔して電
極１１を設ける。
なお、シリコン酸化膜１０は電極配線１１と基
板６との高圧印加による絶縁破壊を防止するため
のものである。
板６との高圧印加による絶縁破壊を防止するため
のものである。
第４図にゲート付きラテラルPNPトランジス
タのゲート電位とコレクタ・エミツタ間の耐圧を
それぞれこの発明を施した場合と従来の半絶縁性
膜を施した場合を示す。この第４図におけるＡが
この発明の場合であり、Ｂが従来例の場合であ
る。
タのゲート電位とコレクタ・エミツタ間の耐圧を
それぞれこの発明を施した場合と従来の半絶縁性
膜を施した場合を示す。この第４図におけるＡが
この発明の場合であり、Ｂが従来例の場合であ
る。
従来の半絶縁性多結晶シリコン膜を表面安定化
膜とした場合には、ゲート電位を−150V以下に
すると、耐圧の変化が見られるが、この発明の場
合には、ゲート電位を−300Vまで変化させても、
耐圧の劣化は見られない。すなわち、従来の場合
には、MOSトランジスタのVTが150Vであるのに
対し、この発明では、300V以上であることを示
している。
膜とした場合には、ゲート電位を−150V以下に
すると、耐圧の変化が見られるが、この発明の場
合には、ゲート電位を−300Vまで変化させても、
耐圧の劣化は見られない。すなわち、従来の場合
には、MOSトランジスタのVTが150Vであるのに
対し、この発明では、300V以上であることを示
している。
以上詳述したように、この発明の半導体装置に
よれば、半導体基板上に選択拡散層を設け、この
選択拡散層および半導体基板上に薄いノンドープ
多結晶シリコンの膜を被着させた後、酸素をドー
プした半絶縁性の多結晶シリコン膜およびシリコ
ン酸化膜を積層させ、特に、ノンドープ多結晶シ
リコンの膜によりリーク電流を減少させ、さらに
半絶縁性の多結晶シリコン膜との組合せにより電
荷の蓄積効果によるメモリ作用等を回避でき且つ
外部からの電界効果を緩和させるようにし、さら
にシリコン酸化膜を設けて第１図に示したような
リング状ラテラル高耐圧トランジスタにも電極配
線を張り合わせることができるようにした。これ
にともない、高耐圧集積化素子にも応用できる。
よれば、半導体基板上に選択拡散層を設け、この
選択拡散層および半導体基板上に薄いノンドープ
多結晶シリコンの膜を被着させた後、酸素をドー
プした半絶縁性の多結晶シリコン膜およびシリコ
ン酸化膜を積層させ、特に、ノンドープ多結晶シ
リコンの膜によりリーク電流を減少させ、さらに
半絶縁性の多結晶シリコン膜との組合せにより電
荷の蓄積効果によるメモリ作用等を回避でき且つ
外部からの電界効果を緩和させるようにし、さら
にシリコン酸化膜を設けて第１図に示したような
リング状ラテラル高耐圧トランジスタにも電極配
線を張り合わせることができるようにした。これ
にともない、高耐圧集積化素子にも応用できる。
また、信頼性に富む表面活性層を使用するため
に従来のような高価なセラミツクパツケージ（ハ
ーメチツクパツケージ）を使う必要がなくなり、
安価なモールドタイプの樹脂シールに応用できか
つ高品質、高信頼性の半導体装置とすることがで
きる。
に従来のような高価なセラミツクパツケージ（ハ
ーメチツクパツケージ）を使う必要がなくなり、
安価なモールドタイプの樹脂シールに応用できか
つ高品質、高信頼性の半導体装置とすることがで
きる。
第１図は従来のリング状ラテラルトランジスタ
の平面図、第２図はシリコン基板に直接半絶縁性
多結晶シリコン膜を表面安定化膜としたときの容
量と電圧の関係を示す図、第３図はこの発明の半
導体装置の一実施例の断面図、第４図はゲート付
きラテラルトランジスタの耐圧とゲート電位の関
係を示す図である。 ６……シリコン基板、７……選択拡散層、８…
…ノンドープ多結晶シリコン膜、９……ドープし
た多結晶シリコン膜、１０……シリコン酸化膜、
１１……電極。
の平面図、第２図はシリコン基板に直接半絶縁性
多結晶シリコン膜を表面安定化膜としたときの容
量と電圧の関係を示す図、第３図はこの発明の半
導体装置の一実施例の断面図、第４図はゲート付
きラテラルトランジスタの耐圧とゲート電位の関
係を示す図である。 ６……シリコン基板、７……選択拡散層、８…
…ノンドープ多結晶シリコン膜、９……ドープし
た多結晶シリコン膜、１０……シリコン酸化膜、
１１……電極。
Claims (1)
- １ 単結晶半導体基板と、この単結晶半導体基板
に形成された選択拡散層と、この選択拡散層およ
び上記単結晶半導体基板上に100Å以下の厚みに
形成されたノンドープ多結晶シリコン膜と、この
膜上に被着され酸素ドープした半絶縁性の多結晶
シリコン膜と、この半絶縁性の多結晶シリコン膜
上に被着されたシリコン酸化膜と、上記選択拡散
層に対応する箇所において上記ノンドープ多結晶
シリコン膜、上記半絶縁性の多結晶シリコン膜お
よび上記シリコン酸化膜を開孔して上記選択拡散
層に接続される電極とを備えた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56080886A JPS57197826A (en) | 1981-05-29 | 1981-05-29 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56080886A JPS57197826A (en) | 1981-05-29 | 1981-05-29 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57197826A JPS57197826A (en) | 1982-12-04 |
| JPS6351374B2 true JPS6351374B2 (ja) | 1988-10-13 |
Family
ID=13730821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56080886A Granted JPS57197826A (en) | 1981-05-29 | 1981-05-29 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57197826A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5220764A (en) * | 1975-08-11 | 1977-02-16 | Sony Corp | Manufacturing system of mesa type semi-conductor unit |
-
1981
- 1981-05-29 JP JP56080886A patent/JPS57197826A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5220764A (en) * | 1975-08-11 | 1977-02-16 | Sony Corp | Manufacturing system of mesa type semi-conductor unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57197826A (en) | 1982-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3597667A (en) | Silicon oxide-silicon nitride coatings for semiconductor devices | |
| US4009483A (en) | Implementation of surface sensitive semiconductor devices | |
| Matsushita et al. | Semi-insulating polycrystalline-silicon (SIPOS) passivation technology | |
| US4012762A (en) | Semiconductor field effect device having oxygen enriched polycrystalline silicon | |
| JPS6022497B2 (ja) | 半導体装置 | |
| US8486754B1 (en) | Method for manufacturing a gate-control diode semiconductor device | |
| US5095351A (en) | Semiconductor device having bipolar transistor and method of producing the same | |
| KR890004421B1 (ko) | 쇼트키 트랜지스터 장치 | |
| JP2690242B2 (ja) | 半導体固定記憶装置 | |
| US4060827A (en) | Semiconductor device and a method of making the same | |
| JPS61150280A (ja) | 縦型ｍｏｓトランジスタ | |
| JPS6351374B2 (ja) | ||
| JPH0669094B2 (ja) | 電界効果型トランジスタ | |
| JPS61274366A (ja) | 高耐圧半導体装置 | |
| JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS606104B2 (ja) | Ｍｉｓ半導体装置 | |
| JP2785792B2 (ja) | 電力用半導体素子 | |
| JPS60102770A (ja) | 半導体装置 | |
| JPH0529616A (ja) | 量子効果型電界効果トランジスタ | |
| JPS631758B2 (ja) | ||
| KR0163934B1 (ko) | 다결성 규소 산화 게이트 절연층 및 그 제조 방법, 이를 이용한 다결정 규소 박막 트랜지스터 | |
| JP3665202B2 (ja) | 半導体装置 | |
| JPH0213829B2 (ja) | ||
| JP2501929B2 (ja) | 静電誘導半導体装置 | |
| JPS58188B2 (ja) | 半導体装置 |