JPS63502155A - 可変キヤパシタンス回路 - Google Patents
可変キヤパシタンス回路Info
- Publication number
- JPS63502155A JPS63502155A JP62500381A JP50038186A JPS63502155A JP S63502155 A JPS63502155 A JP S63502155A JP 62500381 A JP62500381 A JP 62500381A JP 50038186 A JP50038186 A JP 50038186A JP S63502155 A JPS63502155 A JP S63502155A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- varactor
- voltages
- variable capacitance
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003213 activating effect Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000003321 amplification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 241000894006 Bacteria Species 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
- H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Networks Using Active Elements (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
可変キャパシタンス回路
発明の背景
本発明は可変キャパシタンス回路一般に関するものでちゃ、特にプログラマブル
バイアス電圧を有する電圧制御発振器(VCO)のような同調共振回路における
そのような回路の使用に関する。
バラクタは一般的に電圧制御発振器回路に用いられる。
バラクタは本質的にはそれに印加された逆バイアス電圧の犬ささに応じたキャパ
シタンスを示す逆バイアスダイオードである。発振器のような共振回路に用いた
場合には、共振層仮数はバラクタ両端に印加されたバイアス電圧を制御すること
によつ゛で制御することができる。
vCOの代表的な応用例はフェーズロックループ(PLL)のような周波数合成
器回路における応用でろる。
PLL回路においては9位相検出器の電圧出力は、VCO周波数を制御するため
にループ増幅器を介してvCOのバラクタに印加される。例えば、バラクタに印
加された正電圧は位相検出器およびループ増幅器から導くことができるが、バラ
クタの低または負側は接地されるか。
またはもう1つの別の固定バイアス点に参照される。これらの極性はもし所望す
るならば逆にすることがでさ。
バラクタの高側は固定バイアス点に結合できるが、バラフタの低側はループ増幅
器に結合される。
vCOのかなりの周波数範囲を与えることが所望される場合には、VCOに印加
さnた利用可能な制御電圧は。
バラクタのキャパシタンスの、従って700周波数の必要な変化を可能にするの
に十分な程度に変化しなければならない。位相比較器に印加された利用可能な電
圧範囲がバラクタのキャパシタンスを変えるのに必要な電圧範囲よりも狭い場合
には重大な問題が生じる。
例えば、5ボルト電源で動作する位相検出器およびループ増幅器は0.5〜4ボ
ルトの実効出力範囲を有するかもしれない。このことはバラクタ両端に現れる電
圧の6.5ボルトの変化を可能にするにすぎない。位相検出器およびループ増幅
器に印加された動作電圧を増大させることは可能であるが、これは多くの理由か
ら望ましくない。
携帯用無線デバイスまたは同種のものにおいては0回路動作電圧は所定の出力を
有するバッテリから導かれる。
位相比較器、ループ増幅6訃よびバラクタに印加するために利用可能な電圧は、
電圧調整器および同種のものの両端における電圧低下のためにバッテリ電圧よp
小さいかもしれない。
位相比較器2よびループ増幅器にステップアップ(step up)動作電圧ン
与えるために直流−直流変換回路を用いることができるが、そのような回路はデ
バイスの動作を非能率的なものにする。という訳は1位相比較器およびループ増
幅器は必ず追加の電流を引き出し、その結果回路がより低い電圧で動作する場合
に消費する電力よりも多い電力を消費するからである。
携帯用無線機などの応用例においては、バクテリの保存が最も重要である。この
結果、高くなった動作バイアス電圧をバラクタ回路に印加する場合には、デバイ
スのバッテリ電流消耗を増加する他の回路に上昇した電圧を印加しないことが望
ましい。そのような上昇した電圧はまた特定の回路(即ら・、一部の0MO8I
Cプロセツブのような低電圧回路)にとっては高すぎるであろう。
発明の要約
この可変キャパシタンス回路は9上昇した動作電圧を他の回路に印加することな
しにバラクタに電圧電位を印加しそれを高めるための手段を含む。
この可変キャパシタンス回路に、陽極側と陰極側とを有するバラクタを含む。第
1電圧バイアス手段は可変電圧をバラクタに印加し、第2電圧バイアス手段は複
数の電圧のうらの1つをバラクタに選択的に印加する。第1および第2バイアス
手段は協動してバラクタのキャパシタンスを制御する。
本発明の一局面におい′Cは、第1バイアス手段はバラクタの前記の複数の側の
1つに接続し、第2電圧第1バイアス手段はバラクタの前記の複数の側のもう一
方に接続している。本発明の更にもう1つの局面においては。
第1および第2バイアス手段は相反する極性を有する電圧を供給する。
本発明の一局面においては、第2電圧バイアス手段は1出力を有する電圧増倍器
な含み9分圧器回路網は電圧増倍器回路の出力に接続されていて複数の電圧を供
給する。第2電圧バイアス手段は分圧器回路網に接続した複数のスイッチ手段を
含む。各スイッチは選択的に個々に起動され、出力電圧の1つをバラクタに供給
する。
本発明のもう1つの局面においては、デコーダ手段が動作的にスイッチ手段に接
続されていてスイッチ手段を起動させる。入力手段はデジタル信号をデコーダ手
段に供給し、デコーダ手段はデジタル信号に応答し°C選択的にスイッチ手段の
うらの1つを起動させる。本発明の更にもう1つの局面におい°Cは、スイッチ
手段は電界効果トランジスタでアク、入力手段はデコーダにトランジスタを切り
換えることがでさる電圧レベルを与えるレベルシフティング手段を含む。
本発明の更にもう1つの局面においては、電圧制御発振器回路はバラクタを含み
、第1バラクタバイアス手段はバラクタの側の1つに可変電圧を印加し、第2バ
ラクタバイアス手段は複数の電圧のうらの1つをバラクタのもう一方の側に印加
する。第2バラクタバイアス手段は入力信号を受信する入力手段を含み、前記入
力信号に応じて前記複数の電圧のうらの前記の1つをバラクタに選択的に切り換
えるスイシテング手段を含む。入力信号の電圧レベルをシフトしてスインヂング
手段を起動させるためにレベルシフティング手段が含まれている。
本発明の更にもう1つの局面においては1周波数合成器回路は電圧制御発振器を
含み、この発振器はループ増幅器と、電圧制御発振器への複数の電圧のうらの1
つt本発明のもう1つの局面においては9周波数合成器と。
周波数合成器用の除数情報とともにヂャネル情報を含むメモリ手段とを有する無
線機は、電圧制御発振器の周波数に影響を与えるため複数の電圧のうらの1つを
バラクタに選択的に供給するバイアス手段と周波数合成器によってバイアスされ
るバラクタを有する電圧制御発振器を含む。このバイアス手段は複数の電圧のう
らの1つをバラクタに与えることによつ・てメモリ手段によって動作的に起動さ
れる。メモリ手段はバイアス手段を起動させるための複数の電圧のうらの1つに
対応する各カヤネルに対するデータを含む。
図面の簡単な説明
第1図は可変キャパシタンス回路を用いた無線機の周波数合成器回路のブロック
図である。
第2図は第1図の負電圧源のブロック図でおる。
第3因は第2図の電圧増倍器回路の電気的概略図でるる。
第5図は第2図のマルチプレクサ回路の論理図である。
第6図は第2図のマルチプレクサ回路の電気的概略図である。
好ましい実施例の説明
嘔て図面の参照文字によって先ず第1図乞参照すると。
一般に12によって示される周波数合成器回路の電圧制御発振器(VOC)11
とともに負電圧源10を使用できることが理解されると思う。
周波数合成器12はVOCll、’デバイド・パイ・N(divide by
N )’ VCよつC示されているプログラマブルデバイダ13.お工び”デバ
イ、ド・パイ・R(divtde byR)によって示されるプログラマブルデ
バイダ15に接続された基準周波数発振器14を含む。プログラマブルデバイダ
13および15は位相検出器16に接続されており、この位相検出器16はその
出力をループ増幅器17に接続させており、このループ増幅器17の出力は第1
DCバイアス電圧としてVCOllに印加される前に低域フィルタ18およびR
Fカヨーク19を通過する。位相検出器16およびループ増幅器17は第1DC
バイアス手段を構成する。
VCOllは陽極21を有するバラクタを含み、この陽極21はバイパスコンデ
ンサ23VC接続され、また第2DC,バイアス手段を構成する負電圧源1oに
接続されている。バラクタ20はその陰極22をループ増幅器17の出力に動作
的に接続させCおp、またコンデンサ24およびコイル25を介して大地に直列
に接続されていて同調共振回路を設けている。コイル26はコイル25ニ結合さ
れ、また大地と増幅器27の入力との間に接続されている。コイル28は増幅器
27の出力と大地との間に接続され、またコイル25お工び26に結合されてい
る。
F ROMまたは同種のものとすることができるメモリ手段をなす無線機メモリ
60は、従来の方法で周波数合成器に印710するためのデペイド・パイ・Rお
よびデバイド・パイ・Nのようなチャネル周波数情報を記憶するの″に用いられ
る。31として示されているチャネル選択器61は、無線機メモリ30とインタ
フェースをとり従来の方法で適当なチャネル情報をレジスタ32にa−ドするの
に用いられる。
デバイド・パイ・Rおよびデバイド・パイ・NK7にえて、無線機メモリはB1
およびBOとして示されている各tヤネル周波数についての情報の追加ビットを
含む。
ピッ)B1およびBOはまた他のチャネル情報とともにレジスタ32にα−ドさ
れ、その81およびBOビットは負電圧源10に印加される。
負電圧源10は第2図に示されている。好ましい実施例においては300 KH
z発振器である発振器回路34はりaツク信号を与え、その信号は電圧増倍器3
5に印加される。電圧増倍器35はマルチプレクサ回路36に印加される複数の
出力電圧を有する。マルチプレクサ回路36は電圧増倍器35からの電圧の1つ
を選択するのに用いられ、それは線57を通じてバラクタ20に供給される。
さて第2図を参照すると、電圧増倍器35の詳細な電気的概略図が示されている
。発振器34からの300 KHz信号は、P−7−ヤネルMO8FgT41お
よびNy−ヤネルMO8FFjT 42によって形成されたインバータ40の入
力に接続されたりaツク入力において印加される。このクロック信号はまたPチ
ャネルMO8PET 44およびNチャネルMO8FgT45によって形成され
るインバータ43の入力に印加される。インバータ43の出力はPf−ヤネルM
08FgT 47およびN5−ヤネルMO8FgT48によつ゛C形成されるイ
ンバータ46に印加される。インバータ40およヒ46の出力は位相が180°
ずれている。即ら反対であることが判ると思う。
クロック信号が低であると、Py−ヤネルMO8FgT 41はオンになり、コ
ンデンサ50を約4.6 ボルトに充電する。同時に、インバータ46の出力は
低になる。−?!:いう訳は、M08FgT48がオンになり、以前のサイクル
で約−9,2ボルトに充電されていたコンデンサ51をダイオード52を介して
放電させ、コンデンサ53を約−8,8ボルトに充電するからである。次の17
2サイクルの期間中にMO8FgT42はオンになり、コンデンサ50はダイオ
ード54を介して放成しコンデンサ51を充電させる。
この1/2サイクルの間ダイオード55および52は逆バイアスされる。
一般的な動作条件下でコンデンサ53に現れる出力電圧は−8,673ボルトで
ある。抵抗56.57.60.61y工び62はコンデンサ53から大地へ直列
接続され抵抗分圧器回路網を設けている。抵抗56 、57 、60 、61お
よび62の値は所望する出力電圧を与えるように選択される。
好ましい実施例では、抵抗56に67.2キロオームの値を有するが、抵抗57
.60.61お工び62はそれぞれ110.7キαオームの値を有する。これら
の値は出力66〜66において出力゛電圧−8、−6、−4および一2ボルトを
それぞれ与えるために選択されている。フィルタコンデンサ70〜76はそれぞ
れ出力線63〜66においてフィルタリングするために備えられている。
さて第4図を参照すると、マルチプレクサ36のブロック図が示されている。線
63〜66上の出力電圧は、デコーグ81の出力によって制御されるスイッヵイ
ング手段を構成する主スインy−80に印加される。B1お工びBOとし°C示
されているデジタ、/L/情報の2つのビットは入力バッファ82および83.
レベルシフタ回路84および85を介してデコーダ手段を構成するデコーダ81
に与えられ、主スイン:7−80の出力を制御する。好ましい実施例の特定の回
路が第6図に開示されているが、論理図は第5図に示されている。
先ず第5図を参照すると、入カバソファ82が一対のインバータ90お工び91
によって備えられている。B1人力はインバータ90の入力に印加されるが、そ
のインバータの出力、B1パーはインバータ91の入力に印加されるとともに線
92によってレベルシフタ84にも印加される。論理B1信号であるインバータ
91の出力は線96によってレベルシフタ84に印刀0される。
同様な方法により、80人力はインバータ94および95に印加され、線96上
のBOパー信号および線?Z上のBO倍信号レベルシック85に印加される。レ
ベルシフタ84および85のBl 、B1パー、BOおよびBOバー出力は、2
人力ナンドゲート100〜103からなるワy−オブ・フォア(one −of
−four )デコーダ回路81に従来の方法で印加され、これらのナントゲ
ートの各々はその出力をインバータ104〜107にそれぞれ接続させている。
B1とBOの両方が高であると、インバータ104の出力、−8ボルト選択線で
ある線110は高となる。B1が高でBOが低であると、インバータ105の出
力、−6ボルト選択線である線111は高となる。B1が低でBOが高であると
、インバータ106の出力、−4ボルト選択線である線112は高とな、0.8
1とBOのいずれもが低であると、インバータ107の出力、−2ボルト選択線
である線113は高となる。
さて第6図を参照すると、スイソヂ手段を構成するMOSFET トランジスタ
120〜123によって主スイン:7−80が備えられていることが判る。トラ
ンジスタ120〜123のゲートは線110〜116上のデコーダ81の出力に
応じて選択的に+5ボルト信号でバイアスオンするか、または−8ボルト信号で
バイアスオフする。
入カバソファ82のインバータ90はPy−ヤネルMO8FgT124およびN
チャネルMO8FgT 125によつ°C形成されているが、一方インバータ9
1はPチャネル間08FBT126訃よびNカヤネルMO8FF、T 127に
よって形成されている。同様に、入力バッファ83のインバータ94はPチャネ
ルMO8FgT 130およびNチャネルMO8FgT111によって形成され
ているが、一方インバータ95I−1PチャネルMO8FgT 132およびN
チャネルMO8FBT133によって作られている。
線92.93.96および97上の論理レヘ/I/ri高の場合が+5ボルトで
あり、低の場合が0ボルトである。これらの線はレベルシック回路842工び8
5に印加され゛C論理レベルを変えるので、高く+5ボルトに工って表されたま
1になっているが、低は今JP−8ボルトによって表されている。
レベルシフティングを行うために、線93はPy−ヤネルMO8FIIET 1
34に結合され、線92はPチャネルMO8FgT135に結合s−nる。線9
2が高になp、線93が低になると、トランジスタ134はオフになシトランジ
スタ165はオンになり、このことがトランジスタ136tオンにし、トランジ
スタ137をオフにする。この条件ドでは、B1パーを表す線168は低になシ
、B1を表す線139は高になる。
これとは逆に、線92が低に欧ジ線93が高になると。
トランジスタ164はオンになり、トランジスタ135はオフになり、このこと
がトランジスタ137tオンにし、トランジスタ1367オツにする。この条件
下におい°Cは。
線138は高になり、線139は低になる。回路の正しい動作を保証するために
は、トランジスタ134お工び135はトランジスタ166および137が引き
込むことがでさる電流よりも多い電流を供給でさることが重要でるる。
レベルシフタ85はトランジスタ134 、135 、136お工び167にそ
nぞれ対応するトランジスタ140 、141 ;142および143を用いた
場合と同じ方法で形成畜れ動作する。線148はBOバー信号を、線149はB
O倍信号デコーダ81に与える。
ナントゲート100は従来の方法でPy−ヤネルMO8FgT144および14
5ならびにNチャネルMO8FBT 146および147によって形成されてい
る。同様にナントゲート101はPチャネルMO8FBT 150および151
.およびNチャネルMO8F’gT 152訃よび156によって形成されてい
る。ナントゲート102はPy−ヤネルMosFg’f’ 154および155
.おLびN:7−ヤネルMO8FgT 156および157によって形成されて
いる。ナントゲート103はPチャネルMO8FEI:T I60訃よび161
.およびNy−ヤネルMO8P g T 162および163によつ°C形成さ
れている。
インバータ104はPy−ヤネルMO8FB’I’ 164お工びNデャネルM
O8FgT 165によつC作られている。インバータ105はPカヤネルMO
8FgT 166およびNチャネルMO8FgT 167によって形成されてい
る。Pチャネル間O8FET 170お工びNy−ヤネルMO8FgT 171
はインバータ106を形成し、一方P5−ヤネルMO8FgT 172およびN
y−ヤネルM08F8T 173はインバータ107を形成している。
この回路の利点については部品についCの上記の説明から完全に明らかになった
と思うが、開示を完全なものにするために、下記に動作および回路使用法を簡単
に説明する。
vcooo路11Fi同調共振回路にバラクタを用いる種類の代表的回路でおる
。バラクタを利用するその他の特定の700回路を利用でさることは理解される
ものと思う。バラクタ20のバイアス電圧、従ってキャパシタンスは、低域フィ
ルタ18おLびRFチョーク19を介してループ増幅器17からその陰極Vc3
いて印加されるDCバイアス電圧と、バラクタの陽極21に供給される負電圧源
10からのDCバイアス電圧との両方によって決定される。
ループ増幅器17からの可能性のある電圧範囲を0.5よい。−2ボルトを陽極
21に印加すると、バラクタ20両端の電圧は2.5ボルトから6ボルトに変化
することができる。−4ボルトを陽極21に印加すると、バラクタ20両端の電
圧は4.5ボルトと8ボルトとの間で変化でさる。−6ボルトを陽極21に印加
すると、バラクタ2゜両端の電圧は6.6ボルトと10ボルトとの間で変化でき
るが、−8ボルトを陽極21に印加すると、バラクタ20両端の電圧は8,5ボ
ルトと12ボルトとの間で変化することかでざる。この結果1周波数合成器には
+5ボルト〜大地電位(ground 5upp!J )だけを供給すると、2
.5〜12ボルトのバラクタ20両端の電圧範囲または9.5ボルトの変動を得
ることができる。
レベルシフタ84および85お工びデコーダ81は+5ボルト〜−8ボルトの間
で動作させるだけでよい。残りの回路は単一の+5ボルト〜大地電位(grou
nd guppty )以Fで動作させることがでさ、それによってデバイスの
電流消耗および電力使用を保存することができる。
無線機メモリがデバイド・パイ・N (divide by N )デバイ・ダ
13お工びデバイド・パイ・R(divide by R)デバイダ15につい
ての除数情報でブqグラムされると。
追7J[]情報ピント、即ちB1訃工びBOが各周波数についてブaグラムされ
負電圧源10の出力を制御するので。
必要な電圧がバラクタ20両端に現れてvCOllの所望する発振器周波数を発
生させることができる。この必要な電圧オフセットはどんな特別なバラクタ2o
につい°Cも容易に決定でざる。明らかなように、負電圧源1oの各ステップに
ri、!定のバラクタ電圧範囲の重複が伴っている。
好ましい実施例は負電圧源1004つの出力電圧のみを用いているが、適当な分
圧器回路網、所望する出力電圧数に基づいたデコーダに対する適当な情報ビット
数の使用とともに任意の所望する数を使用できることが理解されることと思う。
例えば、3つの情報ビットを用いると、最高8つのオフセットバイアス電圧を供
給できる。一部の応用例に印加する最も有用な電圧レベルは0ボルトと思われる
。この応用目的にとっては、0ボルト、はループ増幅器17からの電圧の極性の
反対の極性と考えられる。もし所望するならば、負電圧源10を正電圧源とする
ことがでさ。
ループ増幅器17の出力を負電圧の範囲とし゛Cバラクタ20の接続を逆にする
ことかでざる。
本発明の回路はVCOllの所望する各周波数動作について個々に記憶されてい
るビットB1およびBO’&用いているが、これらのビットは周波数合成器12
に供給される周波数またに除数情報に基づいた探索表から導くことがでさるとい
うことが理解されると思う。除数のような追加清報が各カヤネルに対し個々に記
憶される無線機およびそれと同種のものにおいては個々のチャネルのためにビッ
トを記憶することは特に便利である。
FIG、4
国際調査報告
Claims (18)
- 1.陽極側と陰極側とを有するバラクタと、可変電圧をバラクタに印加する第1 電圧バイアス手段と、 複数の電圧のうちの1つを選択的にバラクタに印加する第2電圧バイアス手段と を含み、第1および第2バイアス手段が協動してバラクタのキャパシタンスを制 御する 可変キヤパシタンス回路。
- 2.第1電圧バイアス手段はバラクタの前記の側の1つに接続され、 第2電圧バイアス手段はバラクタの前記の側のもう一方に接続されている、 前記請求の範囲第1項記載の可変キャパシタンス回路。
- 3.前記第1電圧バイアス手段は第1極性を有する電圧を供給し、 前記第2電圧バイアス手段は第1極性と反対の第2極性を有する電圧を供給する 、 前記請求の範囲第2項記載の可変キャパシタンス回路。
- 4.第1電圧バイアス手段はバラクタ陰極に接続され、第2電圧バイアス手段は バラクタ陽極に接続されている、 前記請求の範囲第2項記載の可変キャパシタンス回路。
- 5.第1電圧バイアス手段は正極性を有する電圧を供給し、 第2電圧バイアス手段は負極性を有する電圧を供治する、 前記請求の範囲第4項記載の可変キャパシタンス回路。
- 6.第2電圧バイアス手段は1出力を有する電圧増倍器を含み、 分圧器回路網は電圧増倍器回路の出力に接続されていて前記複数の電圧を供給す る、 前記請求の範囲第2項記載の可変キャパシタンス回路。
- 7.第2電圧バイアス手段は更に分圧器回路網に接続された複数のスイッチ手段 を含み、各スイッチ手段は前記電圧のうちの1つを前記バラクタに供給するため 選択的に個々に起動可能である、 前記請求の範囲第6項記載の可変キャパシタンス回路。
- 8.デコーダ手段はスイッチ手段に動作的に接続されていてスイッチ手段を起動 させる、 前記請求の範囲第7項記載の可変キヤパシタンス回路。
- 9.入力手段はデジタル信号をデコーダ手段に供給し、デコーダ手段はそのデジ タル信号に応答してスイッチ手段の1つを選択的に起動させる、 前記請求の範囲第8項記載の可変キャパシタンス回路。
- 10.スィッチ手段は電界効果トランジスタであり、入力手段はレベルシフテイ ング手段を含みトランジスタをスイッチできる電圧レベルをデコーダ手段に与え る、前記請求の範囲第9項記載の可変キャパシタンス回路。
- 11.前記第2電圧バイアス手段は前記電圧のうちの前記の1つを選択的に印加 するスィッチイング手段を含み、デコーダ手段は前記スイッチング手段に動作的 に接続されており、 入力手段は前記デコーダ手段に接続されていて信号をデコーダ手段に供給して前 記電圧の1つを示し、前記スィッチイング手段を起動させて前記電圧のうちの前 記の1つをバラクタに供給する、 前記請求の範囲第1項記載の可変キャパシタンス回路。
- 12.陽極側と陰極側とを有するバラクタと、可変電圧をバラクタの前記の側の 1つに印加する第1バラクタバイアス手段と、 複数の電圧のうちの1つをバラクタの前記の側のもう一方に選択的に印加する第 2バラクタバイアス手段とを含む、 電圧制御発振器回路。
- 13.第2バラクタバイアス手段に入力信号を受信する入力手段、および前記入 力信号に応じて前記複数の電圧のうちの前記の1つをバラクタへ選択的にスイッ チするスイッチイング手段を含む、 電圧制御発振器回路。
- 14.前記第2バラクタバイアス手段は、前記入力信号の電圧レベルをシフトし て前記スイッチング手段を起動させるレベルシフテイング手段を含む、前記請求 の範囲第13項記載の電圧制御発振器。
- 15.1入力と1出力とを有する電圧制御発振器と、電圧制御発振器に接続され 1出力な有するプログラマブルデバイダと、 基準周波数信号を供結する基隼発振器回路と、プログラマブルデバイダに接続さ れた第1入力、基準周波数信号を受信する第2入力、および電圧制御発振器の入 力に動作的に接続され電圧を供給して発振器周波数を制御する1出力を有する位 相検出器と、複数の電圧の1つを電圧制御発振器に選択的に供給し、電圧制御発 振器の出力周波数に影響を与える電圧源回路とを含む、 周波数合成器回路。
- 16.周波数合成語によつてバイアスされるバラクタを有する電圧制御発振器と 、 複数の電圧の1つをバラクタに選択的に供給し電圧制御発振器の周波数に影響を 与えるバイアス手段とを含む、周波数合成器、および周波数合成器のための除数 情報とともにチヤネル情報を含むメモリを有する無線機。
- 17.前記バイアス手段がメモリ手段によつて動作的に起動され、前記複数の電 圧のうらの前記の1つをバラクタに与える前記請求の範囲第16項記載の無線機 。
- 18.前記メモリ手段は前記複数の電圧のうちの対応する1つの各チヤネルに対 するデータを含み前記バイアス手段を起動させる前記請求の範囲第17項記載の 無線機。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US816589 | 1986-01-06 | ||
US06/816,589 US4713631A (en) | 1986-01-06 | 1986-01-06 | Varactor tuning circuit having plural selectable bias voltages |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63502155A true JPS63502155A (ja) | 1988-08-18 |
Family
ID=25221045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62500381A Pending JPS63502155A (ja) | 1986-01-06 | 1986-12-11 | 可変キヤパシタンス回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US4713631A (ja) |
EP (1) | EP0252943B1 (ja) |
JP (1) | JPS63502155A (ja) |
AU (1) | AU589738B2 (ja) |
CA (1) | CA1282466C (ja) |
DE (1) | DE3689633T2 (ja) |
IL (1) | IL80769A (ja) |
WO (1) | WO1987004304A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010245879A (ja) * | 2009-04-07 | 2010-10-28 | Icom Inc | 位相同期回路 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5136719A (en) * | 1988-12-05 | 1992-08-04 | Seiko Corp. | Automatic antenna tubing method and apparatus |
US4935707A (en) * | 1989-05-01 | 1990-06-19 | Motorola, Inc. | Current reduction of a synthesizer |
FI95522C (fi) * | 1992-11-27 | 1996-02-12 | Nokia Mobile Phones Ltd | Jänniteohjattu oskillaattori, jolla on laaja taajuusalue |
FI98575C (fi) * | 1995-07-20 | 1997-07-10 | Nokia Mobile Phones Ltd | Viritettävä jänniteohjattu oskillaattori |
US5892400A (en) * | 1995-12-15 | 1999-04-06 | Anadigics, Inc. | Amplifier using a single polarity power supply and including depletion mode FET and negative voltage generator |
US6243372B1 (en) * | 1996-11-14 | 2001-06-05 | Omnipoint Corporation | Methods and apparatus for synchronization in a wireless network |
GB2330258B (en) * | 1997-10-07 | 2001-06-20 | Nec Technologies | Phase locked loop circuit |
US6163710A (en) * | 1997-10-20 | 2000-12-19 | Ericsson, Inc. | Method and apparatus for compliance to multiple frequency plans |
JP3581788B2 (ja) * | 1998-05-26 | 2004-10-27 | アルプス電気株式会社 | テレビジョンチューナ |
US6147567A (en) * | 1998-05-29 | 2000-11-14 | Silicon Laboratories Inc. | Method and apparatus for providing analog and digitally controlled capacitances for synthesizing high-frequency signals for wireless communications |
US6226506B1 (en) | 1998-05-29 | 2001-05-01 | Silicon Laboratories, Inc. | Method and apparatus for eliminating floating voltage nodes within a discreetly variable capacitance used for synthesizing high-frequency signals for wireless communications |
US6308055B1 (en) | 1998-05-29 | 2001-10-23 | Silicon Laboratories, Inc. | Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications |
US6167245A (en) | 1998-05-29 | 2000-12-26 | Silicon Laboratories, Inc. | Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications |
US6327463B1 (en) | 1998-05-29 | 2001-12-04 | Silicon Laboratories, Inc. | Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications |
US7092675B2 (en) | 1998-05-29 | 2006-08-15 | Silicon Laboratories | Apparatus and methods for generating radio frequencies in communication circuitry using multiple control signals |
US6993314B2 (en) | 1998-05-29 | 2006-01-31 | Silicon Laboratories Inc. | Apparatus for generating multiple radio frequencies in communication circuitry and associated methods |
US6574288B1 (en) | 1998-05-29 | 2003-06-03 | Silicon Laboratories Inc. | Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications |
US6150891A (en) * | 1998-05-29 | 2000-11-21 | Silicon Laboratories, Inc. | PLL synthesizer having phase shifted control signals |
US7221921B2 (en) | 1998-05-29 | 2007-05-22 | Silicon Laboratories | Partitioning of radio-frequency apparatus |
US6304146B1 (en) | 1998-05-29 | 2001-10-16 | Silicon Laboratories, Inc. | Method and apparatus for synthesizing dual band high-frequency signals for wireless communications |
US7035607B2 (en) | 1998-05-29 | 2006-04-25 | Silicon Laboratories Inc. | Systems and methods for providing an adjustable reference signal to RF circuitry |
US6137372A (en) * | 1998-05-29 | 2000-10-24 | Silicon Laboratories Inc. | Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications |
US7242912B2 (en) | 1998-05-29 | 2007-07-10 | Silicon Laboratories Inc. | Partitioning of radio-frequency apparatus |
US6311050B1 (en) | 1998-05-29 | 2001-10-30 | Silicon Laboratories, Inc. | Single integrated circuit phase locked loop for synthesizing high-frequency signals for wireless communications and method for operating same |
US6233441B1 (en) | 1998-05-29 | 2001-05-15 | Silicon Laboratories, Inc. | Method and apparatus for generating a discretely variable capacitance for synthesizing high-frequency signals for wireless communications |
FR2788638B1 (fr) * | 1999-01-20 | 2001-05-04 | Sagem | Circuit d'oscillation avec dynamique etendue |
US6323735B1 (en) | 2000-05-25 | 2001-11-27 | Silicon Laboratories, Inc. | Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors |
FR2832271A1 (fr) * | 2001-11-13 | 2003-05-16 | Koninkl Philips Electronics Nv | Tuner comprenant un convertisseur de tension |
US20040246039A1 (en) * | 2003-06-03 | 2004-12-09 | Chi-Ming Hsiao | Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit |
US7015742B2 (en) * | 2003-06-20 | 2006-03-21 | Media Tek Inc. | Switched capacitor circuit capable of eliminating clock feedthrough by complementary control signals for digital tuning VCO |
DE102004020975A1 (de) * | 2004-04-22 | 2005-11-17 | Atmel Germany Gmbh | Oszillator und Verfahren zum Betreiben eines Oszillators |
US7646257B2 (en) * | 2007-01-10 | 2010-01-12 | Motorola, Inc. | Method and apparatus to facilitate the provision and use of a plurality of varactors with a plurality of switches |
DE102017208682A1 (de) * | 2017-05-23 | 2018-11-29 | Robert Bosch Gmbh | Emissionsschutzvorrichtung und Verfahren zum Betreiben einer Last |
CN112688607B (zh) * | 2020-12-15 | 2023-08-15 | 大国重器自动化设备(山东)股份有限公司 | 一种伺服电机及人工智能机器人 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3135934A (en) * | 1961-03-08 | 1964-06-02 | Collins Radio Co | Variable reactance attenuation network controlled by control voltage |
US3260959A (en) * | 1963-12-30 | 1966-07-12 | Collins Radio Co | Tunable phase shift resonant circuit stabilized crystal oscillator |
DE1234278B (de) * | 1965-09-15 | 1967-02-16 | Itt Ind Ges Mit Beschraenkter | Schaltungsanordnung zur automatischen Scharfabstimmung von Schwingkreisen |
US3443205A (en) * | 1966-03-07 | 1969-05-06 | Kreske Walter J | Voltage variable capacitive network |
US3492514A (en) * | 1967-04-17 | 1970-01-27 | Motorola Inc | Voltage variable capacitance range extender |
FR1551681A (ja) * | 1967-07-13 | 1968-12-27 | ||
DE1296226C2 (de) * | 1967-12-09 | 1978-03-16 | Philips" Patentverwaltung GmbH, 2000 Hamburg | Abstimm-schaltungsanordnung mit einer schaltdiode |
US3488605A (en) * | 1968-05-15 | 1970-01-06 | Slant Fin Corp | Oscillator with digital counter frequency control circuits |
US3581240A (en) * | 1969-01-13 | 1971-05-25 | Motorola Inc | Frequency modulated solid state crystal oscillator providing a plurality of center frequencies |
US3579281A (en) * | 1969-06-04 | 1971-05-18 | Sierra Research Corp | Combining network providing compensated tuning voltage for varactor |
US3800239A (en) * | 1972-11-24 | 1974-03-26 | Texas Instruments Inc | Current-canceling circuit |
US4254504A (en) * | 1978-08-08 | 1981-03-03 | International Telephone And Telegraph Corporation | Control apparatus for a transceiver employing a programmable memory |
US4272729A (en) * | 1979-05-10 | 1981-06-09 | Harris Corporation | Automatic pretuning of a voltage controlled oscillator in a frequency synthesizer using successive approximation |
FR2483704A1 (fr) * | 1980-06-03 | 1981-12-04 | Thomson Csf | Dispositif de prepositionnement de frequence pour synthetiseur indirect de frequence et synthetiseur comportant un tel dispositif |
US4370629A (en) * | 1980-11-03 | 1983-01-25 | Rockwell International Corporation | Voltage controlled oscillator with reduced number of tuning potentiometers |
US4353038A (en) * | 1981-03-31 | 1982-10-05 | Motorola, Inc. | Wideband, synthesizer switched element voltage controlled oscillator |
EP0094341B1 (de) * | 1982-05-11 | 1988-01-13 | BIOTRONIK Mess- und Therapiegeräte GmbH & Co Ingenieurbüro Berlin | Herzschrittmacher |
US4533881A (en) * | 1982-09-03 | 1985-08-06 | Memory Technology, Inc. | Rapid starting variable frequency oscillator with minimum startup perturbations |
-
1986
- 1986-01-06 US US06/816,589 patent/US4713631A/en not_active Expired - Fee Related
- 1986-11-26 IL IL80769A patent/IL80769A/xx not_active IP Right Cessation
- 1986-12-11 WO PCT/US1986/002714 patent/WO1987004304A1/en active IP Right Grant
- 1986-12-11 AU AU68371/87A patent/AU589738B2/en not_active Ceased
- 1986-12-11 DE DE3689633T patent/DE3689633T2/de not_active Expired - Fee Related
- 1986-12-11 JP JP62500381A patent/JPS63502155A/ja active Pending
- 1986-12-22 CA CA000526098A patent/CA1282466C/en not_active Expired - Lifetime
-
1987
- 1987-07-21 EP EP87900546A patent/EP0252943B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010245879A (ja) * | 2009-04-07 | 2010-10-28 | Icom Inc | 位相同期回路 |
Also Published As
Publication number | Publication date |
---|---|
DE3689633T2 (de) | 1994-06-23 |
CA1282466C (en) | 1991-04-02 |
DE3689633D1 (de) | 1994-03-24 |
AU589738B2 (en) | 1989-10-19 |
WO1987004304A1 (en) | 1987-07-16 |
IL80769A0 (en) | 1987-02-27 |
US4713631A (en) | 1987-12-15 |
EP0252943B1 (en) | 1994-02-09 |
AU6837187A (en) | 1987-07-28 |
EP0252943A4 (en) | 1989-10-25 |
EP0252943A1 (en) | 1988-01-20 |
IL80769A (en) | 1990-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63502155A (ja) | 可変キヤパシタンス回路 | |
US6356122B2 (en) | Clock synthesizer with programmable input-output phase relationship | |
US7978012B2 (en) | Dual PLL loop for phase noise filtering | |
US4236251A (en) | Frequency synthesizer receiver having memory for storing frequency data | |
US5446417A (en) | Controlled oscillator | |
US7956695B1 (en) | High-frequency low-gain ring VCO for clock-data recovery in high-speed serial interface of a programmable logic device | |
US4827226A (en) | Fully integrated, adjustable oscillator for use with a crystal | |
US3866138A (en) | Circuit arrangement for an oscillator for at least two frequency ranges and its use as a self-oscillating mixer stage | |
JP2003347844A (ja) | 電圧制御発振器、pll回路及び半導体装置 | |
JP4463807B2 (ja) | スイッチトキャパシタフィルタ及びフィードバックシステム | |
GB2055268A (en) | Digital phase comparator circuit | |
GB2453046A (en) | LC quadrature oscillator having phase and amplitude mismatch compensator | |
US10680795B2 (en) | Quadrature signal generation | |
US7747892B2 (en) | System for automatically selecting intermediate power supply voltages for intermediate level shifters | |
US20110133710A1 (en) | Partial Feedback Mechanism in Voltage Regulators to Reduce Output Noise Coupling and DC Voltage Shift at Output | |
US6181215B1 (en) | Quartz oscillator circuit having synchronously switched frequency adjusting capacitors | |
US3353126A (en) | Resonant circuit tunable over a large frequency range | |
Yan et al. | A 0.65-V process variation and supply noise insensitive ring VCO | |
US6208179B1 (en) | Dividing circuit and transistor stage therefor | |
JPH10242756A (ja) | 電圧制御回路及びそれを用いた温度補償型圧電発振器 | |
US6320458B1 (en) | Integrated structure with an analog unit supplied by an external supply voltage by means of a low-pass filter and driving elements | |
JPH025605A (ja) | 温度補償型発振器 | |
EP0926832B1 (en) | A dividing circuit for dividing by even numbers | |
JP2015032856A (ja) | 位相同期ループ | |
US5204552A (en) | Voltage controlled oscillator and an operating method thereof |