JPS6349272B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は検波回路に関するものである。

電子回路には数多くの検波器、すなわち交流−
直流電圧変換器が用いられているが、僅かな交流
入力電圧の変動をそれに対応する直流電圧に正確
に変換するためには、雑音レベルが低いことと相
俟つて動作点および伝送特性が電源電圧および周
囲温度の変動に影響されにくくしかも径時変化が
少ないことが望まれる。更に、伝送特性が簡単で
入力インピーダンスが高く、出力インピーダンス
が低いことが好ましい。

本発明はこれらの要求を広い周波数帯域におい
て満たすことができる検波回路を提供することを
目的とする。

以下本発明を図示の一実施例により説明する。

図において、Ｔ１およびＴ２は互に同じ温度に
保たれた電気的特性の揃つた一対の電界効果トラ
ンジスタ（以後FETという）、例えば２個の素子
が同一サブストレート上に構成されているデユア
ルFETで、各々のドレインＤ１およびＤ２は互
に接続され、同一の直流電圧が加えられている。
上記FET、Ｔ１およびＴ２の各々のソースＳ１
およびＳ２はそれぞれ一対のキヤパシタＣ１およ
びＣ２によつてアースされると共に、差動入力型
演算増幅器（以後OPAmpと記す）Ａの反転入力
端子１および非反転入力端子２に接続されてい
る。また上記反転入力端子１と出力端子３の間お
よび上記非反転入力端子２とアースの間には抵抗
温度係数の揃つた同一の抵抗値を有する一対の抵
抗Ｒ１およびＲ２がそれぞれ接続され、上記一対
のFET、Ｔ１およびＴ２のソース負荷抵抗を形
成する。

以下、上記一対のFET、Ｔ１およびＴ２の伝
送特性は互に等しく、ドレイン電流i_DSは共に i_DS＝I_DSS（１−v_GS／Vp）² ……(1) （但し、v_GSは上記FET、Ｔ１およびＴ２のソー
スＳ１およびＳ２に対するゲート電圧、Vpはド
レイン電流i_DSを零にするv_GS、すなわちピンチオ
フ電圧、I_DSSはv_GS＝０のときのドレイン電流を示
す。） で表せる２乗特性を有するものとし、上記
OPAmpAは理想的OPAmpと考えて回路の動作
状態を説明する。

先ず上記FET、Ｔ１およびＴ２の各々のゲー
トＧ１およびＧ２がアース電位にある場合、すな
わち任意の抵抗値の抵抗で接地され交流信号が加
えられていない場合について考える。このとき、
上記FET、Ｔ１およびＴ２のソースＳ１および
Ｓ２は上記OPAmpの一対の入力端子に接続され
ているので互に電位が等しく、上記負荷抵抗Ｒ１
およびＲ２を流れるドレイン電流i₁およびi₂は等
しくなる。以下、この無信号ドレイン電流をI₀と
する。

ここで上記負荷抵抗Ｒ１およびＲ２の抵抗値を
Ｒとすれば、上記FETの一方Ｔ２のソースＳ２
の電位、すなわち上記OPAmpAの非反転入力端
子２の電位は、I₀Rであり、既に述べたように反
転入力端子１の電位も理想的OPAmpの特性によ
り、これと等しくなる。このとき出力端子３はア
ース電位となり出力を生じない。

次に上記一対のFETの一方Ｔ１のゲートＧ１
にv₁＝Vm₁Cosωt（但し、Vm₁は最大振幅、ωは
角周波数、ｔは時刻）の正弦波交流電圧が加えら
れると、上記FET、Ｔ１のドレインＤ１とソー
スＳ１の間には交流電流が流れる。この交流電流
は上記キヤパシタＣ１を通つてアースにバイパス
されるため、ソースＳ１には交流電圧が現れない
が、FETが(1)式で示される２乗特性を有するた
めに波形歪を生じ、その結果上記負荷抵抗Ｒ１を
流れる直流電流は無信号時の値よりも大きくな
る。しかし、ソースＳ１は上記OPAmpAの反転
入力端子１に接続されているため、その出力電圧
が飽和しない限り非反転入力端子２と同電位、即
ちI₀Rに保たれる。

従つて、上記FET、Ｔ１のドレイン電流i₁は(1)
式のv_GSに−I₀R＋Vm₁Cosωtを代入した次式で表
わせる。

i₁＝I_DSS（１−Vm₁Cosωt−I₀R／V_p）² ……(2) この(2)式を展開すると次のようになる。

i₁＝I_DSS（１−Vm₁Cosωt−I₀R／V_p）² ＝I_DSS（１−２・Vm₁Cosωt−I₀R／V_p ＋Vm₁ ²Cos²ωt−2I₀RVm₁Cosωt−I₀ ²R²／V_p ²） ここでCos²ωt＝１＋Cos2ωt／２であるので、こ れを上式に代入してｔを含まないものとｔを含む
ものに整理すると、 i₁＝I_DSS（１＋2I₀R／V_p＋Vm₁ ²／2V_p ²＋I₀ ²R²／V_p ²） ＋I_DSS（−2Vm₁Cosωt／V_p＋Vm₁ ²Cos2ωt／2V_p ² −2I₀RVm₁Cosωt／V_p ²） ……(3) (3)式でｔを含まないものが直流分であるので、
i₁の直流分をI₁とすると、 I₁＝I_DSS（１−2I₀R／V_p＋Vm₁ ²／2V_p ²＋I₀ ²R²／V_p ²） ＝I_DSS〔（１＋2I₀R／V_p＋I₀ ²R²／V_p ²）＋Vm₁ ²／2V_p ²
〕 ＝I_DSS〔（１＋I₀R／V_p）²＋Vm₁ ²／2V_p ²〕 ＝I_DSS（１＋I₀R／V_p）²＋１／２ I_DSS／V_p ²Vm₁ ²……
(4) となる。

(4)式の第１項であるI_DSS（１＋I₀R／V_p）²は、(2)式
に おいてVm₁＝０、即ち交流入力信号v₁＝０の時
のドレイン電流、即ちI₀である。

従つて、入力信号v₁による電流増加分△I₁は、
(4)式の第２項に等しく、 △I₁＝I₁−I₀＝１／２ I_DSS／V_p ²Vm₁ ² ……(5) となる。

従つて、上記OPAmpの出力端子３には、 V₀₁＝−△I₁R＝−１／２ I_DSSＲ／V_p ²Vm₁ ² ……(6) の負の直流電圧が現れる。

上述の場合とは逆に、上記FET、Ｔ２のゲー
トＧ２にv₂＝Vm₂Cosωt（但し、Vm₂は最大振幅、
ωは角周波数、ｔは時刻）の正弦波交流電圧を加
えた場合には、そのドレイン電流i₂は(1)式のv_GSに
−I₂R＋Vm₂Cosωt（ここでI₂はドレイン電流i₂の
直流分を示す。）を代入した次式で表わせる。

i₂＝I_DSS（１−Vm₂Cosωt−I₂R／V_p）² ……(7) なお、この場合にはゲートＧ１にv₁＝
Vm₁Cosωtの正弦波交流電圧を加えた(2)式の場合
と異なり、Ｔ２のソースＳ２の電位はソースＳ２
を流れる電流の直流分増加する。これが(7)式にお
いては（ ）内第２項分子がVm₂Cosωt−I₀Rで
なく、Vm₂Cosωt−I₂Rとなるゆえんである。

(7)式から直流分について I₂＝I_DSS（１＋I₂R／V_p）²＋１／２ I_DSS／V_p ²Vm₂ ²……
(8) の関係が得られ、これからI₂を求めると、 となる。これに伴つて上記FET、Ｔ２のソース
電位はI₂Rとなるが、一対のソースＳ１およびＳ
２がそれぞれ上記OPAmpAの一対の入力端子１
および２に接続されているため、上記FET、Ｔ
１のソース電位もこれに追従する。このとき
FET、Ｔ１のドレイン電流をI₁₂、OPAmpAの出
力端子３の電圧をV₀₂とすれば、 I₁₂R＋V₀₂＝I₂R ……(10) の関係が成立する。従つて(1)式のv_GSに−I₂Rを代
入してＴ１のドレイン電流を求め、これを(10)式の
I₁₂に代入すると、 V₀₂＝Ｒ｛（I₂−I_DSS（１＋I₂R／V_p）²｝ ……(11) となり、更に(11)式に(9)式を代入すれば、 V₀₂＝１／２ I_DSSＲ／V_p ²Vm₂ ² ……(12) となる。(12)式を(6)式と比較すれば明らかなよう
に、出力はもう一方のゲートＧ１に同一振幅の信
号を加えた場合と大きさが等しく極性のみ逆にな
る。

従つて、上記ゲートＧ１およびＧ２にそれぞれ
v₁＝Vm₁Cosωt、v₂＝Vm₂Cosωtの正弦波信号電
圧を加えた場合の出力V₀₁₂は V₀₁₂＝１／２ I_DSSＲ／V_p ²（Vm₂ ²−Vm₁ ²） ……（13） となり、２つの入力信号の２乗の差に比例する出
力が得られる。

上述の動作原理に基づく検波器は以下に述べる
特徴を有する。即ち、一般にFETのゲート電圧
−ドレイン電流特性は(1)式によつて示される２乗
特性に極めて近いため、この曲りを利用した本検
波器の伝送特性も(6)式および(12)式から明らかなよ
うに、ゲートのソースに対する電圧V_GSに関りな
く入力信号の振幅の２乗に正確に比例する出力が
得られる。この伝送特性は上記FET、Ｔ１およ
びＴ２のピンチオフ電圧V_pとv_GS＝０のときのド
レイン電流I_DSSを測定し、上記一対のソース負荷
抵抗Ｒの値を定めることによつて直ちに求められ
る。またソース負荷抵抗Ｒを調整することによ
り、扱う信号の大きさに応じて動作点を定めるゲ
ートに対するソースの電圧v_GSあるいは無信号時
ドレイン電流I₀を自由に設定することができる。

一対の交流信号入力端子であるゲートＧ１およ
びＧ２はいずれも直流的にアース電位で動作する
ため、アース電位の信号源を接続する場合には直
流遮断用のキヤパシタおよびゲート抵抗を必要と
しない。従つて、極めて低い周波数の交流信号の
検波にも用いることができ、入力インピーダンス
を低下させることがなく、抵抗による熱雑音を生
じる恐れがない。また、周波数の上限も高く数百
ＭHzの超高周波においても正確な２乗特性が得ら
れる。従つてＱメータ等の共振コイルの電圧を広
い周波数にわたつて測定するのに適している。

回路は飽和領域にある特性の揃つた一対の
FET、強い負帰還を施したOPAmpおよび一対の
特性の揃つた負荷抵抗で構成されているため、電
源電圧および周囲温度の変動に伴うFETの特性
変化に基づく出力の零点浮動は互に打ち消されて
非常に少ない。信号が加えられた場合にも一対の
FETのソース電圧はOPAmpによつて常に同一電
位に保たれ直流的アンバランスを生じないため安
定度が劣化しない。特に上記FETの一方、Ｔ１
のゲートＧ１を交流信号の入力端子として用いる
場合には、ソース電位が無信号時の値にロツクさ
れ信号を加えたことによつて変化しないので最も
高い安定度と正確な２乗特性が得られる。

出力インピーダンスは強い負帰還を施した
OPAmpを用いているため非常に低く、しかも出
力は片側接地であり、必要に応じて一対のゲート
のいずれか一方を選ぶことにより伝送特性の等し
い正負いずれの出力もとり出すことが出来るため
出力の処理が容易である。また一対の交流信号電
圧の正確な２乗の差に比例する出力が得られるた
め、広い周波数帯域において電力測定回路として
用い得る。

以上の特徴は一対の特性の揃つたFETと負荷
抵抗および差動入力型OPAmpと上述の方法によ
つて組み合せることによつて得られるものであ
る。

【図面の簡単な説明】

図面は実施例の一本発明による検波回路図であ
る。 Ｔ１，Ｔ２……電界効果トランジスタ、Ｄ１，
Ｄ２……ドレイン、Ｓ１，Ｓ２……ソース、Ｇ
１，Ｇ２……ゲート、Ａ……差動入力型演算増幅
器、１……反転入力端子、２……非反転入力端
子、３……出力端子、Ｒ１，Ｒ２……ソース負荷
抵抗、Ｃ１，Ｃ２……キヤパシタ。

Claims (1)

【特許請求の範囲】
1. １ 各々のドレインに直流電圧を加えた一対の電
   界効果トランジスタの一方のソースとアース間に
   一対の抵抗の中の一本を、他方の電界効果トラン
   ジスタのソースと差動入力型演算増幅器の出力端
   子間にもう一方の抵抗を接続し、さらに上記一対
   の電界効果トランジスタの各々のソースと上記差
   動入力型演算増幅器の一対の差動入力端子を交流
   分除去用フイルタを介して接続することにより、
   上記差動入力型演算増幅器の出力として上記一対
   の電界効果トランジスタのいずれか一方のゲート
   に加えられた交流電圧の２乗に比例する直流電圧
   を得るか、あるいは双方のゲートに加えられた交
   流電圧の２乗の差に比例する直流電圧を得ること
   を特徴とする検波回路。