JPS6349103Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は交流電源から取出した整流電圧をスイ
ツチングパルスでチヨツプして定電圧を得るスイ
ツチングレギユレータに係り、特にこのスイツチ
ングレギユレータの定電圧制御に係る誤差増幅回
路に与える基準電圧を放電して該基準電圧のリセ
ツトを行うリセツト回路に関する。

この種のスイツチングレギユレータにおいて
は、出力電圧の変動を検出して基準電圧との差に
比例した誤差電圧を取出す誤差増幅回路が使用さ
れている。この誤差電圧はスイツチングパルス
（交流電源から取出した整流電圧をチヨツプする
パルス）のパルス幅を制御する制御電圧としてパ
ルス幅変調回路に与えられ、定電圧制御が行われ
る。一般にこのようなスイツチングレギユレータ
においては直流電圧源と接地間にコンデンサとツ
エナーダイオードの並列回路を配置して、この並
列回路の端子間に発生した電圧を基準電圧として
用いている。このようなスイツチングレギユレー
タでは整流電圧は大容量のコンデンサで平滑され
るのが普通であつて、電源スイツチをオフにして
もこの平滑コンデンサが完全に放電するまでの一
定時間スイツチング回路に整流電圧は供給されて
しまう。この場合、基準電圧源を構成するコンデ
ンサの放電中にスイツチング回路を構成するスイ
ツチングトランジスタのコレクタ電流（第２図
i₂）が一時的に増加してしまう。そのため同コン
デンサの放電中に電源スイツチが投入されるとス
イツチングトランジスタのコレクタ電流が急激に
増大してスイツチングトランジスタが破損してし
まうことがある。そのためこのような事故を防止
するためにはコンデンサの容量を出来るだけ小さ
くして放電時間を短く選んでいた。しかしながら
選択されるコンデンサの容量には限界があり、こ
れだけでは上述したスイツチングトランジスタの
保護は十分にはできなかつた。

本考案はかかる点に鑑み提案されたもので、上
述欠点を除去すべくスイツチングレギユレータの
誤差増幅回路に与える基準電圧のリセツトを行う
リセツト回路を提供するものである。

以下、本考案を図面に従つて説明する。第１図
は本考案の１実施例を示す回路図、第２図は第１
図のスイツチングトランジスタQ₄のコレクタ電
流の特性図である。

図において、Ａは本考案の付加回路で、この付
加回路Ａを除いた部分は周知のものである。ここ
ではまず従来回路を説明し、後に付加回路Ａにつ
いて説明する。さて１は発振回路、２は発振回路
から出力されるパルスのパルス幅を後述する誤差
電圧に基いて制御するパルス幅変調回路、３はド
ライブ回路でパルス幅変調回路の出力に基いてス
イツチングトランジスタQ₄をドライブする出力
パルスを発生する。４は交流電源で１５に示す整
流ブリツジと平滑コンデンサC₁とを介して整流
電圧がトランスT₁の１次側に設けられた１次コ
イルL₁に供給される。トランスT₁の２次側には
２次コイルL₃が配置されダイオードD₆、コイル
L₄、平滑コンデンサC₄を介して出力電圧が端子
１５から取出される。トランスT₁には１次側に
３次コイルL₂が設けられており、ダイオードD₅、
コンデンサC₈、コイルL₄を介して出力電圧の変
動を示す直流電圧が抵抗R₈、可変抵抗VR、ダイ
オードD₂，D₃、抵抗R₇及び抵抗R₆、コンデンサ
C₃に供給される。可変抵抗VRはトランジスタQ₃
のベースに接続されており、可変抵抗VR、ダイ
オードD₂，D₃、抵抗R₇からなる直列回路の両端
電圧を検出する。一方トランジスタQ₃のエミツ
タにはコンデンサC₃とツエナーダイオードZDの
並列回路が接続されており、コンデンサC₃は抵
抗R₆を介して流れる電流によりツエナーダイオ
ードZDのツエナー電圧まで充電される。したが
つてトランジスタQ₃のエミツタは基準電圧に保
持されるので、同トランジスタのコレクタからベ
ースで検出した電圧とエミツタで検出した基準電
圧との差に比例した誤差電圧がパルス幅変調回路
２に供給される。これにより、スイツチングトラ
ンジスタQ₄をドライブする出力パルスのパルス
幅が制御され、出力電圧の定電圧制御が行なわれ
る。尚、SWは電源スイツチである。

次に本考案の主構成をなす付加回路Ａについて
説明する。

ダイオードD₁のアノードはコンデンサC₃と抵
抗R₆の接続点に接続され、同カソードはトラン
ジスタQ₂のコレクタに接続されている。トラン
ジスタQ₂のエミツタは接地され、ベースはトラ
ンジスタQ₁のコレクタに接続されている。トラ
ンジスタQ₁のエミツタは接地されベースと接地
間にはコンデンサC₂と抵抗R₂の並列回路が介在
されている。また同ベースは抵抗R₁を介して電
源スイツチSWに接続されている。トランジスタ
Q₁，Q₂の各コレクタはそれぞれ抵抗R₄とR₅を介
して抵抗R₃に共通接続され、また抵抗R₄は平滑
コンデンサC₁に接続されている。電源スイツチ
SWをオンからオフS₁にすると平滑コンデンサC₁
が十分に放電する前に直ちにトランジスタQ₁が
オフになるようにカツトオフ時定数を選んでい
る。尚、トランジスタQ₁のカツトオフの時定数
は抵抗R₁，R₂及びコンデンサC₂で決定される。
したがつて電源スイツチSWをオンからオフにす
るとトランジスタQ₁がオフになり、このときト
ランジスタQ₂はオンとなるから基準電圧を保持
するコンデンサC₃の充電電圧はダイオードD₁、
トランジスタQ₂を介して放電される。そして、
スイツチングトランジスタQ₄のコレクタ電流は
第２図i₁のように電源スイツチオフ後、直ちに減
少する。そのため基準電圧を保持するコンデンサ
C₃の容量を大きく選んでも、放電時間が極めて
短いため、電源スイツチのオン・オフの切替時間
が短くても十分にスイツチングトランジスタの保
護が行える。一方電源スイツチSWをオフ（S₁）
からオン（S₂）にするとトランジスタQ₁はオン
となつてトランジスタQ₂がカツトオフになる。
したがつてコンデンサC₃の放電路は遮断され、
コンデンサC₃の充電は速やかに行なわれる。尚、
トランジスタQ₃のエミツタへ与える基準電圧が
規定値に達するまでの立上りの時定数は抵抗R₆
の抵抗値とコンデンサC₃の容量値により決定す
る。したがつて、コンデンサC₃の容量を大きく
選べば、電源スイツチSWのオン時においてスイ
ツチングトランジスタQ₄のコレクタ電流i₁の立上
りはゆるやかに上昇する。

このように本考案によれば、スイツチングレギ
ユレータの誤差増幅回路に与える基準電圧を電源
スイツチのオフ切替に応じて直ちにリセツトする
ことができるので、電源スイツチのオン・オフの
急速なくり返しの切替によりスイツチングトラン
ジスタが破損することを防止でき有効である。

【図面の簡単な説明】

第１図は本考案の１実施例を示す回路図、第２
図は第１図のスイツチングトランジスタQ₄のコ
レクタ電流の特性図である。 SW……電源スイツチ、Q₁……スイツチ手段、
C₁，Q₂，D₁，C₃……リセツト手段、C₃……コン
デンサ、ZD……ツエナーダイオード。

Claims (1)

1. 【実用新案登録請求の範囲】 電源スイツチを介して投入される交流電圧を整
   流及び平滑して整流電圧を得、該整流電圧をスイ
   ツチングパルスによりスイツチング制御すること
   により得られた出力電圧を基準電圧と比較して誤
   差電圧を得、該誤差電圧により前記スイツチング
   パルスのパルス幅を制御することにより一定の直
   流電圧を出力として取出すスイツチングレギユレ
   ータにおいて、 前記交流電圧の投入・遮断を切替える電源スイ
   ツチと、前記交流電圧の投入・遮断に応じてオ
   ン・オフするスイツチ手段と、前記整流電圧に基
   づく電圧により充電され前記基準電圧を保持する
   コンデンサとツエナーダイオードからなる並列回
   路と、前記電源スイツチを前記交流電圧を投入す
   る側から遮断する側に切替えたときに前記スイツ
   チ手段のオフ動作に応答して一定時間前記コンデ
   ンサの放電路を形成するリセツト手段とを備えた
   ことを特徴とするリセツト回路。