JPS6347252B2 - - Google Patents
Info
- Publication number
- JPS6347252B2 JPS6347252B2 JP20977081A JP20977081A JPS6347252B2 JP S6347252 B2 JPS6347252 B2 JP S6347252B2 JP 20977081 A JP20977081 A JP 20977081A JP 20977081 A JP20977081 A JP 20977081A JP S6347252 B2 JPS6347252 B2 JP S6347252B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon
- substrate
- single crystal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 239000013078 crystal Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000005360 phosphosilicate glass Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000012768 molten material Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は、半導体装置、より詳しく述べるなら
ば、レーザ照射によつて多結晶シリコンから単結
晶シリコンに非晶質の絶縁膜上にて変えられかつ
誘電体分離されている複数の半導体装置形成領域
を有する基板の製造方法に関するものである。
ば、レーザ照射によつて多結晶シリコンから単結
晶シリコンに非晶質の絶縁膜上にて変えられかつ
誘電体分離されている複数の半導体装置形成領域
を有する基板の製造方法に関するものである。
(2) 技術の背景
レーザ照射によつて非晶質又は多結晶の薄膜を
単結晶膜に変え、半導体装置の製造に利用するこ
とが研究開発されている（例えば、徳山．夏秋．
宮尾：研究が急速に広がるレーザー・アニール技
術、日経エレクトロニクス、1979年６月11日号、
第116頁〜第151頁、および林裕久：新しいLSIを
実現する非結晶絶縁膜上の単結晶成長法、日経エ
レクトロニクス、1980年２月18日号、第82頁〜第
90頁参照）。
単結晶膜に変え、半導体装置の製造に利用するこ
とが研究開発されている（例えば、徳山．夏秋．
宮尾：研究が急速に広がるレーザー・アニール技
術、日経エレクトロニクス、1979年６月11日号、
第116頁〜第151頁、および林裕久：新しいLSIを
実現する非結晶絶縁膜上の単結晶成長法、日経エ
レクトロニクス、1980年２月18日号、第82頁〜第
90頁参照）。
(3) 従来技術と問題点
本出願人は、特願昭55−98397号（特開昭57−
23217号公報）および特願昭56−155513号（特開
昭58−56457号公報）にて、レーザ照射によつて
絶縁体の凹所内に単結晶領域を非単結晶材料から
形成する半導体装置用基板の製造方法を提案し
た。
23217号公報）および特願昭56−155513号（特開
昭58−56457号公報）にて、レーザ照射によつて
絶縁体の凹所内に単結晶領域を非単結晶材料から
形成する半導体装置用基板の製造方法を提案し
た。
特願昭56−155513号にて提案した製造方法は次
のようなものであつた。
のようなものであつた。
第１図に示したように、台板１（シリコン、金
属、アルミナ、高純度石英等の板）の上に絶縁層
（二酸化シリコン）の基板２を形成し、フオトリ
ソグラフイ技術によつてこの基板２を選択エツチ
ングして凹所３を形成する。次に、多結晶シリコ
ン膜４を全面に形成し、必須ではないが燐硅酸ガ
ラス（PSG）層５をその上に形成する。例えば、
基板２の厚さl1は1μｍであり、凹所のサイズは30
×50μｍであり、凹所底部の基板２の厚さl2は
0.1μｍであり、凹所間の幅l3は5μｍであり、多結
晶シリコン膜４の厚さl4は0.5〜1μｍであり、お
よび燐硅酸ガラス層の厚さは1μｍである。
属、アルミナ、高純度石英等の板）の上に絶縁層
（二酸化シリコン）の基板２を形成し、フオトリ
ソグラフイ技術によつてこの基板２を選択エツチ
ングして凹所３を形成する。次に、多結晶シリコ
ン膜４を全面に形成し、必須ではないが燐硅酸ガ
ラス（PSG）層５をその上に形成する。例えば、
基板２の厚さl1は1μｍであり、凹所のサイズは30
×50μｍであり、凹所底部の基板２の厚さl2は
0.1μｍであり、凹所間の幅l3は5μｍであり、多結
晶シリコン膜４の厚さl4は0.5〜1μｍであり、お
よび燐硅酸ガラス層の厚さは1μｍである。
第１図の状態で全体を500℃程度に加熱保持し
ながら、連続発振（CW）レーザを走査させて照
射して多結晶シリコン膜４を溶融し、溶融体が凹
所３内に溜まる。照射スポツトの移動による照射
の終了後に溶融体が凹所内で凝固して単結晶化す
る。このようにして得られたシリコン単結晶領域
６Ａ，６Ｂ，６Ｃ（第２図）は絶縁層に囲まれて
おり、相互に融電体分離（アイソレーシヨン）さ
れている。そして、燐硅酸ガラス層５を除去する
と第２図に示した半導体装置用基板が得られ、シ
リコン単結晶領域６Ａ，６Ｂ，６Ｃ内に通常の技
法にて半導体装置（バイポーラトランジスタ、
MOS FET等）が作られる。
ながら、連続発振（CW）レーザを走査させて照
射して多結晶シリコン膜４を溶融し、溶融体が凹
所３内に溜まる。照射スポツトの移動による照射
の終了後に溶融体が凹所内で凝固して単結晶化す
る。このようにして得られたシリコン単結晶領域
６Ａ，６Ｂ，６Ｃ（第２図）は絶縁層に囲まれて
おり、相互に融電体分離（アイソレーシヨン）さ
れている。そして、燐硅酸ガラス層５を除去する
と第２図に示した半導体装置用基板が得られ、シ
リコン単結晶領域６Ａ，６Ｂ，６Ｃ内に通常の技
法にて半導体装置（バイポーラトランジスタ、
MOS FET等）が作られる。
このようにして製造された半導体装置用基板の
シリコン単結晶領域内にトランジスタ（例えば
MOS FET）を形成するならば、シリコン単結
晶基板（ウエハ）に形成した普通のMOS FET
よりも動作速度が早いものが得られるが、シリコ
ン台板１と形成したたFETのソースおよびドレ
インとの間の薄い絶縁層があつてある程度の寄生
容量が生じるために動作速度に限界がある。
シリコン単結晶領域内にトランジスタ（例えば
MOS FET）を形成するならば、シリコン単結
晶基板（ウエハ）に形成した普通のMOS FET
よりも動作速度が早いものが得られるが、シリコ
ン台板１と形成したたFETのソースおよびドレ
インとの間の薄い絶縁層があつてある程度の寄生
容量が生じるために動作速度に限界がある。
(4) 発明の目的
本発明の目的は、上述した従来の半導体装置用
基板を改良して、動作速度がより速くそして消費
電力がより少ないMOS FETを形成することの
できる基板を提供することである。
基板を改良して、動作速度がより速くそして消費
電力がより少ないMOS FETを形成することの
できる基板を提供することである。
(5) 発明の構成
本発明に係る製造方法は、従来の半導体装置用
基板の製造方法に次のような工程： シリコン単結晶領域および絶縁膜の上に第２絶
縁膜を形成する工程、 第２絶縁膜の上に第２絶縁膜と同質又は異質の
担持層を形成する工程、および シリコン等の台板（例えば、シリコンサブスト
レート）をエツチング除去してシリコン単結晶領
域を表出する工程、 を追加したことを特徴としている。この表出した
シリコン単結晶領域の表出面は従来の表出面とは
反対側であり、この単結晶領域が第２絶縁膜およ
び担持層によつて支持されている。
基板の製造方法に次のような工程： シリコン単結晶領域および絶縁膜の上に第２絶
縁膜を形成する工程、 第２絶縁膜の上に第２絶縁膜と同質又は異質の
担持層を形成する工程、および シリコン等の台板（例えば、シリコンサブスト
レート）をエツチング除去してシリコン単結晶領
域を表出する工程、 を追加したことを特徴としている。この表出した
シリコン単結晶領域の表出面は従来の表出面とは
反対側であり、この単結晶領域が第２絶縁膜およ
び担持層によつて支持されている。
(6) 発明の実施態様
添付図面を参照して本発明の好ましい実施態様
例によつて本発明を説明する。
例によつて本発明を説明する。
第３図ないし第９図は本発明に係る半導体装置
用基板の製造方法の各工程を説明するための基板
の概略断面図および斜視図である。そして、第１
１図はMOS FETを第１０図の基板に形成した
ときの概略断面図である。
用基板の製造方法の各工程を説明するための基板
の概略断面図および斜視図である。そして、第１
１図はMOS FETを第１０図の基板に形成した
ときの概略断面図である。
第３図に示すように単結晶又は多結晶のシリコ
ンサブストレート１１の上に二酸化シリコン（又
は窒化シリコン）の絶縁膜１２を形成する。絶縁
膜１２の厚さは、例えば、1μｍとし、二酸化シ
リコン膜であればシリコンサブストレート１１の
熱酸化によつてあるいは化学的気相成法（CVD
法）によつて形成することができ、窒化シリコン
膜であればCVD法によつて形成する。
ンサブストレート１１の上に二酸化シリコン（又
は窒化シリコン）の絶縁膜１２を形成する。絶縁
膜１２の厚さは、例えば、1μｍとし、二酸化シ
リコン膜であればシリコンサブストレート１１の
熱酸化によつてあるいは化学的気相成法（CVD
法）によつて形成することができ、窒化シリコン
膜であればCVD法によつて形成する。
次に、通常のホトエツチング法によつて絶縁膜
１２を選択的にエツチングして窓１３を開け、シ
リコンサブストレート１１の一部を露出させる
（第４図）。
１２を選択的にエツチングして窓１３を開け、シ
リコンサブストレート１１の一部を露出させる
（第４図）。
この絶縁膜１２を有するシリコンサブストレー
ト１１を熱酸化又は熱窒化処理等をして、露出部
の表面に薄い絶縁膜１４を形成する（第５図）。
又は、第３図の状態より絶縁膜１２をコントロー
ルエツチングして絶縁膜１４を残し、第５図の構
造を得ても良い。このときの状態の斜視図が第６
図であつて、多数の窓１３が絶縁膜１２に形成さ
れているわけであり、窓１３の寸法は、例えば
20μｍ×20μｍである。そして、薄い絶縁膜１４
の厚さは、例えば、0.1μｍである。
ト１１を熱酸化又は熱窒化処理等をして、露出部
の表面に薄い絶縁膜１４を形成する（第５図）。
又は、第３図の状態より絶縁膜１２をコントロー
ルエツチングして絶縁膜１４を残し、第５図の構
造を得ても良い。このときの状態の斜視図が第６
図であつて、多数の窓１３が絶縁膜１２に形成さ
れているわけであり、窓１３の寸法は、例えば
20μｍ×20μｍである。そして、薄い絶縁膜１４
の厚さは、例えば、0.1μｍである。
次に、多結晶（場合によつては非晶質）シリコ
ン膜１５をCVD法によつて全表面上に形成する
（第７図）。この多結晶シリコン膜１５の厚さは、
例えば0.4μｍである。このシリコン膜１５の上に
燐硅酸ガラス膜（例えば、厚さ：1μｍ）をCVD
法によつて形成しても良い（図示せず）。このガ
ラス膜は熱放散を抑止する働きがあり、後工程で
の単結晶化の際に有利な温度勾配を形成するのに
役立つ。
ン膜１５をCVD法によつて全表面上に形成する
（第７図）。この多結晶シリコン膜１５の厚さは、
例えば0.4μｍである。このシリコン膜１５の上に
燐硅酸ガラス膜（例えば、厚さ：1μｍ）をCVD
法によつて形成しても良い（図示せず）。このガ
ラス膜は熱放散を抑止する働きがあり、後工程で
の単結晶化の際に有利な温度勾配を形成するのに
役立つ。
得られたシリコンサブストレート１１を、例え
ば、500℃程度に加熱保持しているときに、レー
ザを走査照射して多結晶シリコン膜１５を溶融す
る。この照射は、例えば、連続発振（CW）のア
ルゴン・レーザで、パワー12W、走査速度10cm／
秒、スポツトサイズ50μｍ径の条件で行なう。絶
縁膜１２上で溶融したシリコンは窓１３内へ流
れ、照射スポツトが移動したところで窓１３内で
凝固し（単結晶化し）、シリコン単結晶領域１６
Ａ，１６Ｂ，１６Ｃ（第８図）が形成される。も
し燐硅酸ガラス膜を形成していたならば、次に、
エツチング除去する。
ば、500℃程度に加熱保持しているときに、レー
ザを走査照射して多結晶シリコン膜１５を溶融す
る。この照射は、例えば、連続発振（CW）のア
ルゴン・レーザで、パワー12W、走査速度10cm／
秒、スポツトサイズ50μｍ径の条件で行なう。絶
縁膜１２上で溶融したシリコンは窓１３内へ流
れ、照射スポツトが移動したところで窓１３内で
凝固し（単結晶化し）、シリコン単結晶領域１６
Ａ，１６Ｂ，１６Ｃ（第８図）が形成される。も
し燐硅酸ガラス膜を形成していたならば、次に、
エツチング除去する。
従来は、シリコン単結晶領域１６Ａ，１６Ｂ，
１６Ｃ内の所定のトランジスタ、拡散抵抗などの
回路素子が公知の工程で作られるわけであるが、
本発明によるとそうしないでこれらシリコン単結
晶領域１６Ａ，１６Ｂ，１６Ｃの上および絶縁膜
１２の上に化学的気相成長法（CVD法）又は蒸
着法等によつて別の絶縁膜１７を形成する（第９
図）。この別の絶縁膜１７は二酸化シリコン又は
窒化シリコンであり、その厚さは、例えば、１な
いし2μｍである。この絶縁膜１７の上に担持層
１８を形成する（第９図）。この担持層１８はそ
の厚さが100μｍ以上であることが望ましく、多
結晶シリコンあるいは樹脂であつてよい。さらに
は、接着剤とガラス（又はセラミツク）基板でこ
の担持層１８を構成してもよい。
１６Ｃ内の所定のトランジスタ、拡散抵抗などの
回路素子が公知の工程で作られるわけであるが、
本発明によるとそうしないでこれらシリコン単結
晶領域１６Ａ，１６Ｂ，１６Ｃの上および絶縁膜
１２の上に化学的気相成長法（CVD法）又は蒸
着法等によつて別の絶縁膜１７を形成する（第９
図）。この別の絶縁膜１７は二酸化シリコン又は
窒化シリコンであり、その厚さは、例えば、１な
いし2μｍである。この絶縁膜１７の上に担持層
１８を形成する（第９図）。この担持層１８はそ
の厚さが100μｍ以上であることが望ましく、多
結晶シリコンあるいは樹脂であつてよい。さらに
は、接着剤とガラス（又はセラミツク）基板でこ
の担持層１８を構成してもよい。
次に、シリコンサブストレート１１をエツチン
グ除去し、さらに、薄い絶縁膜１４を適切なエツ
チング剤でエツチング除去する（第１０図）。こ
のようにして、シリコン単結晶領域１６Ａ，１６
Ｂ，１６Ｃはその底面が別の絶縁膜１７によつて
かつその側面が絶縁層１２によつて囲まれて完全
な融電体分離がなされており、このような単結晶
領域を有する半導体装置用基板が得られる。
グ除去し、さらに、薄い絶縁膜１４を適切なエツ
チング剤でエツチング除去する（第１０図）。こ
のようにして、シリコン単結晶領域１６Ａ，１６
Ｂ，１６Ｃはその底面が別の絶縁膜１７によつて
かつその側面が絶縁層１２によつて囲まれて完全
な融電体分離がなされており、このような単結晶
領域を有する半導体装置用基板が得られる。
この半導体装置用基板に公知の工程でMOS
FETを形成した場合を第１１図に示す。シリコ
ン単結晶領域１６Ｂ（１６Ａおよび１６Ｃでも同
様であるが便宜上この領域にかぎつて説明する）
にソース領域およびドレイン領域２１を形成し、
単結晶領域表面の絶縁膜２２上にゲート２３を設
け、燐硅酸ガラス等の絶縁層２４の窓を通して所
定の電極、すなわち、ソース電極２５、ゲート電
極２６およびドレイン電極２７を形成することで
MOS FETが得られる。
FETを形成した場合を第１１図に示す。シリコ
ン単結晶領域１６Ｂ（１６Ａおよび１６Ｃでも同
様であるが便宜上この領域にかぎつて説明する）
にソース領域およびドレイン領域２１を形成し、
単結晶領域表面の絶縁膜２２上にゲート２３を設
け、燐硅酸ガラス等の絶縁層２４の窓を通して所
定の電極、すなわち、ソース電極２５、ゲート電
極２６およびドレイン電極２７を形成することで
MOS FETが得られる。
(7) 発明の効果
上述したようなシリコン単結晶領域内のMOS
FETでは従来の場合のMOS FETよりもその底
面での絶縁膜が非常に厚くソースおよびドレイン
の寄生容量も小さい。したがつて、MOS FET
の動作速度は速く、回路の速度も向上しかつ消費
電力の少ない、従来よりも高性能のMOS FET
を本発明の製造方法で作られた半導体装置用基板
に形成することができる。
FETでは従来の場合のMOS FETよりもその底
面での絶縁膜が非常に厚くソースおよびドレイン
の寄生容量も小さい。したがつて、MOS FET
の動作速度は速く、回路の速度も向上しかつ消費
電力の少ない、従来よりも高性能のMOS FET
を本発明の製造方法で作られた半導体装置用基板
に形成することができる。
第１図および第２図は半導体装置用基板の従来
の製造工程を説明するためのこの基板の概略部分
断面図であり、第３図ないし第１１図は本発明に
係る製造工程を説明するための半導体装置用基板
の概略部分断面図であり、第６図は第５図のとき
の半導体装置用基板の部分斜視図である。 １１…シリコンサブストレート、１２…絶縁
膜、１３…窓、１４…薄い絶縁膜、１５…多結晶
シリコン膜、１６Ａ，１６Ｂ，１６Ｃ…シリコン
単結晶領域、１７…絶縁膜、１８…担持層。
の製造工程を説明するためのこの基板の概略部分
断面図であり、第３図ないし第１１図は本発明に
係る製造工程を説明するための半導体装置用基板
の概略部分断面図であり、第６図は第５図のとき
の半導体装置用基板の部分斜視図である。 １１…シリコンサブストレート、１２…絶縁
膜、１３…窓、１４…薄い絶縁膜、１５…多結晶
シリコン膜、１６Ａ，１６Ｂ，１６Ｃ…シリコン
単結晶領域、１７…絶縁膜、１８…担持層。
Claims (1)
- 【特許請求の範囲】 １ 下記工程(ア)〜(エ)： (ア) シリコンサブストレート上に厚い第１絶縁膜
を形成する工程、 (イ) 前記厚い第１絶縁膜を選択エツチングして所
定の窓部を設け、窓内は薄い絶縁膜が基板上に
ある構造とする工程、 (ウ) 前記窓を埋めるのに見合つた量とした多結晶
シリコン膜を全表面上に形成する工程、 (エ) レーザ照射によつて前記多結晶シリコンを溶
かし、そのために前記第１絶縁膜上にある部分
の多結晶シリコンが前記窓内へ流動し、照射後
に前記窓内の薄い絶縁膜の上にシリコン単結晶
領域を形成する工程、 を含んでなる誘電体分離されたシリコン単結晶領
域を有する半導体装置用基板の製造方法におい
て、 前記製造方法がさらに下記工程(オ)〜(キ)： (オ) 前記シリコン単結晶領域および絶縁膜の上に
第２絶縁膜を形成する工程、 (カ) 前記第２絶縁膜の上に第２絶縁膜と同質又は
異質の担持層を形成する工程、および (キ) 前記シリコンサブストレートをエツチング除
去して、前記シリコン単結晶領域を表出する工
程、 を含んでなることを特徴とする半導体装置用基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20977081A JPS58114422A (ja) | 1981-12-28 | 1981-12-28 | 半導体装置用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20977081A JPS58114422A (ja) | 1981-12-28 | 1981-12-28 | 半導体装置用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58114422A JPS58114422A (ja) | 1983-07-07 |
| JPS6347252B2 true JPS6347252B2 (ja) | 1988-09-21 |
Family
ID=16578317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20977081A Granted JPS58114422A (ja) | 1981-12-28 | 1981-12-28 | 半導体装置用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114422A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3478170D1 (en) * | 1983-07-15 | 1989-06-15 | Toshiba Kk | A c-mos device and process for manufacturing the same |
| JPH0693428B2 (ja) * | 1987-12-04 | 1994-11-16 | 工業技術院長 | 多層半導体基板の製造方法 |
-
1981
- 1981-12-28 JP JP20977081A patent/JPS58114422A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58114422A (ja) | 1983-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4514895A (en) | Method of forming field-effect transistors using selectively beam-crystallized polysilicon channel regions | |
| US4725561A (en) | Process for the production of mutually electrically insulated monocrystalline silicon islands using laser recrystallization | |
| KR101169058B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US4494300A (en) | Process for forming transistors using silicon ribbons as substrates | |
| US4773964A (en) | Process for the production of an oriented monocrystalline silicon film with localized defects on an insulating support | |
| JPS58176929A (ja) | 半導体装置の製造方法 | |
| JPS60150618A (ja) | 半導体装置の製造方法 | |
| JPH0343769B2 (ja) | ||
| US4678538A (en) | Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects | |
| JPS6347252B2 (ja) | ||
| JPH0450746B2 (ja) | ||
| US5116768A (en) | Fabrication method of a semiconductor integrated circuit having an SOI device and a bulk semiconductor device on a common semiconductor substrate | |
| JPS6347253B2 (ja) | ||
| JPH0223027B2 (ja) | ||
| JPH0580159B2 (ja) | ||
| JPH0556314B2 (ja) | ||
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JP2939819B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0468770B2 (ja) | ||
| JPS62203364A (ja) | 半導体装置の製造方法 | |
| JPH07131029A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02184076A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61117821A (ja) | 半導体装置の製造方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 |