JPS6347084Y2 - - Google Patents
Info
- Publication number
- JPS6347084Y2 JPS6347084Y2 JP8768880U JP8768880U JPS6347084Y2 JP S6347084 Y2 JPS6347084 Y2 JP S6347084Y2 JP 8768880 U JP8768880 U JP 8768880U JP 8768880 U JP8768880 U JP 8768880U JP S6347084 Y2 JPS6347084 Y2 JP S6347084Y2
- Authority
- JP
- Japan
- Prior art keywords
- section
- latch
- terminal
- input terminal
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
本考案はPLLのVCOの発振出力信号が外部か
ら加えた基準信号とロツクがとれているか否かを
検出するロツク状態検出装置に関するものであ
る。
ら加えた基準信号とロツクがとれているか否かを
検出するロツク状態検出装置に関するものであ
る。
従来PLLのロツクキヤプチヤレンジの測定の
時、ロツク状態か否かを検出するには、オシロス
コープを用いて人間が目視によつて行つていた。
時、ロツク状態か否かを検出するには、オシロス
コープを用いて人間が目視によつて行つていた。
したがつて自動試験が不可能でテストが繁雑で
あつた。本考案はこれらの欠点を除去するため
に、全自動でPLLのロツク状態を検出するロツ
ク状態検出装置を提供するものである。
あつた。本考案はこれらの欠点を除去するため
に、全自動でPLLのロツク状態を検出するロツ
ク状態検出装置を提供するものである。
本考案によれば、図に示すように、第１ラツチ
部１と第２ラツチ部２とデイレイ部３と第１カウ
ント部４と第２カウント部５とゲート部６とリセ
ツトパルス発生部７と表示部８とで構成され、第
１ラツチ部１のクロツク入力端子とデイレイ部３
の入力端子とを接続し、第１ラツチ部１のデータ
入力端子と第２ラツチ部２のデータ入力端子とを
接続し、デイレイ部３の出力端子と第２ラツチ部
２のクロツク入力端子を接続し、第１ラツチ部１
の出力端子と第１カウント部４の入力端子を接続
し、第２ラツチ部２の出力端子と第２カウント部
５の入力端子を接続し、第１カウント部４の出力
端子とゲート部６の一方の入力端子を接続し、第
２カウント部５の出力端子とゲート部６の他方の
入力端子を接続し、リセツトパルス発生部７の出
力端子を第１カウント部４のリセツト端子と第２
カウント部５のリセツト端子とへ接続し、ゲート
部６の出力端子と表示部８の入力端子とを接続し
たことを特徴とするロツク状態検出装置が得られ
る。
部１と第２ラツチ部２とデイレイ部３と第１カウ
ント部４と第２カウント部５とゲート部６とリセ
ツトパルス発生部７と表示部８とで構成され、第
１ラツチ部１のクロツク入力端子とデイレイ部３
の入力端子とを接続し、第１ラツチ部１のデータ
入力端子と第２ラツチ部２のデータ入力端子とを
接続し、デイレイ部３の出力端子と第２ラツチ部
２のクロツク入力端子を接続し、第１ラツチ部１
の出力端子と第１カウント部４の入力端子を接続
し、第２ラツチ部２の出力端子と第２カウント部
５の入力端子を接続し、第１カウント部４の出力
端子とゲート部６の一方の入力端子を接続し、第
２カウント部５の出力端子とゲート部６の他方の
入力端子を接続し、リセツトパルス発生部７の出
力端子を第１カウント部４のリセツト端子と第２
カウント部５のリセツト端子とへ接続し、ゲート
部６の出力端子と表示部８の入力端子とを接続し
たことを特徴とするロツク状態検出装置が得られ
る。
第１図は本考案の一実施例を示す構成図、第２
図は各部の波形を示すタイミングチヤートであ
り、第２図において９は第１ラツチ部１および第
２ラツチ部２の信号入力端子、１０は第１ラツチ
部１のクロツク端子信号、１１は第２ラツチ部２
のクロツク入力端子信号、１２はリセツトパルス
発生部７の出力信号、１３は第１カウント部４お
よび第２カウンタ部５の出力信号である。
図は各部の波形を示すタイミングチヤートであ
り、第２図において９は第１ラツチ部１および第
２ラツチ部２の信号入力端子、１０は第１ラツチ
部１のクロツク端子信号、１１は第２ラツチ部２
のクロツク入力端子信号、１２はリセツトパルス
発生部７の出力信号、１３は第１カウント部４お
よび第２カウンタ部５の出力信号である。
PLLの発振出力を第１ラツチ部１のデータ入
力端子へ加え、外部の基準発振出力を第１ラツチ
部１のクロツク端子へ加える。まず、リセツトパ
ルス発生部７から出力されるリセツトパルスによ
り第１カウント部４と第２カウント部５をリセツ
トする。前記PLLの発振出力を前記基準発振出
力信号の立ち上がりのタイミングでラツチしてい
く。この時前記PLLの発振出力の論理の変化す
る時刻と前記基準発振出力信号の立ち上がりの時
刻との差が第１ラツチ部４のセツト・アツプおよ
びホールド時間以内であると第１ラツチ部４の出
力は不安定となる。
力端子へ加え、外部の基準発振出力を第１ラツチ
部１のクロツク端子へ加える。まず、リセツトパ
ルス発生部７から出力されるリセツトパルスによ
り第１カウント部４と第２カウント部５をリセツ
トする。前記PLLの発振出力を前記基準発振出
力信号の立ち上がりのタイミングでラツチしてい
く。この時前記PLLの発振出力の論理の変化す
る時刻と前記基準発振出力信号の立ち上がりの時
刻との差が第１ラツチ部４のセツト・アツプおよ
びホールド時間以内であると第１ラツチ部４の出
力は不安定となる。
そこで前記基準発振出力信号をデイレイ部３を
通過させ遅延された信号で、前記PLLの発振出
力信号を第２ラツチ部２でラツチする。
通過させ遅延された信号で、前記PLLの発振出
力信号を第２ラツチ部２でラツチする。
PLLがロツクのとれている状態では、第１ラ
ツチ部１または第２ラツチ部２の出力の少くとも
一方は論理が一定である。これに反しロツクのと
れていない状態では第１ラツチ部１および第２ラ
ツチ部２の出力の両方が論理が変化する。第１ラ
ツチ部１の出力と第２ラツチ部２の出力をそれぞ
れ第１カウント部４と第２カウンタ部５へ入力す
る。第１カウント部４、第２カウント部５はそれ
ぞれ１つの出力端子を持ち、リセツトパルスによ
つて“０”となる。入力論理が１回変化したら出
力は“１”となり、それ以降はリセツトパルスが
印加されるまで“１”を保持しつづける機能を有
す。第１カウント部４と第２カウンタ部５は入力
が一度“０”から“１”へ変化すれば出力は
“１”となる。第１カウント部４と第２カウント
部５の出力は前記リセツトパルスによつてのみ
“０”へ戻る。第１カウント部４と第２カウント
部５の出力をゲート部６へ入力し、ゲート部６は
論理積機能を有し２入力の両方が“１”の時のみ
表示部８に対し非ロツク状態表示信号を送出し、
どちらか一方の入力が“０”もしくは両方の入力
が“０”の時は表示部８に対しロツク状態表示信
号を送出する。この時リセツトパルス発生部７か
らのリセツトパルスは基準信号の周期に比べ十分
に長い周期で自動的に発生させておけばよい。
ツチ部１または第２ラツチ部２の出力の少くとも
一方は論理が一定である。これに反しロツクのと
れていない状態では第１ラツチ部１および第２ラ
ツチ部２の出力の両方が論理が変化する。第１ラ
ツチ部１の出力と第２ラツチ部２の出力をそれぞ
れ第１カウント部４と第２カウンタ部５へ入力す
る。第１カウント部４、第２カウント部５はそれ
ぞれ１つの出力端子を持ち、リセツトパルスによ
つて“０”となる。入力論理が１回変化したら出
力は“１”となり、それ以降はリセツトパルスが
印加されるまで“１”を保持しつづける機能を有
す。第１カウント部４と第２カウンタ部５は入力
が一度“０”から“１”へ変化すれば出力は
“１”となる。第１カウント部４と第２カウント
部５の出力は前記リセツトパルスによつてのみ
“０”へ戻る。第１カウント部４と第２カウント
部５の出力をゲート部６へ入力し、ゲート部６は
論理積機能を有し２入力の両方が“１”の時のみ
表示部８に対し非ロツク状態表示信号を送出し、
どちらか一方の入力が“０”もしくは両方の入力
が“０”の時は表示部８に対しロツク状態表示信
号を送出する。この時リセツトパルス発生部７か
らのリセツトパルスは基準信号の周期に比べ十分
に長い周期で自動的に発生させておけばよい。
以上のようにしてPLLのロツク状態を全自動
で検出できるためPLLのロツクキヤプチヤレン
ジの測定への利用等が可能となる。
で検出できるためPLLのロツクキヤプチヤレン
ジの測定への利用等が可能となる。
第１図は本考案の一実施例を示す構成図、第２
図は各部の波形を示すタイミングチヤートであ
る。 １は第１ラツチ部、２は第２ラツチ部、３はデ
イレイ部、４は第１カウント部、５は第２カウン
ト部、６はゲート部、７はリセツトパルス発生
部、８は表示部である。
図は各部の波形を示すタイミングチヤートであ
る。 １は第１ラツチ部、２は第２ラツチ部、３はデ
イレイ部、４は第１カウント部、５は第２カウン
ト部、６はゲート部、７はリセツトパルス発生
部、８は表示部である。
Claims (1)
- 第１ラツチ部１と第２ラツチ部２とデイレイ部
３と入力の信号レベルが１度以上変化すると論理
“１”を出力する第１カウント部４と入力の信号
レベルが１度以上変化すると論理“１”を出力す
る第２カウント部５と２入力の論理積を取るゲー
ト部６と前記第１カウント部４と第２カウント部
５の出力を論理“０”にリセツトさせるリセツト
パルス発生部７と表示部８とで構成され、第１ラ
ツチ部１のクロツク入力端子とデイレイ部３の入
力端子とを接続し、第１ラツチ部１のデータ入力
端子と第２ラツチ部２のデータ入力端子とを接続
し、デイレイ部３の出力端子と第２ラツチ部２の
クロツク入力端子を接続し、第１ラツチ部１の出
力端子と第１カウント部４の入力端子を接続し、
第２ラツチ部２の出力端子と第２カウント部５の
入力端子を接続し、第１カウント部４の出力端子
とゲート部６の一方の入力端子を接続し、第２カ
ウント部５の出力端子とゲート部６の他方の入力
端子を接続し、リセツトパルス発生部７の出力端
子を第１カウント部４のリセツト端子と第２カウ
ント部５のリセツト端子とへ接続し、ゲート部６
の出力端子と表示部８の入力端子とを接続したこ
とを特徴とするロツク状態検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8768880U JPS6347084Y2 (ja) | 1980-06-23 | 1980-06-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8768880U JPS6347084Y2 (ja) | 1980-06-23 | 1980-06-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5711841U JPS5711841U (ja) | 1982-01-21 |
| JPS6347084Y2 true JPS6347084Y2 (ja) | 1988-12-06 |
Family
ID=29449797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8768880U Expired JPS6347084Y2 (ja) | 1980-06-23 | 1980-06-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6347084Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6090106U (ja) * | 1983-11-25 | 1985-06-20 | 山田機械工業株式会社 | 被梱包物のプツシヤ−装置 |
-
1980
- 1980-06-23 JP JP8768880U patent/JPS6347084Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5711841U (ja) | 1982-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3956710A (en) | Phase locked loop lock detector and method | |
| JPH0456488B2 (ja) | ||
| US4864574A (en) | Injection lock clock detection apparatus | |
| JPS6347084Y2 (ja) | ||
| US4613777A (en) | Binary signal comparator using two d flip-flops for precise triggering | |
| US3541447A (en) | Comparator and digital delay system for determining the time interval between two selected amplitude levels of a test waveform | |
| JPH0262186B2 (ja) | ||
| JP3516778B2 (ja) | 半導体試験装置における周波数測定方法 | |
| US4017794A (en) | Circuit for measuring time differences among events | |
| US5831455A (en) | Polarity detector | |
| JP2545959B2 (ja) | 集積回路試験装置 | |
| JPH0516535Y2 (ja) | ||
| KR0181401B1 (ko) | 클록오류검출 및 선택회로 | |
| JPS61205070U (ja) | ||
| US4286220A (en) | Method and device for discriminating difference frequency of two pulse trains | |
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| JP2984802B2 (ja) | 入力信号異常検出回路 | |
| JPS5824220Y2 (ja) | グリツチ検出器 | |
| JPH0658386B2 (ja) | カウンタ装置 | |
| JPS6011509Y2 (ja) | タイマカウンタ等の起動・停止・リセツト回路 | |
| SU1201786A1 (ru) | Устройство дл измерени мгновенных значений частоты | |
| JPH06102962A (ja) | クロックハザード検出装置 | |
| JPS6048922B2 (ja) | 周波数弁別器 | |
| JPH03150935A (ja) | 警報検出回路 | |
| JPS5896327A (ja) | インタ−フエイス回路 |