JPS6347084Y2 - - Google Patents
Info
- Publication number
- JPS6347084Y2 JPS6347084Y2 JP8768880U JP8768880U JPS6347084Y2 JP S6347084 Y2 JPS6347084 Y2 JP S6347084Y2 JP 8768880 U JP8768880 U JP 8768880U JP 8768880 U JP8768880 U JP 8768880U JP S6347084 Y2 JPS6347084 Y2 JP S6347084Y2
- Authority
- JP
- Japan
- Prior art keywords
- section
- latch
- terminal
- input terminal
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
本考案はPLLのVCOの発振出力信号が外部か
ら加えた基準信号とロツクがとれているか否かを
検出するロツク状態検出装置に関するものであ
る。
ら加えた基準信号とロツクがとれているか否かを
検出するロツク状態検出装置に関するものであ
る。
従来PLLのロツクキヤプチヤレンジの測定の
時、ロツク状態か否かを検出するには、オシロス
コープを用いて人間が目視によつて行つていた。
時、ロツク状態か否かを検出するには、オシロス
コープを用いて人間が目視によつて行つていた。
したがつて自動試験が不可能でテストが繁雑で
あつた。本考案はこれらの欠点を除去するため
に、全自動でPLLのロツク状態を検出するロツ
ク状態検出装置を提供するものである。
あつた。本考案はこれらの欠点を除去するため
に、全自動でPLLのロツク状態を検出するロツ
ク状態検出装置を提供するものである。
本考案によれば、図に示すように、第1ラツチ
部1と第2ラツチ部2とデイレイ部3と第1カウ
ント部4と第2カウント部5とゲート部6とリセ
ツトパルス発生部7と表示部8とで構成され、第
1ラツチ部1のクロツク入力端子とデイレイ部3
の入力端子とを接続し、第1ラツチ部1のデータ
入力端子と第2ラツチ部2のデータ入力端子とを
接続し、デイレイ部3の出力端子と第2ラツチ部
2のクロツク入力端子を接続し、第1ラツチ部1
の出力端子と第1カウント部4の入力端子を接続
し、第2ラツチ部2の出力端子と第2カウント部
5の入力端子を接続し、第1カウント部4の出力
端子とゲート部6の一方の入力端子を接続し、第
2カウント部5の出力端子とゲート部6の他方の
入力端子を接続し、リセツトパルス発生部7の出
力端子を第1カウント部4のリセツト端子と第2
カウント部5のリセツト端子とへ接続し、ゲート
部6の出力端子と表示部8の入力端子とを接続し
たことを特徴とするロツク状態検出装置が得られ
る。
部1と第2ラツチ部2とデイレイ部3と第1カウ
ント部4と第2カウント部5とゲート部6とリセ
ツトパルス発生部7と表示部8とで構成され、第
1ラツチ部1のクロツク入力端子とデイレイ部3
の入力端子とを接続し、第1ラツチ部1のデータ
入力端子と第2ラツチ部2のデータ入力端子とを
接続し、デイレイ部3の出力端子と第2ラツチ部
2のクロツク入力端子を接続し、第1ラツチ部1
の出力端子と第1カウント部4の入力端子を接続
し、第2ラツチ部2の出力端子と第2カウント部
5の入力端子を接続し、第1カウント部4の出力
端子とゲート部6の一方の入力端子を接続し、第
2カウント部5の出力端子とゲート部6の他方の
入力端子を接続し、リセツトパルス発生部7の出
力端子を第1カウント部4のリセツト端子と第2
カウント部5のリセツト端子とへ接続し、ゲート
部6の出力端子と表示部8の入力端子とを接続し
たことを特徴とするロツク状態検出装置が得られ
る。
第1図は本考案の一実施例を示す構成図、第2
図は各部の波形を示すタイミングチヤートであ
り、第2図において9は第1ラツチ部1および第
2ラツチ部2の信号入力端子、10は第1ラツチ
部1のクロツク端子信号、11は第2ラツチ部2
のクロツク入力端子信号、12はリセツトパルス
発生部7の出力信号、13は第1カウント部4お
よび第2カウンタ部5の出力信号である。
図は各部の波形を示すタイミングチヤートであ
り、第2図において9は第1ラツチ部1および第
2ラツチ部2の信号入力端子、10は第1ラツチ
部1のクロツク端子信号、11は第2ラツチ部2
のクロツク入力端子信号、12はリセツトパルス
発生部7の出力信号、13は第1カウント部4お
よび第2カウンタ部5の出力信号である。
PLLの発振出力を第1ラツチ部1のデータ入
力端子へ加え、外部の基準発振出力を第1ラツチ
部1のクロツク端子へ加える。まず、リセツトパ
ルス発生部7から出力されるリセツトパルスによ
り第1カウント部4と第2カウント部5をリセツ
トする。前記PLLの発振出力を前記基準発振出
力信号の立ち上がりのタイミングでラツチしてい
く。この時前記PLLの発振出力の論理の変化す
る時刻と前記基準発振出力信号の立ち上がりの時
刻との差が第1ラツチ部4のセツト・アツプおよ
びホールド時間以内であると第1ラツチ部4の出
力は不安定となる。
力端子へ加え、外部の基準発振出力を第1ラツチ
部1のクロツク端子へ加える。まず、リセツトパ
ルス発生部7から出力されるリセツトパルスによ
り第1カウント部4と第2カウント部5をリセツ
トする。前記PLLの発振出力を前記基準発振出
力信号の立ち上がりのタイミングでラツチしてい
く。この時前記PLLの発振出力の論理の変化す
る時刻と前記基準発振出力信号の立ち上がりの時
刻との差が第1ラツチ部4のセツト・アツプおよ
びホールド時間以内であると第1ラツチ部4の出
力は不安定となる。
そこで前記基準発振出力信号をデイレイ部3を
通過させ遅延された信号で、前記PLLの発振出
力信号を第2ラツチ部2でラツチする。
通過させ遅延された信号で、前記PLLの発振出
力信号を第2ラツチ部2でラツチする。
PLLがロツクのとれている状態では、第1ラ
ツチ部1または第2ラツチ部2の出力の少くとも
一方は論理が一定である。これに反しロツクのと
れていない状態では第1ラツチ部1および第2ラ
ツチ部2の出力の両方が論理が変化する。第1ラ
ツチ部1の出力と第2ラツチ部2の出力をそれぞ
れ第1カウント部4と第2カウンタ部5へ入力す
る。第1カウント部4、第2カウント部5はそれ
ぞれ1つの出力端子を持ち、リセツトパルスによ
つて“0”となる。入力論理が1回変化したら出
力は“1”となり、それ以降はリセツトパルスが
印加されるまで“1”を保持しつづける機能を有
す。第1カウント部4と第2カウンタ部5は入力
が一度“0”から“1”へ変化すれば出力は
“1”となる。第1カウント部4と第2カウント
部5の出力は前記リセツトパルスによつてのみ
“0”へ戻る。第1カウント部4と第2カウント
部5の出力をゲート部6へ入力し、ゲート部6は
論理積機能を有し2入力の両方が“1”の時のみ
表示部8に対し非ロツク状態表示信号を送出し、
どちらか一方の入力が“0”もしくは両方の入力
が“0”の時は表示部8に対しロツク状態表示信
号を送出する。この時リセツトパルス発生部7か
らのリセツトパルスは基準信号の周期に比べ十分
に長い周期で自動的に発生させておけばよい。
ツチ部1または第2ラツチ部2の出力の少くとも
一方は論理が一定である。これに反しロツクのと
れていない状態では第1ラツチ部1および第2ラ
ツチ部2の出力の両方が論理が変化する。第1ラ
ツチ部1の出力と第2ラツチ部2の出力をそれぞ
れ第1カウント部4と第2カウンタ部5へ入力す
る。第1カウント部4、第2カウント部5はそれ
ぞれ1つの出力端子を持ち、リセツトパルスによ
つて“0”となる。入力論理が1回変化したら出
力は“1”となり、それ以降はリセツトパルスが
印加されるまで“1”を保持しつづける機能を有
す。第1カウント部4と第2カウンタ部5は入力
が一度“0”から“1”へ変化すれば出力は
“1”となる。第1カウント部4と第2カウント
部5の出力は前記リセツトパルスによつてのみ
“0”へ戻る。第1カウント部4と第2カウント
部5の出力をゲート部6へ入力し、ゲート部6は
論理積機能を有し2入力の両方が“1”の時のみ
表示部8に対し非ロツク状態表示信号を送出し、
どちらか一方の入力が“0”もしくは両方の入力
が“0”の時は表示部8に対しロツク状態表示信
号を送出する。この時リセツトパルス発生部7か
らのリセツトパルスは基準信号の周期に比べ十分
に長い周期で自動的に発生させておけばよい。
以上のようにしてPLLのロツク状態を全自動
で検出できるためPLLのロツクキヤプチヤレン
ジの測定への利用等が可能となる。
で検出できるためPLLのロツクキヤプチヤレン
ジの測定への利用等が可能となる。
第1図は本考案の一実施例を示す構成図、第2
図は各部の波形を示すタイミングチヤートであ
る。 1は第1ラツチ部、2は第2ラツチ部、3はデ
イレイ部、4は第1カウント部、5は第2カウン
ト部、6はゲート部、7はリセツトパルス発生
部、8は表示部である。
図は各部の波形を示すタイミングチヤートであ
る。 1は第1ラツチ部、2は第2ラツチ部、3はデ
イレイ部、4は第1カウント部、5は第2カウン
ト部、6はゲート部、7はリセツトパルス発生
部、8は表示部である。
Claims (1)
- 第1ラツチ部1と第2ラツチ部2とデイレイ部
3と入力の信号レベルが1度以上変化すると論理
“1”を出力する第1カウント部4と入力の信号
レベルが1度以上変化すると論理“1”を出力す
る第2カウント部5と2入力の論理積を取るゲー
ト部6と前記第1カウント部4と第2カウント部
5の出力を論理“0”にリセツトさせるリセツト
パルス発生部7と表示部8とで構成され、第1ラ
ツチ部1のクロツク入力端子とデイレイ部3の入
力端子とを接続し、第1ラツチ部1のデータ入力
端子と第2ラツチ部2のデータ入力端子とを接続
し、デイレイ部3の出力端子と第2ラツチ部2の
クロツク入力端子を接続し、第1ラツチ部1の出
力端子と第1カウント部4の入力端子を接続し、
第2ラツチ部2の出力端子と第2カウント部5の
入力端子を接続し、第1カウント部4の出力端子
とゲート部6の一方の入力端子を接続し、第2カ
ウント部5の出力端子とゲート部6の他方の入力
端子を接続し、リセツトパルス発生部7の出力端
子を第1カウント部4のリセツト端子と第2カウ
ント部5のリセツト端子とへ接続し、ゲート部6
の出力端子と表示部8の入力端子とを接続したこ
とを特徴とするロツク状態検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8768880U JPS6347084Y2 (ja) | 1980-06-23 | 1980-06-23 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8768880U JPS6347084Y2 (ja) | 1980-06-23 | 1980-06-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5711841U JPS5711841U (ja) | 1982-01-21 |
JPS6347084Y2 true JPS6347084Y2 (ja) | 1988-12-06 |
Family
ID=29449797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8768880U Expired JPS6347084Y2 (ja) | 1980-06-23 | 1980-06-23 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6347084Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6090106U (ja) * | 1983-11-25 | 1985-06-20 | 山田機械工業株式会社 | 被梱包物のプツシヤ−装置 |
-
1980
- 1980-06-23 JP JP8768880U patent/JPS6347084Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5711841U (ja) | 1982-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4122995A (en) | Asynchronous digital circuit testing system | |
US3956710A (en) | Phase locked loop lock detector and method | |
US5097490A (en) | Apparatus and method for improving the resolution with which a test signal is counted | |
JPH0456488B2 (ja) | ||
US4864574A (en) | Injection lock clock detection apparatus | |
JPS6347084Y2 (ja) | ||
US4613777A (en) | Binary signal comparator using two d flip-flops for precise triggering | |
US3541447A (en) | Comparator and digital delay system for determining the time interval between two selected amplitude levels of a test waveform | |
JP3516778B2 (ja) | 半導体試験装置における周波数測定方法 | |
US4017794A (en) | Circuit for measuring time differences among events | |
US5831455A (en) | Polarity detector | |
JP2545959B2 (ja) | 集積回路試験装置 | |
JPH0516535Y2 (ja) | ||
KR0181401B1 (ko) | 클록오류검출 및 선택회로 | |
JPS61205070U (ja) | ||
US4286220A (en) | Method and device for discriminating difference frequency of two pulse trains | |
JPH0210915A (ja) | パルス状信号の極性統一回路 | |
JP2984802B2 (ja) | 入力信号異常検出回路 | |
JPS5824220Y2 (ja) | グリツチ検出器 | |
JPH0658386B2 (ja) | カウンタ装置 | |
JPS6011509Y2 (ja) | タイマカウンタ等の起動・停止・リセツト回路 | |
SU1201786A1 (ru) | Устройство дл измерени мгновенных значений частоты | |
JPH06102962A (ja) | クロックハザード検出装置 | |
JPS6048922B2 (ja) | 周波数弁別器 | |
JPH03150935A (ja) | 警報検出回路 |