JPS6345602A - Electronic engine controller - Google Patents

Electronic engine controller

Info

Publication number
JPS6345602A
JPS6345602A JP18941986A JP18941986A JPS6345602A JP S6345602 A JPS6345602 A JP S6345602A JP 18941986 A JP18941986 A JP 18941986A JP 18941986 A JP18941986 A JP 18941986A JP S6345602 A JPS6345602 A JP S6345602A
Authority
JP
Japan
Prior art keywords
data
port
output
bit
ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18941986A
Other languages
Japanese (ja)
Inventor
Hirotoshi Tonou
宏敏 斗納
Akira Ikezoe
朗 池添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP18941986A priority Critical patent/JPS6345602A/en
Publication of JPS6345602A publication Critical patent/JPS6345602A/en
Pending legal-status Critical Current

Links

Landscapes

  • Combined Controls Of Internal Combustion Engines (AREA)
  • Control By Computers (AREA)

Abstract

PURPOSE:To ensure the correct replacement of port data by reading these port data and rewriting partly these data with a new data. CONSTITUTION:When a port 1 is used for output, the 8-bit data equal to that of the port 1 is stored in a RAM. The port is identified by its address and therefore the RAM storing area (address) of the 8-bit data is set opposite to the port address. When the data on the port 1 are replaced, an access is given to a RAM address and the 8-bit data is read out to an accumulator. Then the corresponding bits of the accumulator are replaced with the new data. Then the 8-bit data on the accumulator can be written to the port 1 and the RAM. Thus the 8-bit data equal to that of the port 1 are stored in the RAM. In such a way, the correct output port data can be partly rewritten with no influence of noises, load, etc.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンビエータを備える電子式エンジン
制御装置、特にその出力ポートへのデータ出力方式に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electronic engine control device equipped with a micro combinator, and particularly to a method for outputting data to its output port.

〔従来の技術〕[Conventional technology]

マイクロコンピュータを備える電子式エンジン制御装置
(ECU)は第1図に示すように、スロットル弁12の
開度センサの出力S + 、吸気圧力センサ14の出力
S2、ディストリビュータ18からの回転信号S3、排
ガスセンサ22の出力(021度)S4、冷却水温セフ
”) 24 ノ出力S 5を取込み、イグナイタコイル
20へ点火信号S6を、アイドル速度制御(ISC)弁
26へISC信号S7を、また燃料噴射器(インジェク
タ)16へ燃料噴射信号S8を出力し、エンジン制御を
行なう。
As shown in FIG. 1, an electronic engine control unit (ECU) equipped with a microcomputer receives the output S + of the opening sensor of the throttle valve 12, the output S2 of the intake pressure sensor 14, the rotation signal S3 from the distributor 18, and the exhaust gas. The sensor 22 output (021 degrees) S4, the cooling water temperature S5 is taken in, the ignition signal S6 is sent to the igniter coil 20, the ISC signal S7 is sent to the idle speed control (ISC) valve 26, and the fuel injector A fuel injection signal S8 is output to the (injector) 16 to control the engine.

この制御部ECUは第2図に示すようにマイクロコンピ
ュータユニット(MCt+)、読取り専用メモリROM
、ランダムアクセスメモリRAM。
As shown in Fig. 2, this control unit ECU includes a microcomputer unit (MCt+), a read-only memory ROM,
, random access memory RAM.

アナログデジタル変換器A/D、入力および出力インタ
フェース(INT)からなる。スロットル開度S1、吸
気圧S2、冷却水温S5、吸気温S9などはアナログ信
号なのでA/Dへ入力し、デジタルにしてMCUへ入力
する。回転信号s3およびアイドルスイッチSIO、エ
アコンスイッチSll 、スクータスィッチS12各オ
ン/オフ信号などはデジタル信号なのでA/Dを介する
ことなくそのま\入力インタフェースを介してMCUへ
入力する。出力インクフェースからは点火信号S6、T
SC信号S7、燃料噴射信号Sa、その他(点火進角制
御、ダイアグコード出力、など)s15が出力される。
Consists of an analog-to-digital converter A/D, input and output interface (INT). Throttle opening S1, intake pressure S2, cooling water temperature S5, intake air temperature S9, etc. are analog signals, so they are input to the A/D, converted into digital signals, and input to the MCU. Since the rotation signal s3 and the on/off signals of the idle switch SIO, air conditioner switch Sll, and scooter switch S12 are digital signals, they are directly input to the MCU via the input interface without going through the A/D. Ignition signals S6, T are output from the output ink face.
An SC signal S7, a fuel injection signal Sa, and others (ignition advance control, diagnostic code output, etc.) s15 are output.

入/出力インタフェースはI10ボートとも呼ばれ、本
例のMCUでは第3図に示すように41囚のI10ポー
トを有する。このうちの3つのボート1,3.4は8ビ
ツトポートであり、残りの1つのボート2は5ビツトポ
ートである。8ビツトボート3には2つの制御端子SC
I、SC2が付いている。各ボートはDDR(データ・
ディレクション・レジスタ)を持ち、これに“1”を書
込むと当該ボートは出力用、O″を書込むと入力用にな
る。出カバソファはスリーステートであり、入力用のと
きハイインピーダンスになる。なおPTMはプログラマ
ブル・タイマユニット、SCIはシリアル・コミュニケ
ーション・インタフェース、MUXはマルチプレクサで
ある。
The input/output interface is also called an I10 port, and the MCU of this example has 41 I10 ports as shown in FIG. Three of these ports, 1, 3.4, are 8-bit ports, and the remaining port 2 is a 5-bit port. 8-bit boat 3 has two control terminals SC.
I, SC2 are attached. Each boat has DDR (data
When "1" is written to this port, the port is used for output, and when "O" is written, the port is used for input.The output cover sofa is three-state, and becomes high impedance when used for input. Note that PTM is a programmable timer unit, SCI is a serial communication interface, and MUX is a multiplexer.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このようにボートは複数ビットであり、そして各1ビツ
トが個々の信号を示していて互いに独立であるが、ボー
トに対する書込み/読取りは複数ビ・−・ト単位で行な
われる。そして出力ポートに一度データが書込まれると
次の書込みが行なわれるまで同じ状態を保つ。複数ビッ
トのポートデータは、各ビット独立であるから、書換え
(更新)を行なう場合も1ビツト書換えなど部分書換え
が多く、全ビット書換えはむしろ珍らしい。部分書換え
に対しては、MPUがボートの全ピントを読出し、該当
するビットを新データで書換え、こうして更新した全ビ
ットを該ボートへ書込む、という処理になる。
Thus, a port is a plurality of bits, and each bit represents an individual signal and is independent of each other, but writing/reading to and from a port is performed in units of a plurality of bits. Once data is written to the output port, it remains in the same state until the next write is performed. Since each bit of multi-bit port data is independent, rewriting (updating) often involves partial rewriting, such as rewriting one bit, and rewriting all bits is rather rare. For partial rewriting, the MPU reads all the points of the boat, rewrites the corresponding bits with new data, and writes all the updated bits to the boat.

ところでエンジン制御では服作端がソレノイドやモータ
など、L(インダクタンス)性負荷であることが多い。
Incidentally, in engine control, the load end is often an L (inductance) load such as a solenoid or a motor.

L性負荷であるとオンオフ時にフライバック電圧が発生
し、ボートの当該ビットがこの影響を受けて1”が0″
に(HレベルがLレベルに)見えたりする。またノイズ
環境は悪(、点火ノイズが混入してデータのリードエラ
ーを生じ易い。また出力ポートのビットにオープンコレ
クタ型のトランジスタ スイッチが接続されていると、
該ビットがHレベルで該トランジスタがオンのとき、該
ビットを読むとこれはVBE(ベース・エミッタ間電圧
)のレベルになっているからMPUはLレベルと判断し
てしまう(MCUの入力HレベルV工u (#2.OV
) >VBE (#0.7 V) 。
If it is an L-type load, a flyback voltage will occur when turning on and off, and the corresponding bit of the boat will be affected by this and 1" will change to 0".
(H level becomes L level). In addition, the noise environment is poor (ignition noise may mix in and cause data read errors.Also, if an open collector type transistor switch is connected to the output port bit,
When this bit is at H level and the transistor is on, when reading this bit, it is at the level of VBE (base-emitter voltage), so the MPU judges it to be at L level (MCU input H level). V engineering u (#2.OV
) >VBE (#0.7 V).

0、8 V以下のときL)。L when it is 0.8 V or less).

このようにボートの全ビットを読んで、その一部のビッ
トを新データで書換え、こうして更新した全ビットを再
び該ボートへ書込むという更新方法では、ビットエラー
を生ずる恐れが多い。ボートデータは次の更新時まで同
じ状態を保つので、上記ビットエラーは持続することに
なる。
This updating method of reading all bits of a boat, rewriting some of the bits with new data, and then writing all the updated bits to the boat again is likely to cause bit errors. Since the vote data remains in the same state until the next update, the above bit error will persist.

本発明はか\る点を改善し、正しいボートデータの書換
えを可能にしようとするものである。
The present invention aims to improve these points and make it possible to rewrite correct boat data.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

本発明ではボートへ書込んだ複数ビットデータと同じ複
数ビットデータをメモリ (RAM、ROM)へ格納し
ておく。そしてボートデータの更新に当っては、該メモ
リのデータを読出して複数ビットデータを得、その中の
書換えるべきビットを新データで書換え、こうして更新
した複数ビットデータを当該ポートへ書込む。
In the present invention, the same multi-bit data written to the boat is stored in the memory (RAM, ROM). When updating the boat data, the data in the memory is read to obtain multi-bit data, the bits to be rewritten therein are rewritten with new data, and the updated multi-bit data is written to the port.

〔作用〕[Effect]

このようにすれば、ボートデータを読取り、一部を新デ
ータで書換え、全体を当該ポートへ再書込みするのでは
ないから、ポート負荷、混入ノイズの影響を受けること
がなく、正しいボートデータの更新を行なうことができ
る。
In this way, the boat data is read, part of it is rewritten with new data, and the whole thing is not rewritten to the relevant port, so it is not affected by port load or mixed noise, and the correct boat data is updated. can be done.

〔実施例〕〔Example〕

ポーI・データと同じデータを記憶手段に用意する場合
は簡単で、例えば第3図でボート1を出力用とすれば、
この8ピツ1〜データと同じ8ビツトデータをRAMへ
格納しておく。ボートはアドレスで識別されるから、該
8ビツトデータのRAM格納領域(アドレス)とポート
アドレスとは対応付けておく。ポート1のデータ更新に
当っては、上記RAMアドレスをアクセスして8ビツト
デークをアキエムレータ(図示しないがMPU内にある
演算器)に読出し、該アキュムレータの該当ビットを新
データで置換え、然るのち該アキュムレータの8ビツト
データをポート1とRAMへ書込めばよい。この書込み
によりポートの8ビツトデータと同じ8ビツトデータが
RAMに格納される。
It is easy to prepare the same data as port I data in the storage means. For example, if boat 1 is used for output in Figure 3,
The same 8-bit data as this 8-bit data is stored in the RAM. Since a boat is identified by an address, the RAM storage area (address) of the 8-bit data is associated with the port address. To update the data of port 1, access the RAM address above, read the 8-bit data to the accumulator (not shown, but an arithmetic unit in the MPU), replace the corresponding bit of the accumulator with new data, and then update the corresponding bit. Just write the 8-bit data of the accumulator to port 1 and RAM. By this writing, the same 8-bit data as the 8-bit data of the port is stored in the RAM.

従って次の更新を行なう場合同様の操作をくり返せばよ
い。
Therefore, when performing the next update, the same operation can be repeated.

ポートデータそのものをRAMに格納する代りに、該ポ
ートデータを導出し得るデータをRAMに格納しておい
てもよい。例えばステッパモータを制御する場合、その
励磁パターンは決っているので、そのうちのどれかを示
す情報を記憶すればよい。
Instead of storing the port data itself in the RAM, data from which the port data can be derived may be stored in the RAM. For example, when controlling a stepper motor, its excitation pattern is fixed, so it is sufficient to store information indicating one of them.

第4図はステシバモータが4相の場合を示し、41〜4
4はその各相励磁巻線である。31〜34は出力ポート
の各ビットに接続された出カバソファ (インバータ)
で、当該ビットがHレベルのときLレベル出力を生じ、
励磁巻線はバッテリ電源+B、該励磁巻線、該バッファ
の出力端、の経路で電流を供給され、励磁される。なお
出カバソファ35,36.・・・・・・は他の操作端用
であり、そして51は前述のオープンコレクタ型のトラ
ンジスタ スイッチである。インバータ31,32.・
・・・・・はスイッチ51の型式のものでよい。
Figure 4 shows the case where the Steshiba motor has 4 phases, 41 to 4
4 is the excitation winding for each phase. 31 to 34 are output sofas (inverters) connected to each bit of the output port.
When the relevant bit is at H level, L level output is generated,
The excitation winding is excited by being supplied with current through a path between the battery power supply +B, the excitation winding, and the output end of the buffer. In addition, the cover sofa 35, 36. . . . are for other operating terminals, and 51 is the aforementioned open collector type transistor switch. Inverters 31, 32.・
. . . may be of the type of switch 51.

ステシバモータの駆動型式には種々の型式があるが、本
例では2相励磁である。第6図で説明すると、時点(カ
ウント)1ではφ1=φa=L。
There are various types of drive types for the Steshiba motor, but in this example, two-phase excitation is used. To explain with reference to FIG. 6, at time point (count) 1, φ1=φa=L.

φ2=φy=Hであり、これが出力ポートの4ビツトに
表われてバッファ31,34の出力がH132,33の
出力がLになると巻線42.43が励磁される。巻1!
41〜44は90°間隔で配置されているので、回転子
は巻線42と43の中間を向く。次の時点(カウント)
2ではφ】=φ2=L、  φ3=ψa=Hであり、従
って巻線43と44が励磁され、回転子は90”回転し
て巻線43と44の中間を向(。以下同様であり、時点
1゜2、・・・・・・で回転子は90”ステップで回転
する。
φ2=φy=H, which appears in the 4 bits of the output port, and when the outputs of the buffers 31 and 34 and the outputs of H132 and 33 become L, the windings 42 and 43 are excited. Volume 1!
41-44 are arranged at 90° intervals, so that the rotor faces midway between windings 42 and 43. Next point in time (count)
2, φ] = φ2 = L, φ3 = ψa = H, therefore, the windings 43 and 44 are excited, and the rotor rotates 90'' to point midway between the windings 43 and 44 (the same applies hereafter). , at time 1°2, . . . , the rotor rotates in 90” steps.

この励磁パターンを表にすると、次の如くなる。If this excitation pattern is tabulated, it will be as follows.

表   1 この各カウント0,1.・・・・・・の励磁パターンφ
4〜φI即ち0011.0110.・・・・・・をRO
MのアドレスADR0,1,・・・・・・(これは適宜
の先頭アドレス6口ROにカウンタ計数値を加えたもの
)に格納しておき、カウンタの計数値(カウント)o。
Table 1 Each count is 0, 1. Excitation pattern φ
4~φI, that is, 0011.0110. RO
M's addresses ADR0, 1, . . . (this is the sum of the appropriate starting address 6 RO plus the counter count value), and the counter count value (count) o.

1、・・・・・・でこれを読出せば励磁パターンが得ら
れる。従ってRAMに格納するのは現在のカウント(0
,1,・・・・・・のどれか)でよく、これが分れば該
カウントでROMをアクセスし、励磁パターン従って出
力ポートデータを得ることができる。なお本例では励磁
パターンは4ビツトであるから、8ビツトポートを単独
で使用する場合は残りの4ピントをOにしておけばよい
。残りの4ビツトを他の用途に使用する場合は、該4ビ
ツトはRAMに入れておき(他の用途ではノイズの”?
−j Wが少ない場合は出力ポートを読んで得てもよい
)ROM読出しデータと論理和をとることになる。
1, . . . If this is read out, an excitation pattern can be obtained. Therefore, what is stored in RAM is the current count (0
. In this example, the excitation pattern is 4 bits, so if the 8-bit port is used alone, the remaining 4 pins may be set to O. If you want to use the remaining 4 bits for other purposes, store them in RAM (for other purposes, you can store them in the RAM).
-j If W is small, it may be obtained by reading the output port) This will be ORed with the ROM read data.

第7図はポート出力データを読取る回路を示す。FIG. 7 shows a circuit for reading port output data.

出力ポートは本例ではフリップフロップ61,64、バ
ッファ62.63からなる。リセット時、DDR(フリ
ップフロップ64)はクリアされており、ポートは入力
ポートとなっている。リセット後、DDRに1を書込む
と、バッファ62がアクティブとなり、書込み信号WS
によりデータバスのデータをフリップフロップに取込ま
せ、バッファ62を通してこれを出力する。読取り信号
R8によりバッファ63をアクティブにすると、該バッ
ファ63はバッファ62の出力端のデータを出力し、こ
れをデータバスへ送り込む。こうしてボートデータの読
取りが行なわれるが、この読取ったデータはボート出力
端子の電圧レベルによって決まり、従ってバッファ62
の負荷(出力ポートの負荷)が純抵抗などであれば出力
ポートの出力論理そのものであるが、前述のようにボー
ト読み取り時にノイズがある場合や、トランジスタのダ
イレクト駆動を行う場合は、ボート出力端の電圧レベル
とボート出力データは必らずしも一致しない。
In this example, the output port consists of flip-flops 61 and 64 and buffers 62 and 63. At reset, the DDR (flip-flop 64) is cleared and the port is an input port. After resetting, when 1 is written to DDR, the buffer 62 becomes active and the write signal WS
The data on the data bus is taken into the flip-flop and outputted through the buffer 62. When the read signal R8 activates the buffer 63, it outputs the data at the output of the buffer 62 and sends it to the data bus. In this way, the boat data is read, and the read data is determined by the voltage level of the boat output terminal, and therefore the buffer 62
If the load (output port load) is a pure resistance, etc., it is the output logic of the output port itself. However, as mentioned above, if there is noise when reading the boat, or when directly driving a transistor, the boat output terminal The voltage level and boat output data do not necessarily match.

ステッパモータを逆転させるときは、カウンタをダウン
カウントして3,2,1,0,3,2゜・・・・・・を
出力させればよい。正転から逆転に変る場合は第8図に
示すように、同じものを1つ繰り返してそれからダウン
カウントする。
When reversing the stepper motor, it is sufficient to count down the counter and output 3, 2, 1, 0, 3, 2 degrees, and so on. When changing from normal rotation to reverse rotation, as shown in Figure 8, repeat the same rotation once and then count down.

第7図に上記ステッパモータの制御のフローチャートを
示す。図示のように、ステッパモータの駆動タイミング
でなければこのルーチンは抜け、駆動タイミングであれ
ば、ステップ変更かく駆動か)をチエツクし、Noなら
やはりこのルーチンを抜け、YESなら反転かをチエツ
クし、YESならこのルーチンを抜ける。これで、第6
図に示したように正転から逆転に変るとき同じ状態を1
つ続けることになる。反転でなければ(反転であっても
上記のように1ステップ同じ状態をとれば今度は反転で
なくなる)順方向かをチエツクし、YESならステップ
パターンを示すカウンタの計数値C3TPを+1してそ
れを新訂数値とし、それをステップパターンを格納して
いるROM先頭アドレスA D Roにプラスして該R
OMを読出し、ステップパターン1100などを得る。
FIG. 7 shows a flowchart for controlling the stepper motor. As shown in the figure, if it is not the drive timing of the stepper motor, this routine is exited, and if it is the drive timing, it is checked whether the step is changed or not, if it is No, this routine is also exited, and if YES, it is checked whether it is reversed. If YES, exit this routine. This is the 6th
As shown in the figure, when changing from forward rotation to reverse rotation, the same state is
It will continue. If it is not reversed (even if it is reversed, if the same state is taken for one step as described above, it will no longer be reversed), check whether it is a forward direction, and if YES, add 1 to the count value C3TP of the counter indicating the step pattern. is the new value, and it is added to the ROM start address A D Ro that stores the step pattern to calculate the corresponding R.
The OM is read to obtain a step pattern 1100 and the like.

順方向でなければC3TP−1とし、これでROMをア
クセスして該当ステップパターンを得る。
If it is not the forward direction, it is set as C3TP-1, and the ROM is accessed with this to obtain the corresponding step pattern.

こうして得た4ビツトステツプパターンは所定のアキュ
ムレータA ccAにセットし、また残りの4ビツトデ
ータMはそれを1各納しているRAMなどから取出し、
A ccAで加算して(オアをとって)8ビツトデータ
とし、それを当該ボートへ書込む。
The 4-bit step pattern obtained in this way is set in a predetermined accumulator AccA, and the remaining 4-bit data M is taken out from the RAM etc. in which it is stored.
Add (or) the data using AccA to create 8-bit data, and write it to the relevant boat.

残りの4ビツトの変更は第8図のようにして行なう。先
ず残りの4ピントへの出力変更かをチエツクし、Noな
らこのルーチンは抜け、YESなら次は1を出力かをチ
エツクする。YESなら4ビツトAを格納しているRA
Mをアクセスし、読出しデータをA ccAにセットし
てこ\で加算(オア)を行なう。例えばA=OOO10
000(残りの4ビツトの最後が1)、そしてRAMデ
ータは11000000ならAccA=1101000
0とする。1を出力かのチエツクでNOなら、やはりR
AMを続出してそのデータ(11010000とする)
をA ccAヘセットし、ビットAの反転bitA (
残り4ビツトの最後を0にするなら11101111)
との論理積をとる(11000000になる)。この演
算結果A ccAはRAMへ格納し、またADRo +
C5TPT:ROMをアクセスして前記パターンデータ
を得、これをアキュムレータAccBへセントする。ボ
ートへはA ccAとAccBの論理和を書込む。
The remaining 4 bits are changed as shown in FIG. First, it is checked whether the output should be changed to the remaining 4 focus points, and if No, this routine exits, and if YES, it is next checked whether to output 1. If YES, RA storing 4 bits A
Access M, set read data to AccA, and perform addition (OR). For example, A=OOOO10
000 (the last of the remaining 4 bits is 1), and the RAM data is 11000000, then AccA=1101000
Set to 0. If the check is NO to output 1, then it is still R.
AM continues and its data (set to 11010000)
is set to A ccA, and the inverted bit A of bit A (
If you want to set the last of the remaining 4 bits to 0, 11101111)
(results in 11000000). This calculation result A ccA is stored in RAM, and ADRo +
C5TPT: Accesses the ROM to obtain the pattern data and sends it to the accumulator AccB. The logical sum of AccA and AccB is written to the boat.

このRAMをベースにする出力ポートデータの変更方式
によればボート出側の配線にのるノイズ、負荷のkWな
どを受けることがなく、正確な出力データ更新が可能に
なるが、出力ポートデータの全ビットにつき新データが
定まるまで更新を待ら、全ビットに対する新データが定
まったとき一斉に出力ポートデータを書換えるようにし
ても上記の効果を得ることができる。この場合の処理要
領を第9図に示す。ビットAの計算をし、それをメモリ
又はレジスタMにセットし、次にビットBの計算をし、
それをMにセットし、以下同様にして最後のビットHの
計算、Mへのセントをした状態でMの内容HG・・・・
・・Aを出力ポートへ書込む。
This method of changing output port data based on RAM allows accurate update of output data without being affected by noise on the wiring on the boat exit side, kW of load, etc.; The above effect can also be obtained by waiting to update until new data is determined for all bits, and rewriting the output port data all at once when new data for all bits is determined. The processing procedure in this case is shown in FIG. Compute bit A, set it in memory or register M, then compute bit B,
Set it to M, calculate the last bit H in the same way, add cents to M, and the contents of M HG...
...Write A to the output port.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によればノイズ、負荷など
の影響を受けない正しい出力ポートデータの部分書換え
が可能になり、電子式エンジン制御装置などに通用して
甚だ有効である。
As explained above, according to the present invention, it is possible to partially rewrite correct output port data without being affected by noise, load, etc., and it is extremely effective for use in electronic engine control devices and the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はエンジン制御系の礪要を示す説明図、第2図は
ECLIの構成を示すブロック図、第3図はプロセッサ
の構成を示すブロック図、第4図は出力ポートの負荷の
一例を示す回路図、第5図は入出力ポートの説明図、第
6図はステンパモータの駆動波形図、第7図〜第9図は
処理要領を示す流れ図である。 図面でECUは電子式エンジン制御装置、MCUはその
プロセッサ、S II  S 21 ・・・・・・はセ
ンサ出力、S 6+  S 7.・・・・・・は操作端
への出力信号である。 出 願 人  富士通テン株式会社 代理人弁理士  青  柳   稔 第1図 第2図 第4図 正転 1 逆転 カウント +  23012301’+03210 3
2第6図 壺 第7図    第8図
Fig. 1 is an explanatory diagram showing the details of the engine control system, Fig. 2 is a block diagram showing the configuration of the ECLI, Fig. 3 is a block diagram showing the configuration of the processor, and Fig. 4 is an example of the load on the output port. FIG. 5 is an explanatory diagram of input/output ports, FIG. 6 is a drive waveform diagram of the stencil motor, and FIGS. 7 to 9 are flowcharts showing processing procedures. In the drawing, ECU is an electronic engine control unit, MCU is its processor, S II S 21 ...... is sensor output, S 6 + S 7. . . . is an output signal to the operating end. Applicant Fujitsu Ten Ltd. Representative Patent Attorney Minoru Aoyagi Figure 1 Figure 2 Figure 4 Forward rotation 1 Reverse count + 23012301'+03210 3
2 Figure 6 Jar Figure 7 Figure 8

Claims (1)

【特許請求の範囲】 マイクロコンピュータがエンジン各部の状態を示すセン
サ出力を取込んで出力ポートへ操作端への信号を出力す
る電子式エンジン制御装置において、 該出力ポートへ出力した複数ビットデータと同じデータ
を格納されるメモリ(RAM、ROM)と、 該複数ビットデータの一部のビットを書換えるとき、該
メモリを読出して複数ビットデータを得、該当ビットを
新データで書換え、こうして更新した複数ビットデータ
を出力ポートへ書込む手段とを設けたことを特徴とする
電子式エンジン制御装置。
[Claims] In an electronic engine control device in which a microcomputer takes in sensor outputs indicating the status of each part of the engine and outputs a signal to an operating end to an output port, the same as the multi-bit data output to the output port. A memory (RAM, ROM) in which data is stored, and when rewriting some bits of the multi-bit data, read the memory to obtain the multi-bit data, rewrite the relevant bits with new data, and An electronic engine control device comprising means for writing bit data to an output port.
JP18941986A 1986-08-12 1986-08-12 Electronic engine controller Pending JPS6345602A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18941986A JPS6345602A (en) 1986-08-12 1986-08-12 Electronic engine controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18941986A JPS6345602A (en) 1986-08-12 1986-08-12 Electronic engine controller

Publications (1)

Publication Number Publication Date
JPS6345602A true JPS6345602A (en) 1988-02-26

Family

ID=16240945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18941986A Pending JPS6345602A (en) 1986-08-12 1986-08-12 Electronic engine controller

Country Status (1)

Country Link
JP (1) JPS6345602A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57161902A (en) * 1981-03-30 1982-10-05 Yamatake Honeywell Co Ltd Process controller
JPS5833758A (en) * 1981-08-24 1983-02-28 Omron Tateisi Electronics Co Programmable controller
JPS59142604A (en) * 1983-02-03 1984-08-15 Fujitsu Ten Ltd Level discrimination processing system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57161902A (en) * 1981-03-30 1982-10-05 Yamatake Honeywell Co Ltd Process controller
JPS5833758A (en) * 1981-08-24 1983-02-28 Omron Tateisi Electronics Co Programmable controller
JPS59142604A (en) * 1983-02-03 1984-08-15 Fujitsu Ten Ltd Level discrimination processing system

Similar Documents

Publication Publication Date Title
US4680738A (en) Memory with sequential mode
JPS63146298A (en) Variable work length shift register
JPS6376044A (en) Bus master
JP3355879B2 (en) Control circuit
JPH01129322A (en) Fifo buffer controller
JP2566206B2 (en) Successive approximation register
JPS6345602A (en) Electronic engine controller
US6115665A (en) Memory efficient computer system and method for controlling an automotive ignition system
US4681082A (en) Ignition system for internal combustion engine
US4796006A (en) Analog output system compatible with digital system bus
JPH03240145A (en) Memory using method for vehicle electronic controller
JP3511642B2 (en) Control device for internal combustion engine
JPH023197A (en) Dual port memory
JPH0784670A (en) Timer
JPH0245831A (en) Knowledge inference processor
KR950020736A (en) Semiconductor memory
JP2903526B2 (en) Pulse generator
SU978193A1 (en) Power supply independent on-line memory
JPH09325880A (en) Bit arrangement and read method for analog-digital conversion result storage register
JP4517316B2 (en) Data input / output system
JPS6035161A (en) Distributor for control device of fuel injection
JPS61198351A (en) Direct memory access control circuit
JPS6346463B2 (en)
JPS61217995A (en) Memory device
JPH0561777A (en) Memory control circuit