JPS6345132B2 - - Google Patents

Info

Publication number
JPS6345132B2
JPS6345132B2 JP58142671A JP14267183A JPS6345132B2 JP S6345132 B2 JPS6345132 B2 JP S6345132B2 JP 58142671 A JP58142671 A JP 58142671A JP 14267183 A JP14267183 A JP 14267183A JP S6345132 B2 JPS6345132 B2 JP S6345132B2
Authority
JP
Japan
Prior art keywords
variable resistor
frequency
digital
vco
mixer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58142671A
Other languages
Japanese (ja)
Other versions
JPS6033742A (en
Inventor
Yoshinori Kameyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaesu Musen Co Ltd
Original Assignee
Yaesu Musen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaesu Musen Co Ltd filed Critical Yaesu Musen Co Ltd
Priority to JP58142671A priority Critical patent/JPS6033742A/en
Publication of JPS6033742A publication Critical patent/JPS6033742A/en
Publication of JPS6345132B2 publication Critical patent/JPS6345132B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G5/00Tone control or bandwidth control in amplifiers
    • H03G5/16Automatic control
    • H03G5/24Automatic control in frequency-selective amplifiers

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Noise Elimination (AREA)

Description

【発明の詳細な説明】 本発明は通過帯域調節回路に係わり、特に、希
望信号に隣接した妨害信号を除去するため一般に
シフト並びにワイズと称されている機能を有し、
主として無線受信機に適用する通過帯域調節回路
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a passband adjustment circuit, and in particular has a function generally referred to as shift and width for removing interference signals adjacent to a desired signal.
The present invention relates to a passband adjustment circuit mainly applied to radio receivers.

通常、通信用受信機は電波形式にしたがつて占
有周波数帯域幅が決められ、受信回路の主経路は
この占有周波数帯域幅が通過できるよう受信信号
fiの形式にしたがつて各種回路が設けてある。受
信回路の主経路は第1図に示すように、アンテナ
1、RFユニツト2、混合器3、バンドパスフイ
ルタ4、混合器5、バンドパスフイルタ6および
復調器7で構成する。混合器3,5および復調器
7のローカル側端子3a,5a,7aから混合器
3,5および復調器7へ注入されるそれぞれの発
振信号の周波数とバンドパスフイルタ4,5の特
性により選択された受信信号の通過帯域が定ま
る。バンドパスフイルタの前段と後段に設けられ
た第1、第2の周波数変換手段すなわち、バンド
パスフイルタ4に着目すれば混合器3と4、バン
ドパスフイルタ6では混合器5と復調器7に係わ
る第1、第2のローカル信号の周波数でバンドパ
スフイルタの中心周波数と受信信号fiの搬送波と
の位置関係が定まるのでワイズ用可変抵抗21ま
たはシフト用可変抵抗22を操作すればVCO1
7またはVCO18の発振信号の周波数が通常の
周波数から偏移し通過帯域幅を変えるワイズ動作
または中心周波数と搬送波の位置関係を変更する
シフト動作を行こなうことができる。シフト並び
にワイズにより希望信号に隣接した妨害信号が除
去される。
Normally, the occupied frequency bandwidth of a communication receiver is determined according to the radio wave format, and the main path of the receiving circuit is designed so that the received signal can pass through this occupied frequency bandwidth.
Various circuits are provided according to the format of f i . The main path of the receiving circuit consists of an antenna 1, an RF unit 2, a mixer 3, a bandpass filter 4, a mixer 5, a bandpass filter 6, and a demodulator 7, as shown in FIG. The frequency of each oscillation signal injected from the local side terminals 3a, 5a, 7a of the mixers 3, 5 and the demodulator 7 to the mixers 3, 5 and the demodulator 7 and the characteristics of the bandpass filters 4, 5 are selected. The passband of the received signal is determined. Focusing on the first and second frequency conversion means provided before and after the bandpass filter, that is, the bandpass filter 4, the mixers 3 and 4 are involved, and the bandpass filter 6 is related to the mixer 5 and the demodulator 7. The frequency of the first and second local signals determines the positional relationship between the center frequency of the bandpass filter and the carrier wave of the received signal fi , so by operating the width variable resistor 21 or the shift variable resistor 22, the VCO1
It is possible to perform a width operation in which the frequency of the oscillation signal of VCO 7 or VCO 18 is shifted from the normal frequency to change the passband width, or a shift operation in which the positional relationship between the center frequency and the carrier wave is changed. The shift and width remove interfering signals adjacent to the desired signal.

一般に混合器等の発振信号の周波数を変換する
回路は不要な高調波を発生する危険がある。この
ため、主経路に設けられた混合器3,5および復
調器7は必要不可欠な回路で止むを得ないが
PLL回路8のPLLループに設けられた混合器1
2,13は機能上代替可能な回路があれば取除く
ことが可能となり多信号特性が改善できる。第1
図中、符号9は位相比較器、10はローパスフイ
ルタ、11はVCO、14はプログラマブルカウ
ンタ、15はプログラマブルカウンタ15の分周
比を定めるプログラム情報を形成するパルス積算
カウンタ、16はパルス積算カウンタ15へパル
スを送出するパルス発生器、20はパルス発生器
16からパルス積算カウンタ15へ送出される積
算パルスの数および極性を定める周波数調整ダイ
ヤルである。
Generally, circuits that convert the frequency of oscillation signals, such as mixers, have the risk of generating unnecessary harmonics. For this reason, the mixers 3, 5 and demodulator 7 provided in the main path are essential circuits and cannot be avoided.
Mixer 1 installed in the PLL loop of PLL circuit 8
2 and 13 can be removed if there is a functionally replaceable circuit, and the multi-signal characteristics can be improved. 1st
In the figure, reference numeral 9 is a phase comparator, 10 is a low-pass filter, 11 is a VCO, 14 is a programmable counter, 15 is a pulse integration counter that forms program information that determines the division ratio of the programmable counter 15, and 16 is a pulse integration counter 15. A pulse generator 20 is a frequency adjustment dial that determines the number and polarity of the cumulative pulses sent from the pulse generator 16 to the pulse cumulative counter 15.

本発明は上述した点にかんがみなされたもの
で、ローカル信号の生成にPLL回路を組込んだ
無線通信機に適用でき、かつ、混合器等の周波数
変換回路の削減を計つた通過帯域調節回路を提供
することを目的とする。
The present invention has been made in consideration of the above-mentioned points, and provides a passband adjustment circuit that can be applied to a wireless communication device incorporating a PLL circuit for local signal generation, and that reduces the need for frequency conversion circuits such as mixers. The purpose is to provide.

本発明による通過帯域調節回路はバンドパスフ
イルタの前段と後段に設けられる第1、第2の周
波数変換手段を基本回路としてある。第1、第2
の周波数変換手段に注入する第1、第2のローカ
ル信号を第1、第2のVCOで生成する。第2の
電圧制御発振器を制御するため可変抵抗器等の電
圧可変手段を設けてある。この電圧可変手段によ
る電圧変化量をデジタル量に変換するためアナロ
グデジタル変換手段を設ける。第1の電圧制御発
振器はプログラマブルカウンタと共にPLLルー
プに組込まれデジタル的なプログラム情報で制御
されているので、このプログラム情報にアナログ
デジタル変換手段でデジタル量に変換された電圧
変化量を加算するよう構成されている。
The passband adjustment circuit according to the present invention has first and second frequency conversion means provided before and after the bandpass filter as a basic circuit. 1st, 2nd
The first and second VCOs generate first and second local signals to be injected into the frequency conversion means. Voltage variable means such as a variable resistor is provided to control the second voltage controlled oscillator. Analog-to-digital conversion means is provided to convert the amount of voltage change by the voltage variable means into a digital amount. Since the first voltage controlled oscillator is incorporated into the PLL loop together with a programmable counter and is controlled by digital program information, it is configured to add the voltage change amount converted into a digital amount by the analog-to-digital conversion means to this program information. has been done.

以下、本発明による通過帯域調節回路の一実施
例を第2図にもとずき説明する。
An embodiment of the passband adjustment circuit according to the present invention will be described below with reference to FIG.

第2図において、21はワイズ用可変抵抗であ
る。ワイズ用可変抵抗21は操作によりVCO1
7およびアナログデジタル変換器23への制御信
号のレベルを増減する。また、シフト用可変抵抗
22はアナログデジタル変換器24とVCO18
へ制御信号を送出する。なお、制御信号は直流電
圧等のアナログ量で制御量を形成する。
In FIG. 2, 21 is a width variable resistor. Variable resistor 21 for width changes to VCO1 by operation.
7 and the level of the control signal to the analog-to-digital converter 23. In addition, the shift variable resistor 22 is connected to the analog-to-digital converter 24 and the VCO 18.
Sends control signals to. Note that the control signal forms a control amount using an analog amount such as a DC voltage.

アナログデジタル変換器23,24はワイズ用
可変抵抗21およびシフト用可変抵抗22から入
力された制御信号をデジタル量に変換しデータバ
ス23a,24aを介してデジタル加算器25へ
出力する。
The analog-to-digital converters 23 and 24 convert the control signals input from the width variable resistor 21 and the shift variable resistor 22 into digital quantities, and output the digital quantities to the digital adder 25 via data buses 23a and 24a.

デジタル加算器25はパルス積算カウンタ15
で形成されたプログラム情報をデータバス15a
を介して入力され、このプログラム情報およびデ
ータバス23a,24aのデジタル量を加算し通
過帯域調節用情報を含んだプログラム情報として
データバス25aを経由してPLL回路8のプロ
グラマブルカウンタ14へ送出する。
Digital adder 25 is pulse integration counter 15
The program information formed by the data bus 15a
This program information and the digital amounts of the data buses 23a and 24a are added together and sent to the programmable counter 14 of the PLL circuit 8 via the data bus 25a as program information including passband adjustment information.

ここで、ローカル側端子5a,7aへ偏移しな
い発振信号が注入されていると通過帯域幅は通常
でかつ通過帯域の中心周波数は変らない。周波数
調整ダイヤル20を正転または逆転するとパルス
発生器16からパルス積算カウンタ15へ積算パ
ルスが送出され、パルス積算カウンタ15はこの
積算パルスに応じてプログラム情報を形成する。
PLL回路8のプログラマブルカウンタ14はパ
ルス積算カウンタ15で形成されたプログラム情
報に応じた分周比でPLLループに設けられた
VCO(図示していない)の発振信号の周波数を分
周する。このため、ローカル側端子3aの発振信
号の周波数は周波数調整ダイヤル20の操作に追
従して決定され、希望信号を選択できる。
Here, if an oscillation signal that does not shift is injected into the local side terminals 5a and 7a, the passband width is normal and the center frequency of the passband does not change. When the frequency adjustment dial 20 is rotated forward or backward, the pulse generator 16 sends an integrated pulse to the pulse integration counter 15, and the pulse integration counter 15 forms program information in accordance with the integrated pulse.
The programmable counter 14 of the PLL circuit 8 is provided in the PLL loop with a frequency division ratio according to the program information formed by the pulse integration counter 15.
Divide the frequency of the oscillation signal of the VCO (not shown). Therefore, the frequency of the oscillation signal of the local side terminal 3a is determined following the operation of the frequency adjustment dial 20, and a desired signal can be selected.

操作パネル19のワイズ用可変抵抗21を操作
する。基準電位点を通常の制御信号レベルとすれ
ば操作により制御信号レベルが増加し、混合器3
およ5の発振信号の周波数が偏移する。なお、こ
の偏移の増減方向ならびに偏移量は受信信号fi
周波数が変化しないように定めてある。また説明
のため偏移を周波数増加方向とするとVCO17
は制御信号レベルの増加により発振信号の周波数
が増加する。また、アナログデジタル変換器23
は制御信号レベルの増加量をデジタル量に変換し
てデジタル加算器25へ送出する。このためデジ
タル加算器25からPLL回路8のプログラマブ
ルカウンタ14へ送られるプログラム情報にはワ
イズ用可変抵抗21で形成された制御信号レベル
の増加分が含まれたことになり、混合器3へ注入
される発振信号の周波数は通常の場合より増加す
る。このためバンドパスフイルタ4を通過する周
波数は通常の場合より偏移する。また混合器5の
発振信号も通常の場合より偏移しているので両者
の偏移が相殺され通常の周波数にもどされるので
見掛け上、キヤリヤ周波数は動かずバンドパスフ
イルタ4の通過域が移動したことになる。したが
つて、バンドパスフイルタ6を通過する周波数幅
は上記移動分だけ変化するので、通常の場合より
狭くする方向で動作するようにすればワイズ機能
が得られる。更に、シフト用可変抵抗22を操作
するとVCO18による発振信号の周波数が偏移
する。同時にアナログデジタル変換器24はシフ
ト用可変抵抗22による制御信号レベルの増加分
をデジタル量へ変換してデータバス24aを介し
てデジタル加算器25へ送出する。デジタル加算
器25はパルス積算カウンタ15で形成されたプ
ログラム情報と先のワイズ用可変抵抗21による
増加分およびシフト用可変抵抗22による増加分
を加算してプログラマブルカウンタ14へ送出す
る。したがつて、混合器3へ注入される発振信号
の周波数は周波数調整ダイヤル20、ワイズ用可
変抵抗21およびシフト用可変抵抗22に対応し
たものとなる。この場合、混合器5へ注入される
発振信号の周波数はワイズ用可変抵抗21の操作
で偏移したままとなつているのでバンドパスフイ
ルタ4、混合器5、バンドパスフイルタ6の周波
数幅は変化せず動作上は先のバンドパスフイルタ
4を6へ、混合器4を復調器7へ置換えたと同様
になりシフト動作となる。
Operate the width variable resistor 21 on the operation panel 19. If the reference potential point is set to the normal control signal level, the control signal level increases by operation, and the mixer 3
The frequencies of the oscillation signals and 5 are shifted. Note that the direction of increase/decrease in this shift and the amount of shift are determined so that the frequency of the received signal f i does not change. Also, for the sake of explanation, if the deviation is in the frequency increasing direction, VCO17
The frequency of the oscillation signal increases as the control signal level increases. In addition, the analog-to-digital converter 23
converts the amount of increase in the control signal level into a digital amount and sends it to the digital adder 25. Therefore, the program information sent from the digital adder 25 to the programmable counter 14 of the PLL circuit 8 includes the increase in the control signal level formed by the width variable resistor 21, and is injected into the mixer 3. The frequency of the oscillation signal increases compared to the normal case. Therefore, the frequency that passes through the bandpass filter 4 is shifted from that in the normal case. In addition, since the oscillation signal of the mixer 5 is also shifted from the normal case, the shift of both cancels out and returns to the normal frequency, so apparently the carrier frequency does not change and the passband of the bandpass filter 4 shifts. It turns out. Therefore, since the frequency width passing through the bandpass filter 6 changes by the amount of the movement described above, the width function can be obtained by operating in a direction narrower than in the normal case. Furthermore, when the shift variable resistor 22 is operated, the frequency of the oscillation signal by the VCO 18 is shifted. At the same time, the analog-to-digital converter 24 converts the increase in the control signal level caused by the variable shift resistor 22 into a digital amount, and sends it to the digital adder 25 via the data bus 24a. The digital adder 25 adds the program information formed by the pulse integration counter 15, the increase due to the width variable resistor 21, and the increase due to the shift variable resistor 22, and sends the result to the programmable counter 14. Therefore, the frequency of the oscillation signal injected into the mixer 3 corresponds to the frequency adjustment dial 20, the width variable resistor 21, and the shift variable resistor 22. In this case, the frequency of the oscillation signal injected into the mixer 5 remains shifted by the operation of the width variable resistor 21, so the frequency widths of the bandpass filter 4, mixer 5, and bandpass filter 6 change. Otherwise, the operation is the same as when bandpass filter 4 is replaced with 6 and mixer 4 is replaced with demodulator 7, resulting in a shift operation.

上記実施例ではワイズ用可変抵抗21とシフト
用可変抵抗22の変化量をそれぞれデジタル量に
変換してからデジタル加算器25で加算してある
が、両者の変化量をアナログ量のまま加算し、加
算されたアナログ量をデジタル量に変換してもよ
い。この場合はアナログデジタル変換器が1個削
減できるが、別にアナログ加算器が必要となる。
In the above embodiment, the amounts of change in the width variable resistor 21 and the shift variable resistor 22 are each converted into digital amounts and then added by the digital adder 25, but the amounts of change in both are added as analog amounts, The added analog quantity may be converted into a digital quantity. In this case, the number of analog-to-digital converters can be reduced by one, but an additional analog adder is required.

本発明による通過帯域調整回路はバンドパスフ
イルタの前段と後段に設けられた第1、第2の周
波数変換手段に係わる第1、第2のローカル信号
がそれぞれデジタル量およびアナログ量からなる
制御情報で周波数を変化させる場合、他方のアナ
ログ量からなる制御情報をデジタル量に変換して
加算するよう構成してある。このため、周波数相
互の加算をデジタル量の加算で行なえる特徴を有
している。したがつて、周波数変換に係わる混合
器等が削減でき、混合器等によるスプリアスの発
生を防止できる効果がある。
In the passband adjustment circuit according to the present invention, the first and second local signals related to the first and second frequency conversion means provided before and after the bandpass filter are control information consisting of digital quantities and analog quantities, respectively. When changing the frequency, the control information consisting of the other analog quantity is converted into a digital quantity and added. Therefore, it has the feature that addition of frequencies can be performed by adding digital amounts. Therefore, the number of mixers and the like involved in frequency conversion can be reduced, and the generation of spurious signals caused by the mixers and the like can be prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の通過帯域調節回路のブロツク
図、第2図は本発明の通過帯域調節回路の一実施
例を示すブロツク図である。図中符号、2はRF
ユニツト、3,5は混合器、4,6はバンドパス
フイルタ、7は復調器、8はPLL回路、9は位
相比較器、10はローパスフイルタ、11,1
7,18はVCO、14はプログラマブルカウン
タ、15はパルス積算カウンタ、16はパルス発
生器、19は操作パネル、20は周波数調整ダイ
ヤル、21はワイズ用可変抵抗、22はシフト用
可変抵抗、23,24はアナログデジタル変換
器、25はデジタル加算器である。
FIG. 1 is a block diagram of a conventional passband adjustment circuit, and FIG. 2 is a block diagram showing an embodiment of the passband adjustment circuit of the present invention. Code in the figure, 2 is RF
unit, 3 and 5 are mixers, 4 and 6 are band pass filters, 7 is a demodulator, 8 is a PLL circuit, 9 is a phase comparator, 10 is a low pass filter, 11 and 1
7 and 18 are VCO, 14 is a programmable counter, 15 is a pulse integration counter, 16 is a pulse generator, 19 is an operation panel, 20 is a frequency adjustment dial, 21 is a variable resistor for width, 22 is a variable resistor for shift, 23, 24 is an analog-to-digital converter, and 25 is a digital adder.

Claims (1)

【特許請求の範囲】[Claims] 1 アンテナ1、RFチユーナ2、混合器3、バ
ンドパスフイルタ4、混合器5、バンドパスフイ
ルタ6および復調器7を縦続結線し混合器3へは
PLL回路8のプログラマブルカウンタ14を混
合器5へはVCO17をまた復調器7へはVCO1
8を結線しVCO17およびVCO18には操作パ
ネル19に設けたワイズ用可変抵抗21とシフト
用可変抵抗22とを夫々結線した無線受信機にお
いて、該操作パネル19に設けた周波数調整ダイ
アル20よりパルス発生器16とパルス積算カウ
ンタ15を縦続結線してデータベス15aを介し
てデジタル加算器25へ制御出力を供給し、該操
作パネル19に設けたワイズ用可変抵抗21より
の制御出力はVCO17とアナログデジタル変換
器23およびデータベス23aを介してデジタル
加算器25へ出力を供給し、該操作パネル19に
設けたシフト用可変抵抗22の制御出力はVCO
18を介して復調器7へ供給すると共にアナログ
デジタル変換器24とデータバス24aを介して
デジタル加算器25へ供給し、デジタル加算器2
5の出力はデータベス25aを介して該PLL回
路8のプログラマブルカウンタ14へ制御出力を
供給して、ワイズとシフトをデジタル制御するこ
とを特徴とする通過帯域調節回路。
1 Antenna 1, RF tuner 2, mixer 3, bandpass filter 4, mixer 5, bandpass filter 6, and demodulator 7 are connected in cascade and connected to mixer 3.
The programmable counter 14 of the PLL circuit 8 is connected to the VCO 17 to the mixer 5, and the VCO 1 is connected to the demodulator 7.
In a radio receiver in which a width variable resistor 21 and a shift variable resistor 22 provided on an operation panel 19 are connected to VCO 17 and VCO 18, pulses are generated from a frequency adjustment dial 20 provided on the operation panel 19. The control output from the width variable resistor 21 provided on the operation panel 19 is connected to the VCO 17 and analog-to-digital conversion. The output is supplied to the digital adder 25 via the converter 23 and the database 23a, and the control output of the shift variable resistor 22 provided on the operation panel 19 is controlled by the VCO.
18 to the demodulator 7, and also to the digital adder 25 via the analog-to-digital converter 24 and the data bus 24a.
5 supplies a control output to the programmable counter 14 of the PLL circuit 8 via the database 25a to digitally control the width and shift.
JP58142671A 1983-08-04 1983-08-04 Pass band adjusting circuit Granted JPS6033742A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58142671A JPS6033742A (en) 1983-08-04 1983-08-04 Pass band adjusting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58142671A JPS6033742A (en) 1983-08-04 1983-08-04 Pass band adjusting circuit

Publications (2)

Publication Number Publication Date
JPS6033742A JPS6033742A (en) 1985-02-21
JPS6345132B2 true JPS6345132B2 (en) 1988-09-08

Family

ID=15320791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58142671A Granted JPS6033742A (en) 1983-08-04 1983-08-04 Pass band adjusting circuit

Country Status (1)

Country Link
JP (1) JPS6033742A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043505A (en) * 1990-04-19 1992-01-08 Teac Corp Voltage-frequency conversion circuit
US5507025A (en) * 1993-11-02 1996-04-09 Winegard Company Method and apparatus for satellite receiver with variable predetection bandwidth

Also Published As

Publication number Publication date
JPS6033742A (en) 1985-02-21

Similar Documents

Publication Publication Date Title
US7123101B2 (en) Phase locked loop comprising a ΣΔ modulator
JPS60134633A (en) Controller for double conversion tuner
JP3317837B2 (en) PLL circuit
US5230094A (en) Method and apparatus for intermediate frequency selection in a heterodyne receiver
AU744555B2 (en) Transmit-receive system and transmission method, in particular for a mobile telephone
US5508659A (en) Single loop frequency synthesizer with direct digital synthesis
EP0565362B1 (en) Frequency tuning with synthesizer
JPH0923158A (en) Frequency synthesizer
JPS6345132B2 (en)
JPH09186587A (en) Pll circuit
JP3567779B2 (en) Synthesizer and reference signal generation circuit
WO2003055088A1 (en) Receiver
JPS6119184B2 (en)
JPS5852374B2 (en) frequency synthesizer receiver
JPH06268551A (en) Synthesizer circuit
JP3746124B2 (en) Frequency synthesizer
US4172997A (en) Digital tuner for a communication receiver, typically an AM receiver
JPH0659033B2 (en) Reception method
Ascarrunz A high resolution phase and frequency offset generator
JPH0342757Y2 (en)
JP3883743B2 (en) Wireless device
JPH0137889B2 (en)
JPS6220741B2 (en)
JP2003324365A (en) Integrated circuit for high-frequency reception and high- frequency receiving apparatus equipped with the same
JPH03101418A (en) Frequency synthesizer