JPS6343025B2 - - Google Patents
Info
- Publication number
- JPS6343025B2 JPS6343025B2 JP57210599A JP21059982A JPS6343025B2 JP S6343025 B2 JPS6343025 B2 JP S6343025B2 JP 57210599 A JP57210599 A JP 57210599A JP 21059982 A JP21059982 A JP 21059982A JP S6343025 B2 JPS6343025 B2 JP S6343025B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- burst
- signal
- burst signal
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 13
- 238000011084 recovery Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Radio Relay Systems (AREA)
Description
【発明の詳細な説明】
(技術分野)
本発明は、バースト信号を送信し、かつ該バー
スト信号を適当な時間間隔で受信するデイジタル
通信方式におけるクロツク同期方式に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a clock synchronization system in a digital communication system that transmits burst signals and receives the burst signals at appropriate time intervals.
(背景技術)
送信局から適当な間隔で時間的に分割されて送
信されるバースト状のデイジタル変調信号を用い
る通信方式の代表的なものは時分割多元接続
(TDMA)方式である。バースト間でクロツクの
位相が同期していない時分割多元接続(TDMA)
方式では、従来はバースト毎にクロツクを再生し
ていた。第1図は、この従来方式の代表的なフレ
ーム構成を示したものである。501〜504は
それぞれ時間的に分割されて送信されるバースト
である。51〜55は各々のバーストの内容を示
しており、51はガードタイム、52はキヤリア
再生符号、53はクロツク再生符号、54は同期
語、55は通信される情報である。この従来の方
式では、バースト毎にクロツクを再生するため、
バーストの先頭部にクロツク再生符号53を付け
ているが、位相誤差が小さいクロツクを再生する
ためには、回路の引き込み時間の関係から、ある
程度長い符号長を必要とする。従つて、従来の方
式では、伝送効率が低下するという欠点があつ
た。この伝送効率の低下する欠点を補うため、特
開昭57―57054号公報(同期信号発生回路)にし
めされる発明が過去になされている。その内容は
前バースト信号のクロツク周波数情報及び位相情
報を記憶し、次バースト信号のクロツク再生時に
この前バースト信号のクロツク周波数情報及び位
相情報をその初期値として用いて、クロツク再生
に要する時間を短くするものである。(Background Art) Time division multiple access (TDMA) is a typical communication system that uses burst-like digital modulation signals that are temporally divided and transmitted from a transmitting station at appropriate intervals. Time division multiple access (TDMA) where clocks are not phase synchronized between bursts
Conventionally, this method regenerated the clock for each burst. FIG. 1 shows a typical frame structure of this conventional method. 501 to 504 are bursts that are divided in time and transmitted. 51 to 55 indicate the contents of each burst, 51 is a guard time, 52 is a carrier recovery code, 53 is a clock recovery code, 54 is a synchronization word, and 55 is information to be communicated. This conventional method regenerates the clock for each burst, so
A clock reproduction code 53 is attached to the beginning of the burst, but in order to reproduce a clock with a small phase error, a code length that is somewhat long is required due to the circuit pull-in time. Therefore, the conventional system has the drawback of reduced transmission efficiency. In order to compensate for this drawback of reduced transmission efficiency, an invention disclosed in Japanese Patent Application Laid-Open No. 57-57054 (Synchronization Signal Generation Circuit) has been made in the past. Its contents include storing the clock frequency information and phase information of the previous burst signal, and using the clock frequency information and phase information of the previous burst signal as initial values when reproducing the clock of the next burst signal, thereby shortening the time required for clock reproduction. It is something to do.
また、TDMA方式において伝送効率を高める
ためには、フレーム周期を長くする方法が従来よ
り存在するが、この方式ではフレーム周期を長く
するためTDMAのフレーム変換(連続な信号列
をバースト状にするため並びにバースト状の信号
を連続な信号列にするためバアツフアメモリに書
込み読出しをすること)により信号の伝送遅延時
間が大きくなる欠点がある。これらの影響は特に
伝送速度の低速なTDMA方式(低速TDMA方
式)程顕著に現われてくる。一般にTDMA方式
の場合、伝送遅延時間を短くするためにフレーム
周期を短くすると、1フレーム中に送信すべき情
報信号の長さが短くなるバーストの先頭部に付け
られるクロツク再生符号等のプリアンブル部分の
長さは変らないため、相対的にプリアンブル長の
バースト信号中に占める割合が高くなり伝送効率
が劣化する。この劣化する割合が高速TDMA方
式に比べて低速TDMA方式の方が大きくなる訳
である。 In addition, in order to increase the transmission efficiency in the TDMA system, there is a conventional method of lengthening the frame period. In addition, there is a drawback that the signal transmission delay time increases due to writing/reading of burst signals into a buffer memory in order to convert them into a continuous signal train. These effects become more pronounced especially in TDMA systems with lower transmission speeds (low-speed TDMA systems). In general, in the case of the TDMA system, if the frame period is shortened in order to shorten the transmission delay time, the length of the information signal to be transmitted in one frame will be shortened. Since the length does not change, the preamble length occupies a relatively high proportion of the burst signal, and the transmission efficiency deteriorates. This rate of deterioration is greater in the low-speed TDMA method than in the high-speed TDMA method.
通信のサービス性を第一に考えた場合、伝送遅
延時間を小さくすることは伝送効率を高めること
よりも優先されなけらはならず、低速なTDMA
方式ほどそのバースト信号長がおのずと短くな
り、更にバースト中に占めるプリアンブルの割合
が大きくなる。このように低速なTDMA方式を
考えた場合には、特開昭57―57054号公報に占め
される発明ではクロツク再生回路が十分に立上が
らない(即ち、熱雑音が大きく十分にジツタの少
ないクロツクが再生できない)うちにバースト信
号がなくなつてしまい、前バースト信号だけでは
十分にクリアなクロツクが再生できない場合が生
じてくる。十分にクリアなクロツクを再生しよう
とすると、クロツク再生符号のバースト長に占め
る割合が益々大きくなり、伝送路の利用効率がも
ともと悪いうえに更に低下してしまう。このよう
に、従来の方式では、低速なTDMA方式に対し
ても伝送効率を高める事に対して不十分であつ
た。 When considering communication serviceability first, reducing transmission delay time must be prioritized over increasing transmission efficiency, and low-speed TDMA
The burst signal length naturally becomes shorter as the method increases, and the preamble occupies a larger proportion of the burst. Considering such a low-speed TDMA system, the invention disclosed in Japanese Patent Application Laid-Open No. 57-57054 does not allow the clock regeneration circuit to start up sufficiently (that is, the clock regeneration circuit has a large thermal noise and has sufficiently low jitter. (cannot be reproduced), the burst signal will disappear before long, and there will be cases where a sufficiently clear clock cannot be reproduced from the previous burst signal alone. If an attempt is made to reproduce a sufficiently clear clock, the ratio of the clock reproduction code to the burst length becomes larger and larger, and the utilization efficiency of the transmission path, which is already poor, further deteriorates. As described above, the conventional methods have been insufficient to improve transmission efficiency even for the low-speed TDMA method.
(発明の課題)
本発明は、同一の局が送信するバースト間にお
いて、クロツクの周波数と位相の両方に同期関係
を持たせ、この局の送信する任意のバースト信号
を復調するために、該バースト信号に先行する同
一局から送信された1以上のバースト信号から再
生したクロツクを該バースト信号の識別クロツク
として用いることを特徴とし、その目的は、低速
なTDMA方式においても、上記方式を用いるこ
とにより、従来、バーストの先頭部に付けていた
クロツク再生符号を無くして、伝送効率を高める
ことにある。(Problem to be solved by the invention) The present invention provides a synchronous relationship between the clock frequency and phase between bursts transmitted by the same station, and in order to demodulate an arbitrary burst signal transmitted by this station, the burst signal is The clock is characterized in that a clock recovered from one or more burst signals transmitted from the same station that precedes the signal is used as an identification clock for the burst signal, and the purpose is that even in the low-speed TDMA system, by using the above system. The purpose of this method is to eliminate the clock recovery code that was conventionally attached to the beginning of a burst to improve transmission efficiency.
(発明の構成および作用)
第2図は、TDMA方式によりある局からデイ
ジタル変調されて送信される任意のバースト信号
を復調する時に、該バースト信号に先行する同一
局から送信された1以上のバースト信号から再生
したクロツクを用いて信号を識別する場合の実施
例である。(Structure and operation of the invention) FIG. 2 shows one or more burst signals transmitted from the same station preceding the burst signal when demodulating an arbitrary burst signal digitally modulated and transmitted from a certain station using the TDMA method. This is an embodiment in which a signal is identified using a clock reproduced from the signal.
1は入力信号、2はクロツク抽出回路、3は再
生クロツク、4は識別回路、5は復調信号、12
はクロツクの周波数情報および位相情報の保持回
路、13はクロツクの周波数情報および位相情
報、8はタイミング制御信号発生回路、9は読み
出し制御信号、14は識別クロツク発生回路、1
5は識別クロツク、10は基準タイミング、11
は保持を行うための制御信号、16は制御回路、
17は受信バースト位置情報である。以下に本回
路の動作を説明する。先ず送信クロツクとして、
フレーム間の送信クロツクの周波数差および位相
差が無視できる程度の安定な送信クロツクを使用
する。すなわち、同一の送信局から送信される隣
接したバースト信号間では、クロツクの周波数お
よび位相に同期関係を持たせておく。 1 is an input signal, 2 is a clock extraction circuit, 3 is a recovered clock, 4 is an identification circuit, 5 is a demodulated signal, 12
13 is a clock frequency information and phase information holding circuit; 13 is a clock frequency information and phase information; 8 is a timing control signal generation circuit; 9 is a readout control signal; 14 is an identification clock generation circuit;
5 is an identification clock, 10 is a reference timing, 11
is a control signal for holding, 16 is a control circuit,
17 is reception burst position information. The operation of this circuit will be explained below. First, as a transmission clock,
A stable transmitting clock is used in which the frequency difference and phase difference between the transmitting clocks between frames can be ignored. That is, between adjacent burst signals transmitted from the same transmitting station, the frequency and phase of the clocks are synchronized.
2のクロツク抽出回路は、前記回路と同様にタ
ンクリミツタやPLL回路等が用いられ、入力信
号1からクロツクを抽出して再生クロツク3とし
て出力する。 The clock extraction circuit 2 uses a tank limiter, a PLL circuit, etc. as in the above circuit, and extracts the clock from the input signal 1 and outputs it as a reproduced clock 3.
この再生クロツクは、バーストの後半部分で最
適位相からの位相誤差がなくなれば良い。12は
2により抽出されたクロツク3の周波数情報およ
び位相情報を3のクロツクの位相誤差がなくなる
バーストの後半部分でタイミング制御信号発生回
路8からの制御信号により、送信局ごとに抽出
し、前バーストまでの情報との平均を取り、これ
をそのバーストに対するクロツクの周波数情報お
よび位相情報として保持する。11はこの場合の
情報を12に保持するための制御信号である。8
は制御回路16からの受信バーストの位置情報1
7と、外部より受信されるTDMA信号に対する
基準タイミング10をもらい、このタイミング1
0と受信バースト位置情報17をもとに各送信局
から送られてくるバースト信号の受信タイミン
グ、すなわちバーストの先頭に同期した受信タイ
ミングをつくり、この受信タイミングで受信する
るバーストに対するクロツクの周波数および位相
を読み出すための制御信号9を12に与える。1
1の制御信号を出すタイミングも基準タイミング
10より作成する。12は制御信号9により、対
応する周波数情報および位相情報13を読み出し
て14に与える。12より読み出した情報13は
この時点で復調しようとするバースト信号の前の
バーストまでの信号により得た情報である。14
はこの情報13により、受信バースト信号を復調
するための識別クロツク15を発生させ、この識
別クロツク15により、バースト信号を4で識別
して、復調データ5を得る。 It is sufficient for this regenerated clock to have no phase error from the optimum phase in the latter half of the burst. 12 extracts the frequency information and phase information of the clock 3 extracted in 2 for each transmitting station by the control signal from the timing control signal generation circuit 8 in the latter half of the burst where the phase error of the clock 3 disappears, and The average of the information up to that point is taken, and this is held as the clock frequency information and phase information for that burst. Reference numeral 11 is a control signal for holding information in this case in 12. 8
is the position information 1 of the received burst from the control circuit 16
7 and the reference timing 10 for the TDMA signal received from the outside, and this timing 1.
0 and the reception burst position information 17, the reception timing of the burst signal sent from each transmitting station, that is, the reception timing synchronized with the beginning of the burst, is created, and the clock frequency and clock frequency for the burst received at this reception timing are determined. A control signal 9 for reading out the phase is given to 12. 1
The timing for issuing the control signal 1 is also created from the reference timing 10. 12 reads out the corresponding frequency information and phase information 13 according to the control signal 9 and supplies it to 14. Information 13 read from 12 is information obtained from signals up to the burst before the burst signal to be demodulated at this point. 14
uses this information 13 to generate an identification clock 15 for demodulating the received burst signal, uses this identification clock 15 to identify the burst signal by 4, and obtains demodulated data 5.
(発明の効果)
以上詳細に説明したように、本発明では、識別
クロツクとして、前バーストまでの再生クロツク
から抽出されたクロツク周波数情報及び位相情報
の平均化された情報を用いて作られたクロツクを
用いることとなり、この識別クロツクは先行する
個々のバーストのデータ部分から抽出すれば良い
のでクロツク再生符号が不要になる。従つて、伝
送効率を高めることができる。(Effects of the Invention) As described in detail above, in the present invention, the identification clock is a clock generated using averaged clock frequency information and phase information extracted from the reproduced clock up to the previous burst. Since this identification clock can be extracted from the data portion of each preceding burst, there is no need for a clock recovery code. Therefore, transmission efficiency can be improved.
第1図は従来のバースト間でクロツクの位相が
同期していないTDMA方式の代表的なフレーム
構成図、第2図はTDMA方式によりある局から
デイジタル変調されて送信される任意のバースト
信号を復調する時に、該バースト信号に先行し、
且つ同一の送信局から送信される1以上の先行バ
ースト信号から再生したクロツクを用いて信号を
識別する場合の実施例である。
501〜504…時間的に分割されて送信され
るバースト、51…ガードタイム、52…キヤリ
ア再生符号、53…クロツク再生符号、54…同
期語、55…通信される情報、1…入力信号、2
…クロツク抽出回路、3…再生クロツク、4…識
別回路、5…復調信号、8…制御回路、9…読み
出し制御信号、10…基準タイミング、11…保
持を行うための制御信号、12…クロツクの周波
数情報および位相情報の保持回路、13…クロツ
クの周波数および位相情報、14…識別クロツク
発生回路、15…識別クロツク、16…制御回
路、17…受信バースト位置情報。
Figure 1 is a typical frame configuration diagram of the conventional TDMA system in which the clock phase is not synchronized between bursts. Figure 2 is a demodulation of an arbitrary burst signal digitally modulated and transmitted from a certain station using the TDMA system. precedes the burst signal when
Furthermore, this is an embodiment in which signals are identified using clocks recovered from one or more preceding burst signals transmitted from the same transmitting station. 501 to 504... Burst transmitted in temporal divisions, 51... Guard time, 52... Carrier recovery code, 53... Clock recovery code, 54... Synchronization word, 55... Information to be communicated, 1... Input signal, 2
...Clock extraction circuit, 3. Regenerated clock, 4. Identification circuit, 5. Demodulation signal, 8. Control circuit, 9. Read control signal, 10. Reference timing, 11. Control signal for holding, 12. Frequency information and phase information holding circuit, 13... Clock frequency and phase information, 14... Identification clock generation circuit, 15... Identification clock, 16... Control circuit, 17... Reception burst position information.
Claims (1)
送信し、受信側で該バースト信号を適当な時間間
隔で受信するデイジタル通信方式において、 同一の送信局から送信される隣接したバースト
信号間で、クロツクの周波数および位相に同期関
係を持させ、任意のバースト信号を復調するため
に、該バースト信号に先行し、かつ同一の送信局
から送信される1以上の先行バースト信号から再
生したクロツクを該バースト信号の識別クロツク
として用いることを特徴とするクロツク同期方
式。[Claims] 1. In a digital communication system in which a transmitting side transmits a temporally intermittent modulated burst signal and a receiving side receives the burst signal at appropriate time intervals, adjacent signals transmitted from the same transmitting station In order to demodulate an arbitrary burst signal by establishing a synchronization relationship in clock frequency and phase between the burst signals, one or more preceding burst signals that precede the burst signal and are transmitted from the same transmitting station are used. A clock synchronization method characterized in that a reproduced clock is used as an identification clock for the burst signal.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57210599A JPS59101939A (en) | 1982-12-02 | 1982-12-02 | Clock synchronizing system |
CA000442148A CA1202129A (en) | 1982-12-02 | 1983-11-29 | Clock recovery system for tdma satellite communication system |
FR8319223A FR2537363B1 (en) | 1982-12-02 | 1983-12-01 | CLOCK SIGNAL RECOVERY DEVICE FOR A TIME DIVISION MULTIPLE ACCESS SATELLITE TELECOMMUNICATION SYSTEM |
GB08332224A GB2135855B (en) | 1982-12-02 | 1983-12-02 | A clock recovery system for tdma satellite communication system |
US06/557,675 US4561099A (en) | 1982-12-02 | 1983-12-02 | Clock recovery system for TDMA satellite communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57210599A JPS59101939A (en) | 1982-12-02 | 1982-12-02 | Clock synchronizing system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59101939A JPS59101939A (en) | 1984-06-12 |
JPS6343025B2 true JPS6343025B2 (en) | 1988-08-26 |
Family
ID=16591989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57210599A Granted JPS59101939A (en) | 1982-12-02 | 1982-12-02 | Clock synchronizing system |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS59101939A (en) |
CA (1) | CA1202129A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0758944B2 (en) * | 1990-03-14 | 1995-06-21 | 国際電気株式会社 | Automatic frequency control circuit for time division multiplex communication |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5757054A (en) * | 1980-09-23 | 1982-04-06 | Mitsubishi Electric Corp | Synchronizing signal generating circuit |
-
1982
- 1982-12-02 JP JP57210599A patent/JPS59101939A/en active Granted
-
1983
- 1983-11-29 CA CA000442148A patent/CA1202129A/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5757054A (en) * | 1980-09-23 | 1982-04-06 | Mitsubishi Electric Corp | Synchronizing signal generating circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS59101939A (en) | 1984-06-12 |
CA1202129A (en) | 1986-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5559833A (en) | Transmission system comprising timing recovery | |
US6041161A (en) | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal | |
JPS596099B2 (en) | Processing device that interfaces the burst modem and low-speed terminal processing device | |
US5003559A (en) | Digital transmission system | |
EP0335346B1 (en) | Digital signal magnetic recording and playback apparatus employing quadrature amplitude modulation | |
JPH02294123A (en) | Elastic buffer circuit | |
EP0473417B1 (en) | Digital signal reproducing apparatus | |
JPS594895B2 (en) | Method and device for synchronizing digital transmission via satellite | |
US4225888A (en) | High efficiency facsimile transmission system | |
JPS6343025B2 (en) | ||
EP0594402B1 (en) | Apparatus for and method of clock timing recovery in a receiver | |
JPS60112343A (en) | Demodulator of phase shift keying signal | |
JPH0831835B2 (en) | Clock reproduction circuit | |
JPS62135047A (en) | Demodulation circuit | |
JPH0352699B2 (en) | ||
JPH0591006A (en) | Voice transmitter | |
JPH0222584B2 (en) | ||
JPH1051358A (en) | Reproduction repeater | |
JPH0758790A (en) | Clock regeneration circuit | |
JPS59182660A (en) | Carrier regenerating circuit | |
JPS6310620B2 (en) | ||
JPS63108839A (en) | Demodulator | |
JPS58204651A (en) | Clock regenerating circuit | |
JPH0230220B2 (en) | ||
JPS5819055A (en) | Clock reproducing circuit |