JPS6340409A - 擬似ランダム符号送信回路 - Google Patents
擬似ランダム符号送信回路Info
- Publication number
- JPS6340409A JPS6340409A JP61183349A JP18334986A JPS6340409A JP S6340409 A JPS6340409 A JP S6340409A JP 61183349 A JP61183349 A JP 61183349A JP 18334986 A JP18334986 A JP 18334986A JP S6340409 A JPS6340409 A JP S6340409A
- Authority
- JP
- Japan
- Prior art keywords
- pseudo random
- code
- random code
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は擬似ランダム符号を送信する擬似ランダム符号
送信回路に関する。
送信回路に関する。
従来の擬似ランダム符号送信回路t−第2図に示す。こ
の回路はm次の生成多項式〇(m−1−Xn+1 )よ
シ形成される擬似ランダム符号を送信するものであり、
21は(m−n)ビットシフトレジヌタ、。
の回路はm次の生成多項式〇(m−1−Xn+1 )よ
シ形成される擬似ランダム符号を送信するものであり、
21は(m−n)ビットシフトレジヌタ、。
22tinピントシフトレジスタ、23け排他的オアゲ
ートである。クロックCKが各シフトレジスタに入力す
ると、そのタイミングでデータが1ビツトごとにシフト
され、m −n番目のデータとn番目のデータとの排他
的オア論理を取ることによってm次の擬似ランダム符号
のデータ出力が得られる。この回路はその符号則が同一
の擬似ランダム符号受信回路上対で使用される。また、
この擬似ランダム符号送信回路は簡単な回路で構成され
ておシ、信号のエラーff、簡単に検知することが出来
る。
ートである。クロックCKが各シフトレジスタに入力す
ると、そのタイミングでデータが1ビツトごとにシフト
され、m −n番目のデータとn番目のデータとの排他
的オア論理を取ることによってm次の擬似ランダム符号
のデータ出力が得られる。この回路はその符号則が同一
の擬似ランダム符号受信回路上対で使用される。また、
この擬似ランダム符号送信回路は簡単な回路で構成され
ておシ、信号のエラーff、簡単に検知することが出来
る。
しかし、生成多項式の次数が違う擬似ランダム符号受信
回路がa蛤ある場合は、その生成多項式の符号則に合う
ようなa台の擬似ランダム符号送信回路を準備する必要
があるという問題があった。
回路がa蛤ある場合は、その生成多項式の符号則に合う
ようなa台の擬似ランダム符号送信回路を準備する必要
があるという問題があった。
本発明は、次数の異々る生成多項式による擬似ランダム
符号が入力されこれを順次シフトしてゆく複数のシフト
レジスタと、照合判定信号を入力して制御信号を出力す
るカウンタと、この制御信号によって前記シフトレジス
タの各出力のうち前記擬似ランダム符号の次数に対応し
た出力を選択して出力する複数のセレクタと、前記各セ
レクタの出力の排他的オア出力を得るゲートとによって
前記の問題点を解決している。
符号が入力されこれを順次シフトしてゆく複数のシフト
レジスタと、照合判定信号を入力して制御信号を出力す
るカウンタと、この制御信号によって前記シフトレジス
タの各出力のうち前記擬似ランダム符号の次数に対応し
た出力を選択して出力する複数のセレクタと、前記各セ
レクタの出力の排他的オア出力を得るゲートとによって
前記の問題点を解決している。
上記のように回路を構成することによって、複数の次数
の異なるランダム符号受(lit回路に1台で対応する
ことができる。
の異なるランダム符号受(lit回路に1台で対応する
ことができる。
次に本発明の実施例について図面を参照し【説明する。
第1図は本発明の一実施例のブロック回路図である。こ
こでは単純化の丸めに生成多項式を次のように2種類用
意する。(X”十X” +1)、(X k−(−Xt+
1)、(m>k)。まず、前記の2種類の生成多項式に
よって形成されるm次とに次の2種類の擬似ランダム符
号を送信する場合を示す。11は(k−1)ビットシフ
トレジスタ、12はtビットシフトレジスタ、13は(
m−n−k)ピントシフトレジスタ、14はnビットシ
フトレジスタ、j5.16はセレクタ、1Tは排他的オ
アゲート、18はjビットカウンタを示している。jビ
ットカウンタ18には擬似ランダム符号受信回路(特願
昭59−136766号を参照)の照合判定信号が入力
される。この照合判定信号は、照合が正常の場合は”0
″′固定の信号が、照合エラーの場合は1”、”0”交
互の信号が擬似ランダム受信回路よシ出力されたもので
ある。次に、とのjビットカウンタ18の制御信号出力
が”0”の場合と”1”の場合の動作について説明する
。まず制御信号出力が”0”の場合、セレクタ15.1
6によってシフトレジスタ13.14の出力データが選
択出力され、排他的オアゲート1Tによってm次の擬似
ランダム符号として送信される。これによってm次の符
号則による通信回路が実現されたことになる。また、こ
の時送信された擬似ランダム符号の符号則と受信回路側
の符号則が一致した場合、jビットカウンタ18への照
合判定信号は”0”であるが、一致しなかった場合、出
力は′1″と0”交互の反復信号となる。この反復信号
によりjビットカウンタ18の制御信号出力は反転し、
これによってセレクタ15.18はシフトレジスタ11
.12の出力データを選択出力する。そして、シフトレ
ジスタ11.12の出力データが排他的オアゲート17
によ、Uk次の擬似ランダム符号として送信され、これ
によってに次の符号則による通信回路が実現されること
になる。
こでは単純化の丸めに生成多項式を次のように2種類用
意する。(X”十X” +1)、(X k−(−Xt+
1)、(m>k)。まず、前記の2種類の生成多項式に
よって形成されるm次とに次の2種類の擬似ランダム符
号を送信する場合を示す。11は(k−1)ビットシフ
トレジスタ、12はtビットシフトレジスタ、13は(
m−n−k)ピントシフトレジスタ、14はnビットシ
フトレジスタ、j5.16はセレクタ、1Tは排他的オ
アゲート、18はjビットカウンタを示している。jビ
ットカウンタ18には擬似ランダム符号受信回路(特願
昭59−136766号を参照)の照合判定信号が入力
される。この照合判定信号は、照合が正常の場合は”0
″′固定の信号が、照合エラーの場合は1”、”0”交
互の信号が擬似ランダム受信回路よシ出力されたもので
ある。次に、とのjビットカウンタ18の制御信号出力
が”0”の場合と”1”の場合の動作について説明する
。まず制御信号出力が”0”の場合、セレクタ15.1
6によってシフトレジスタ13.14の出力データが選
択出力され、排他的オアゲート1Tによってm次の擬似
ランダム符号として送信される。これによってm次の符
号則による通信回路が実現されたことになる。また、こ
の時送信された擬似ランダム符号の符号則と受信回路側
の符号則が一致した場合、jビットカウンタ18への照
合判定信号は”0”であるが、一致しなかった場合、出
力は′1″と0”交互の反復信号となる。この反復信号
によりjビットカウンタ18の制御信号出力は反転し、
これによってセレクタ15.18はシフトレジスタ11
.12の出力データを選択出力する。そして、シフトレ
ジスタ11.12の出力データが排他的オアゲート17
によ、Uk次の擬似ランダム符号として送信され、これ
によってに次の符号則による通信回路が実現されること
になる。
この時送信されたに次の擬似ランダム符号の符号則と受
信回路側の符号則が一致すれば、jビットカウンタ1B
への照合判定信号は0″となp通信回路は安定する。な
お、ここでは2種類の生成多項式によつて形成され九2
種類の擬似ランダム符号を送信する回路を例にして説明
したが、3種類以上の異なる次数の生成多項式による擬
似ランダム符号送信回路についても同様に実現出来る。
信回路側の符号則が一致すれば、jビットカウンタ1B
への照合判定信号は0″となp通信回路は安定する。な
お、ここでは2種類の生成多項式によつて形成され九2
種類の擬似ランダム符号を送信する回路を例にして説明
したが、3種類以上の異なる次数の生成多項式による擬
似ランダム符号送信回路についても同様に実現出来る。
以上説明したように、本発明によれば、複数の次数の異
なる擬似ランダム符号受信回路に対して、複数個の擬似
ランダム符号送信回路として機能する回路を構成するこ
とが出来るため、1台で複数の擬似ランダム信号を送信
出来る擬似ランダム符号送信回路を実現出来るという効
果がある。
なる擬似ランダム符号受信回路に対して、複数個の擬似
ランダム符号送信回路として機能する回路を構成するこ
とが出来るため、1台で複数の擬似ランダム信号を送信
出来る擬似ランダム符号送信回路を実現出来るという効
果がある。
第1図は本発明の擬似2ンダム符号送信回路の一実施例
を示すブロック図、第2図は従来のm次の擬似ランダム
符号送信回路を示すブロック図である。 11・・−・(k−1)ビットシフトレジスタ、12拳
・会・tビットシフトレジスタ、13−・・e(m−n
−k)ビットシフトレジスタ、14・・@”nビットシ
フトレジスタ、15.16・・・拳セレクタ、17番・
・・排他的オアゲート。 18@・・・jビットカウンタ。
を示すブロック図、第2図は従来のm次の擬似ランダム
符号送信回路を示すブロック図である。 11・・−・(k−1)ビットシフトレジスタ、12拳
・会・tビットシフトレジスタ、13−・・e(m−n
−k)ビットシフトレジスタ、14・・@”nビットシ
フトレジスタ、15.16・・・拳セレクタ、17番・
・・排他的オアゲート。 18@・・・jビットカウンタ。
Claims (1)
- 次数の異なる生成多項式による擬似ランダム符号が入力
されこれを順次シフトしてゆく複数のシフトレジスタと
、照合判定信号を入力して制御信号を出力するカウンタ
と、この制御信号によつて前記シフトレジスタの各出力
のうち前記擬似ランダム符号の次数に対応した出力を選
択して出力する複数のセレクタと、前記各セレクタの出
力の排他的オア出力を得るゲートとからなる擬似ランダ
ム符号送信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61183349A JPS6340409A (ja) | 1986-08-06 | 1986-08-06 | 擬似ランダム符号送信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61183349A JPS6340409A (ja) | 1986-08-06 | 1986-08-06 | 擬似ランダム符号送信回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6340409A true JPS6340409A (ja) | 1988-02-20 |
Family
ID=16134180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61183349A Pending JPS6340409A (ja) | 1986-08-06 | 1986-08-06 | 擬似ランダム符号送信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6340409A (ja) |
-
1986
- 1986-08-06 JP JP61183349A patent/JPS6340409A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4498174A (en) | Parallel cyclic redundancy checking circuit | |
US4105999A (en) | Parallel-processing error correction system | |
US7142675B2 (en) | Sequence generator and method of generating a pseudo random sequence | |
US6393082B1 (en) | Signal synchronism detecting circuit | |
CN101848073A (zh) | 通信系统、数据传送器、数据接收器及其测试方法 | |
US4691319A (en) | Method and system for detecting a predetermined number of unidirectional errors | |
US4412301A (en) | Digital data correlator | |
US8745113B2 (en) | Pseudo-random bit sequence generator | |
JPH03219725A (ja) | 誤り検査コード生成装置および伝送誤り検出装置 | |
JPS6340409A (ja) | 擬似ランダム符号送信回路 | |
CA1074920A (en) | Detection of errors in digital signals | |
EP0136735B1 (en) | Arrangement for checking the counting function of counters | |
US4852097A (en) | Method for forming data block protection information for serial data bit sequences by means of cyclical binary codes | |
SU798797A1 (ru) | Устройство дл преобразовани дВОичНОгО КОдА B избыТОчНыйциКличЕСКий КОд | |
US20040117702A1 (en) | Interface error monitor system and method | |
EP0431570A2 (en) | Logical circuit | |
SU1633391A1 (ru) | Устройство дл сдвига операндов | |
JP2591113B2 (ja) | ハミング符号化器 | |
JPS62109446A (ja) | デ−タ変換器 | |
SU1368874A1 (ru) | Устройство дл сдвига операндов | |
SU1453395A1 (ru) | Генератор функций Хаара | |
JP3914626B2 (ja) | Pn符号発生回路 | |
SU1092742A1 (ru) | Устройство дл определени достоверности информации | |
SU860329A1 (ru) | Устройство дл преобразовани циклического (п,к)-кода в системах с обратной св зью | |
SU964626A1 (ru) | Устройство дл контрол правильности приема информации в кодах Бергера |