JPS6339073B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は、プログラム制御を適用した電子楽
器に関する。 従来のデイジタル式電子楽器においては、鍵操
作検出用のキースイツチの走査をハードウエアに
よる走査回路によつて行うとともに、押鍵操作さ
れた鍵を楽音発生装置に設けられた複数の楽音発
生用のチヤンネルに割り当てるチヤンネル割当て
をハードウエアによる割当て回路によつて行つて
おり、このため、鍵数やチヤンネル数が異なる機
種毎に、別固の走査回路および割当て回路を作成
しなければならないという欠点があつた。また、
上記走査回路は各キースイツチを１個づつ順次走
査するようになつており、このため、走査に時間
がかかる欠点があつた。 そこでこの発明は、簡単な構成で、機種（鍵
数）が異なつた場合においても簡単な変更で容易
に対処することができ、しかもキースイツチの走
査を効率よく行うことができる電子楽器を提供す
るもので、 鍵情報を処理するためのプログラムを記憶した
プログラムメモリと、 多数の鍵スイツチを、所定数の鍵スイツチを１
つのグループとして複数の鍵スイツチグループに
分割した鍵スイツチ部と、 上記各鍵スイツチのオン／オフ情報を記憶する
書込み可能なメモリからなる記憶部と、 演算処理部と、 それぞれ割り当てられた鍵に対応する楽音を発
生する複数の楽音発生用のチヤンネルを有する楽
音発生手段と、 上記プログラムメモリと上記鍵スイツチ部と上
記記憶部と上記演算処理部と上記楽音発生手段が
接続されたバスラインと を備え、 上記演算処理部は、上記プログラムメモリに記
憶されたプログラムの内容に従つて、 (a) 上記複数の各鍵スイツチグループを順次指定
する情報を上記バスラインを介して上記鍵スイ
ツチ部に供給するとともに、該情報により指定
された鍵スイツチグループ内に属する各鍵スイ
ツチのオン／オフ情報を上記バスラインを介し
て取り込む第１の処理、 (b) 各鍵スイツチごとに上記第１の処理で取り込
んだオン／オフ情報と上記記憶部に記憶されて
いるオン／オフ情報とを比較して各鍵スイツチ
の操作状態の変化をオンイベント、オフイベン
トとして検出する第２の処理、 (c) 上記第１の処理で取り込んだ各鍵スイツチの
オン／オフ情報を上記記憶部に書き込むことに
より該記憶部の記憶情報を更新する第３の処理
と、 (d) 上記第２の処理でオンイベントが検出された
鍵スイツチに対応する鍵を上記複数のチヤンネ
ルのうちいずれかのチヤンネルに割り当て、上
記バスラインを介して上記楽音発生手段の該割
当てチヤンネルに対して該割当てた鍵に対応す
る楽音を発生するための楽音情報を供給すると
ともに、上記第２の処理でオフイベントが検出
された鍵スイツチに対応する鍵が割り当てられ
ているチヤンネルを検出し、上記バスラインを
介して上記楽音発生手段の該検出チヤンネルに
対して鍵が離鍵されたことを示す情報を供給す
る第４の処理、 を実行することを特徴とするものである。 以下、図面を参照しこの発明の実施例について
説明する。 第１図は、この発明による電子オルガン（電子
楽器）の構成を示すブロツク図であり、この図に
示す電子オルガンは大きく分けると鍵盤回路１
１、アサイナ１２および楽音発生部１３から構成
される。そして、上記アサイナ１２は制御部１
４、演算部１５、割込制御回路１６、パルス発生
器１７、データポート１８を具備する演算制御部
１９と、ROM（リードオンリーメモリ）２０、
RAM（ランダムアクセスメモリ）２１、レジス
タ２２を具備する第１の記憶部２３とから構成さ
れ、また楽音発生部１３は、32個のチヤンネルを
有するウエイブジエネレータ（以下WGと称す）
２５と、このWG２５にエンベロープ情報を送出
するエンベロープジエネレータ２６と、Ｄ／Ａ
（デジタル／アナログ）変換回路２７と、増幅器
２８と、スピーカ２９とから構成される。なお、
上述した制御部１４および演算部１５は通常マイ
クロコンピユータを用いて構成される。また、上
述したエンベロープとは楽音信号の包絡線のこと
である。すなわち、通常の楽音信号は第１図にお
いて符号Ｂにて示すように、立上り状態（アタツ
ク状態）Ｂ１、持続状態Ｂ２、立下り状態（デイ
ケイ状態）Ｂ３の３状態からなるエンベロープを
有している。 この電子オルガンはプログラムコントロールで
動作するもので、そのプログラムはROM２０に
記憶されている処理プログラムと制御部１４内の
マイクロプログラムメモリ４５に記憶されている
各種マイクロプログラムから構成される。また、
WG２５において楽音信号（デジタル信号）を形
成するために必要な各種トーンデータおよび周波
数データはROM２０に記憶されている。そし
て、上記処理プログラムおよびマイクロプログラ
ムに基づいて、次の様に動作するものである。す
なわち、キーが押下されると、まず鍵盤回路１１
が押下されたキーに対応するキースイツチ情報を
データバス３０を介してアサイナ１２に供給す
る。アサイナ１２は供給されたキースイツチ情報
に対応する周波数データおよびトーンデータを
ROM２０から読出し、読出したデータをWG２
５の複数のチヤンネルに対して割当てる。WG２
５の各チヤンネルは当該チヤンネルに割当てられ
たデータおよびエンベロープジエネレータ２６か
ら供給されるエンベロープ情報に基づいて楽音信
号（デジタル信号）を形成する。そして、これら
各チヤンネルで形成された楽音信号がＤ／Ａ変換
器２７においてアナログ信号に変換され、増幅器
２８を介してスピーカ２９から楽音として放音さ
れる。 以上、この電子オルガンの概略を述べたが、次
にこの電子オルガンの詳細を説明する。 まず、鍵盤回路１１はアドレスデコーダ３４、
バツフアバスドライバ３５、マトリツクス回路３
６から構成される。アドレスデコーダ３４はアド
レスバス３７を介して供給されるスイツチアドレ
ス信号をデコードするもので、この実施例では５
個の出力端を有し、またこれらの各出力端がマト
リツクス回路３６の各列線にそれぞれ接続されて
いる。マトリツクス回路３６は12行５列のマトリ
ツクスであり、このマトリツクスの各交点には、
トーンレバー（「ヴアイオリン」、「フルート」等
の音色を設定するためのレバー）３８の各スイツ
チの接点および鍵盤キー３９の各キースイツチの
接点が、図において符号Ａにて示すように、ダイ
オードと共に介挿されている。なおこの実施例に
おいては、説明の便宜上トーンレバー３８が６個
のトーンレバーからなり、また各トーンレバーは
いずれも４段階で音量を調整可能なものとし（し
たがつて、各トーンレバーに関する情報は２ビツ
トで現わされ、この２ビツトに対応してトーンレ
バースイツチは各トーンレバーに対し２個ずつ、
合計12個となる）、また鍵盤キー３９は４オクタ
ーブ（12×４＝48キー）から構成されるものとす
る。そして、各トーンレバーのスイツチがマトリ
ツクス回路３６の左側（図において）１列に配置
され（図において破線で囲んだスイツチ２個が１
つのトーンレバーに対応する）、また鍵盤キー３
９の各キースイツチがマトリツクス回路３６の右
側４列に配置されている。 バツフアバスドライバ３５は上記各スイツチの
オン・オフ情報をデータバス３０に出力するため
のバスドライであり、12個の入力端および出力端
を有し、入力端は各々マトリツクス回路３６の各
行線に接続されているとともに、出力端はデータ
バス３０に接続されている。 制御部１４はインストラクシヨンレジスタ４
２、インストラクシヨンデコーダ４３、マイクロ
プログラム・アドレスシーケンサ４４、マイクロ
プログラムメモリ４５（第２の記憶部）、パイプ
ラインレジスタ４６から構成される。インストラ
クジヨンレジスタ４２はROM２０から読出され
る処理プログラムの各命令を一時記憶するもの
で、このインストラクシヨンレジスタ４２に一時
記憶された命令はインストラクシヨンデコーダ４
３によつて解読され、マイクロプログラム・アド
レスシーケンサ４４に供給される。マイクロプロ
グラムアドレスシーケンサ４４はインストラクシ
ヨンデコーダ４３の出力に基づいてマイクロプロ
グラムメモリ４５のアドレスを指定し、この結
果、マイクロプログラムメモリ４５から前述した
インストラクシヨンレジスタ４２に一時記憶され
ている処理プログラムの命令に対応するマイクロ
プログラムが読出され、パイプラインレジスタ４
６に供給される。 演算部１５はマイクロフアンクシヨン・デコー
ダ（以下、MFDと略称する）４８、演算回路４
９等を有して構成され、制御部１４から供給され
るマイクロプログラムの各命令を解読して所定の
処理を実行するものである。すなわち、MFD４
８はパイプラインレジスタ４６から供給される上
記マイクロプログラムの各命令を解読し、この解
読結果に基づいて、レジスタ群５０、マルチプレ
クサ５１，５２、演算回路４９、メモリアドレス
レジスタ５３、データレジスタ５４、アウトプツ
トバツフア５５，５６へ各々制御信号を出力す
る。レジスタ群５０はマイクロプログラムの各命
令を処理する過程で使用されるワーキングレジス
タであり、演算回路４９の出力がMFD４８から
の制御信号により読込まれ、またこのレジスタ群
５０の出力はマルチプレクサ５１の第２の入力端
に供給される。マルチプレクサ５１は、その第１
の入力端がデータバス３０に、第３の入力端がデ
ータレジスタ５４の出力端に各々接続されてお
り、MFD４８からの制御信号に基づいて第１〜
第３の入力端に得られるデータを選択的に演算回
路４９へ出力するものである。マルチプレクサ５
２は、その第１の入力端がデータバス３０に、第
２の入力端がデータレジスタ５４の出力端に各々
接続されており、これら第１、第２の入力端に得
られるデータを選択的に演算回路４９へ出力す
る。 演算回路４９はマルチプレクサ５１，５２から
供給される各種データ（このデータには第１の記
憶部２３の各メモリのアドレスを指定するアドレ
スデータおよび前述したキーをチヤンネルに割当
てる際使用されるデータがある）をMFD４８か
らの制御信号に基づいて演算し、演算結果をメモ
リアドレスレジスタ５３あるいはデータレジスタ
５４へ供給する。メモアドレスレジスタ５３は演
算回路４９から供給されるアドレスデータを一時
記憶するもので、このメモリアドレスレジスタ５
３の出力はアウトプツトバツフア５５を介してア
ドレスバス３７へ出力される。データレジスタ５
４は演算回路４９から供給されるデータ（キーを
チヤンネルに割当てる際使用されるデータ）を一
時記憶するもので、このデータレジスタ５４の出
力はアウトプツトバツフア５６を介してデータバ
ス３０に出力される。 割込制御回路１６は割込発生の際の各種処理を
行なうものである。ここで、この電子オルガンの
割込信号について説明する。この電子オルガンは
３個の割込信号INTR１、INTR２、INTR３を
有している。割込信号INTR１はパルス発生器１
７の出力に基づいて、割込制御回路１６内で数ｍ
sec毎に周期的に発生する割込信号であり、この
割込信号INTR１が発生すると、鍵盤キー３９の
各キースイツチのオン／オフ情報がRAM２１内
に読込まれる。割込信号INTR２はパルス発生器
１７の出力を割込制御回路１６内の分周器によつ
て分周して作られる割込信号であり、数100ｍsec
毎に周期的に発生する。そして、この割込信号
INTR２が発生すると、トーンレバー３８の各ス
イツチのオン／オフ情報がRAM２１内に読込ま
れる。なお、割込信号INTR２の周期が割込信号
INTR１の周期よりはるかに大となつている理由
は、通常各キーが頻繁に操作されるのに対して、
各トーンレバーは各キーほど頻繁には操作されな
いからである。割込信号INTR３はWG２５から
供給される割込信号であり、WG２５内の各チヤ
ンネルにおいて形成された楽音信号が０となつた
時点で発生するものである。なお、この割込信号
INTR３については後述する。 そして、これらの割込信号INTR１〜INTR３
のいずれかが発生すると、制御部１４がこれを検
知し、現在実行中のマイクロプログラムモジユー
ルが終了した時点で割込命令をインストラクシヨ
ンレジスタ４２内に読込み、その解読を行なう。
なお、割込信号INTR１〜INTR３の優先順位
は、割込制御回路１６において、 INTR3＞INTR1＞INTR2 の如く定められる。 ROM２０は、前述したように処理プログラ
ム、周波数データおよびトーンデータ等を記憶す
るもので、アウトプツトバツフア５５からアドレ
スバス３７を介してアドレス信号が供給され、ま
た同アドレス信号によつて読出された処理プログ
ラムの各命令あるいは各種データがデータバス３
０に出力される。RAM２１は、チヤンネル割当
ての際使用される各種データテーブル、データフ
アイル等が記憶されるもので、アウトプツトバツ
フア５５からアドレス信号が供給され、またその
入出力端がデータバス３０に接続されている。レ
ジスタ２２は各種ステイタスあるいはコマンド
（後述）等が記憶されるもので、アウトプツトバ
ツフア５５からアドレス信号が供給され、またそ
の入力端はデータバス３０に接続されている。 データポート１８はROM２０に記憶されてい
る周波数データ、トーンデータおよびレジスタ２
２に記憶されている各種コマンドをWG２５およ
びエンベロープジエネレータ２６へ出力するため
のレジスタであり、アウトプツトバツフア５５か
らアドレスが供給され、また、その入力端はデー
タバス３０に接続されている。なお、上述した
ROM２０、RAM２１、レジスタ２２およびデ
ータポート１８の各記憶内容を第１３図に示す。 次に、第１図に示す電子オルガンの動作を第２
図に示す流れ図に基づいて説明する。なお、以下
の説明において“１”とあるのは二値論理レベル
の“１”信号を示し、“０”とあるのは二値論理
レベルの“０”信号を示すものとする。 第２図イはプログラムの流れを示す流れ図であ
り、また第２図ロは割込処理ルーチンである。こ
の図に示すように、この電子オルガンのプログラ
ムはＲ１〜Ｒ８なる８個のメインルーチンおよび
Ｉ１〜Ｉ３なる３個の割込処理ルーチンから構成
される。そして、各ルーチンが複数のマイクロプ
ログラムモジユール化されマイクロプログラムメ
モリ４５内に記憶され、またこれらのマイクロプ
ログラムモジユールを呼出すマクロ命令が処理プ
ログラムとしてROM２０内に記憶されている。
以下、上記各ルーチンについて順次説明する。 (1) 初期リセツトルーチンＲ１ この電子オルガンにおいて電源が投入される
と、プログラムはまずこの初期リセツトルーチン
Ｒ１に入り、各部の初期リセツトが行なわれる。 (2) トーンレバー・オン／オフ検出ルーチンＩ１ この割込処理ルーチンは割込信号INTR２が数
100ｍsecのインターバルで発生するたびに実行さ
れるもので、割込信号INTR２が発生した時点に
おける鍵盤回路１１の各トーンレバースイツチの
オン／オフ状態を検出するものである。すなわ
ち、割込制御回路１６において割込信号INTR２
が発生すると、アドレスデコーダ３４にスイツチ
アドレス信号が供給され、このスイツチアドレス
信号に基づいて各トーンレバースイツチのオン／
オフ情報がバツフアバスドライバ３５およびデー
タバス３０を介してレジスタ２２内に読込まれ
る。そして、この読込まれたトーンレバースイツ
チのオン／オフ情報に基づいて、レジスタ２２内
に第３図に示すニユートーンレバー・ステイタス
テーブル（以下、NTSと略称する）６０が作成
される。この場合、このNTS６０においては、
各トーンレバー１〜６の音量設定が２進数によつ
て示されるようになつている。すなわち、図に示
す例においてはトーンレバー１，４，５，６が音
量「０」を要求し、トーンレバー２が音量「３」
を、トーンレバー３が音量「２」を要求してい
る。 (3) トーンレバー位置、変化検出ルーチンＲ２ 前述した初期リセツトルーチンＲ１が終了する
と、プログラムはこのルーチンＲ２に進行する。
このルーチンＲ２は、現在のNTS６０の内容が
前回のルーチンＲ２を実行した時点における同
NTS６０の内容と異なつているか否かを検出す
るもので、このNTS６０に内容とRAM２１内に
作成されているオールドトーンレバー・ステイタ
ステーブル（以下、OTSと略称する；第３図参
照）６１の内容とを比較することにより上記検出
が行なわれる。なおOTS６１は前回このルーチ
ンＲ２を実行した時点におけるNTS６０の内容
を示すもので、次に説明するルーチンＲ３におい
て作成される。そして、ルーチンＲ２を実行した
結果が「YES」（変化あり）の場合は、プログラ
ムがルーチンＲ３に進行し、また「NO」（変化
なし）の場合はルーチンＲ４に進行する。 (4) トーンレバー処理ルーチンＲ３ このルーチンＲ３は上記NTS６０の内容に基
づいて第３図に示すトーンリクエストフアイル６
２をRAM２１内に作成するものである。そし
て、この電子オルガンにおいては、このルーチン
Ｒ３において作成されるトーンリクエストフアイ
ル６２に基づいてROM２０内のトーンデータが
WG２５の各チヤンネルに割当てられるようにな
つている。 すなわち、ROM２０内には第３図に示すよう
に予め音量テーブル６３、トーンレバー・インデ
ツクステーブル６４およびトーンデータバンク６
５が設けられている。そして、音量テーブル６３
には、トーンレバーによつて設定される音量
「１」〜「３」に対応する音量係数（WG２５の
各チヤンネルはこの音量係数に基づいて音量設定
を行なう）が予め記憶され、トーンデータバンク
６５には複数のトーンデータ、すなわち……トー
ンデータｉ―１、トーンデータｉ、トーンデータ
ｉ＋１、トーンデータｉ＋２……が記憶され、ま
たトーンレバーインデツクステーブル６４には、
各トーンレバー１〜６に対応するトーン（音色）
を構成するためのトーンデータのアドレスポイン
タが記憶されている。この場合、図に示す例につ
いて説明すると、トーンレバー１に対応するトー
ン（音色）はトーンデータｉ―１およびｉから構
成され、したがつてトーンレバーインデツクステ
ーブル６４のトーンレバー１に対応するスロツト
（記憶エリア）６４ａには、トーンデータバンク
６５におけるトーンデータｉ―１、ｉの各先頭番
地、すなわちアドレスＡおよびアドレスＢが記憶
され、トーンレバー２に対応するトーンはトーン
データｉ＋２によつて構成され、したがつてスロ
ツト６４ｂにはアドレスＤが記憶され、またトー
ンレバー３に対応するトーンはトーンデータｉ、
ｉ＋１から構成され、したがつてスロツト６４ｃ
にはアドレスＢ、アドレスＣが記憶されている。
なお、この実施例においては各トーンレバーに対
応するトーンを構成するトーンデータの数を最大
２としたが、これは複数個可能であり、最大２に
制限する必要はない。 そして、プログラムがこのトーンレバー処理ル
ーチンＲ３（第４図にこのルーチンＲ３のフロー
チヤートを示す）に入ると、まずレジスタ２２内
のNTS６０（第３図）に記憶されているトーン
レバー１の音量情報が演算部１５のレジスタ群５
０内に読出される。しかし、この場合音量が
「０」であるので、何らの処理も行なわれない。
次いで、トーンレバー２の音量情報がレジスタ群
５０内に読出される。この場合、音量「３」が指
定されている。したがつてまずトーンレバーイン
デツクステーブル６４のスロツト６４ｂ内のアド
レスポインタ（すなわち、アドレスＤ）がトーン
リクエストフアイル６２のエリア６２ｃ内に書込
まれ、次いで音量テーブル６３内の音量「３」に
対応する音量係数「1111111」が上記エリア６２
ｃ内に書込まれる（第３図参照）。次に、トーン
レバー３の音量情報がレジスタ群５０内に読出さ
れる。この場合、音量「２」が指定されており、
したがつて、まずテーブル６４のスロツト６４ｃ
内の第１のアドレスポインタ（すなわち、アドレ
スＢ）がトーンリクエストフアイル６２のエリア
６２ｄ内に書込まれ、次に音量「２」に対応する
音量係数（「0100000」）が同エリア６２ｄ内に書
込まれ、次にスロツト６４ｃ内の第２のアドレス
ポインタ（すなわち、アドレスｃ）がエリア６２
ｅ内に書込まれ、次に音量「２」に対応する音量
係数（「0100000」）が同エリア６２ｅ内に書込ま
れる。このようにして、NTS６０内のトーンレ
バーの音量情報が順次読出され、処理される。そ
して、最後にトーンリクエストフアイル６２内に
書込まれたアドレスポインタの数、すなわちトー
ンリクエストフアイル６２に登録されたトーンデ
ータの数が同トーンリクエストフアイル６２のヘ
ツダー（すなわち、エリア６２ａ）に書込まれ、
トーンリクエストフアイル６２の作成が終了す
る。トーンリクエストフアイル６２の作成が終了
した後NTS６０の内容をOTS６１内に転送し、
プログラムはこのルーチンＲ３を出る。 このように、この電子オルガンにおいてはこの
ルーチンＲ３において第３図に示すようなトーン
リクエストフアイル６２が作成される。この場
合、各トーンレバーはトーンレバーインデツクス
テーブル６４のアドレスポインタのみと対応して
いるので、このテーブル６４のアドレスポインタ
を変更することにより各トーンレバーに対し任意
のトーンデータ（音色）を対応させることができ
る。 なお、このトーンリクエストフアイル６２にお
いて、エリア６２ｂにはこのフアイル６２に共通
する音色加工のための情報、例えばビブラート周
波数、ビブラート深さ、デイケイ長さ等が記憶さ
れている。すなわち、詳細な説明は省略するが、
予めこれらの音色加工のための情報をROM２０
内に記憶しておき、音色加工用レバーの操作位置
にしたがつて音色加工情報をROM２０から読出
しこのフアイル６２に登録することにより、WG
２５の各チヤンネルにおいて形成される楽音信号
に音色加工を施すことが可能になる。 ところで、上述したトーンリクエストフアイル
６２作成の過程において、ヘツダー６２ａに記入
されるアドレスポインタ数の検出は、通常レジス
タ２２内にトーンリクエストカウンタなるカウン
タを設け、アドレスポインタをフアイル６２内に
書込むたびにこのトーンリクエストカウンタをイ
ンクリメントし、最後にこのトーンリクエストカ
ウンタのカウント結果を参照することにより行な
われる。また、上記過程おけるNTS６０の内容
の順次読出し、トーンレバーインデツクステーブ
ル６４の各スロツト内のアドレスポインタの順次
読出し、トーンリクエストフアイル６２内の各エ
リアへの順次書込み等は、通常対応するポインタ
をたて、１つの処理が済むたびにこのポインタの
内容を進め、このポインタの内容に基づいて実行
されるものである。例えば、トーンリクエストフ
アイル６２ヘアドレスポインタを書込む場合は、
まずトーンリクエストフアイルポインタなるポイ
ンタにエリア６２ｃのエントリイアドレス（アド
レスＥ）をセツトし、このトーンリクエストフア
イルポインタに基づいてエリア６２ｃ内に書込
み、次いでトーンリクエストフアイルポインタの
内容をエリア６２ｄのエントリイアドレス（アド
レスＦ）に進め、このエントリイアドレス（アド
レスＦ）に基づいてエリア６２ｄ内に書込み……
の如く行なわれる。しかしながら、これらの処理
はこの業界においては極く当然に行なわれる処理
であり、したがつてこの明細書においてはこれら
の処理過程の記載を省略している。 (5) キー・オン／オフ検出ルーチンＩ２ この割込処理ルーチンＩ２は割込信号INTR１
が数ｍsecのインターバルで発生するたびに実行
されるもので、割込信号INTR１が発生した時点
における鍵盤回路１１の各キースイツチのオン／
オフ状態を検出するものである。すなわち、割込
制御回路１６において割込信号INTR１が発生す
ると、アドレスデコーダ３４にスイツチアドレス
信号が供給され、このスイツチアドレス信号に基
づいてキースイツチのオン／オフ情報がバツフア
バスドライバ３５およびデータバス３０を介して
レジスタ２２内に読込まれ、このレジスタ２２内
に第５図に示すニユーキーボード・ステイタステ
ーブル（以下NKSと略称する）７０が作成され
る。この図に示すNKS７０において、“１”とあ
るのはこの“１”に対応するキーが割込信号
INTR１発生時点において押下されていることを
示している。すなわち、この例では現在第１オク
ターブのＣ音、Ｅ音、第２オクターブのＤ＃音、
第３オクターブのＦ＃音、第４オクターブのＡ音
に各々対応するキーが押下されていることを示し
ている。なお、この図において無印は“０”を示
している。 (6) 押下キー位置・変化検出ルーチンＲ４ トーンレバー処理ルーチンＲ３が終了すると、
プログラムはこのルーチンＲ４に進行する。この
ルーチンＲ４は、現在のNKS７０の状態が前回
のルーチンＲ４を実行した時点におけるNKS７
０の状態と異なつているか否かを検出するもの
で、NKS７０の内容と第５図に示すオールドキ
ーボード・ステイタステーブル（以下OSKと略
称する）７１の内容とを比較することにより上記
検出が行なわれる。この場合、OKS７１は前回
のルーチンＲ４を実行した時点におけるキースイ
ツチの状態を示すもので、後述するルーチンＲ６
において作成される。そして、このルーチンＲ４
を実行した結果が「YES」（変化あり）の場合
は、プログラムがルーチンＲ５に進行し、また
「NO」（変化なし）の場合はルーチンＲ２へ戻
る。 (7) キーオン・リクエストフアイル作成ルーチン
Ｒ５ このルーチンＲ５は新たに楽音発生をすべきキ
ー、言い換えれば新たに押下されたキーを検出
し、この検出結果に基づいて、第５図に示すキー
オン・リクエストフアイル（以下ON・RQと略
称する）７２をRAM２１上に作成するものであ
る。 このルーチンＲ５においては、まずOKS７１
の各ビツトとNKS７０の対応する各ビツトとの
間のエクスクルーシブオアがとられる（OKS
NKS）。この結果、状態が変化したキースイツチ
に対応するビツトのみ“１”となる。次いで、上
記演算結果とNKS７０の各ビツトとの間のアン
ドがとられる。〔（NKS∧（OKSNKS）〕。この
結果、キースイツチが新たにオンとなつたビツト
のみ“１”となる。最後に、上記アンド演算の結
果とON・RQ７２の各ビツトとの間のオアがと
られ、その結果が新たにON・RQ７２に書込ま
れる。 ON・RQ＝ON・RQ∨ ｛NKS∧（OKSNKS）｝ ……(1) ここで、最後のオア演算の意味について説明す
る。この電子オルガンは後に説明するキーオン・
チヤンネルアサインメントルーチンＲ７におい
て、ここで作られたON・RQ７２に基づいて楽
音発生すべきキーをWG２５の各チヤンネルに割
当てる処理を実行し、この割当て処理が修了した
時点で順次ON・RQ７２の“１”ビツトを消去
するようになつている。ところで、このルーチン
Ｒ５が実行される時点で、前回ルーチンＲ５が実
行された際ON・RQ７２に記入された“１”ビ
ツトが全て消去されているとは限らず、チヤンネ
ル割当処理をすべき“１”ビツトが残つている場
合がある。最後のオア演算は、この処理が済んで
いない“１”ビツトをON・RQ７２上に残すた
めに行なわれるものである。第５図において第１
オクターブ・Ｃ音に丸印が付してあるのはこの処
理ビツトを示している。 (8) キーオフ・リクエストフアイル作成ルーチン
Ｒ６ このルーチンＲ６は楽音発生を停止すべきキ
ー、すなわち離鍵されたキーを検出し、この検出
結果に基づいて第５図に示すキーオフ・リクエス
トフアイル（以下、OF・RQと略称する）７３を
RAM２１上に作成するものである。 このルーチンＲ６においては、まずルーチンＲ
５と同様にOKS７１、NKS７０、OF・RQ３の
対応する各ビツト間で、 OF・RQ＝OF・RQ∨ ｛∧（OKSNKS）｝ ……(2) なる演算がなされ、この演算結果がOF・RQ７３
内に書込まれる。なおこの式において、は
NKS７０の各ビツトの反転を意味している。ま
たオア演算の意味はルーチンＲ５の場合と同じで
ある。次にNKS７０の内容がOKS７１内に書込
まれる。すなわち、この処理により今回NKSと
して用いられたテーブルが次回のルーチンＲ４〜
Ｒ６の処理においてはOKS７１として用いられ
ることになる。 (9) キーオン・チヤンネルアサインメントルーチ
ンＲ７ このルーチンＲ７はルーチンＲ５において作成
されたON・RQ７２およびルーチンＲ３におい
て作成されたトーンリクエストフアイル６２に基
づいて、新たに押下されたキーに対応する周波数
データおよびトーンデータをWG２５の空チヤン
ネルに割当てる処理を実行するものである。 以下、第６図〜第８図を参照しこのルーチンＲ
７の実行過程を説明する。なお、第６図における
ON・RQ７２は第５図におけるON・RQ７２と
同一である。 プログラムがこのルーチンＲ７に入ると、まず
第７図に示すステツプＳ１に進行し、ON・RQ
７２上の“１”ビツトの検出が行なわれる。この
検出は、ON・RQ７２のまず第１オクターブに
対応するスロツトを左方（第６図において）へ１
ビツトずつシフトし、次いで第２オクターブに対
応するスロツトを左方へ１ビツトずつシフトし、
次いで第３、第４オクターブに対応するスロツト
を順次左方へシフトすることにより行なわれるも
ので、“１”ビツトを検出した時点で（ステツプ
Ｓ２）プログラムはステツプＳ３に進行する。第
６図に示す例においては、まず第１オクターブ・
Ｃ音の“１”ビツト検出されるので、この時点で
プログラムがステツプＳ３に進行する。ステツプ
Ｓ３では、ROM２０内に記載されている周波数
テーブルから第１オクターブ・Ｃ音に対応する周
波数データが読出され、レジスタ２２内の周波数
データエリア７５（予め設定されている）に転送
される。次いでステツプＳ４に進行すると、
RAM２１上に用意されているビジイキーテーブ
ル７６の第１オクターブ・Ｃ音に対応するスロツ
ト７６ａのエントリイアドレス（アドレスＸ）が
算出され、算出されたエントリイアドレス（アド
レスＸ）がレジスタ２２内に一時記憶される。な
お、ビジイキーテーブル７６とは予めRAM２１
内に用意されているもので、各キーに対応して設
けられた48個のスロツト７６ａ，７６ｂ，７６ｃ
……からなるものである。次に、ステツプＳ５に
進行すると、チヤンネルアサイメントテーブル
（以下CATと略称する）７７内の空エリアの検出
が行なわれる。ここで、CAT７７について説明
する。このCAT７７は予めRAM２１内に用意さ
れているもので、Ｅ１，Ｅ２，…Ｅ１５なる15個
のエリアから構成され、またこれらのエリアＥ
１，Ｅ２…Ｅ１５は各々16ビツトからなる３個の
スロツトａ１，ｂ１，ｃ１，ａ２，ｂ２，ｃ２，
…から構成されている。このCAT７７は、現在
発音中の楽音（デイケイ状態にある楽音も含む）
がどのチヤンネルに割当てられているかを示すテ
ーブルであり、以下に説明するように、あるキー
に対応する楽音の発音が割当てられると各エリア
Ｅ１，Ｅ２，……Ｅ１５のヘツダー、すなわちス
ロツトａ１，ａ２，ａ３……に該当キーを表わす
ビジイキーテーブル７６のエントリイアドレスが
登録され、またスロツトｂ１，ｃ１、スロツトｂ
２，ｃ２……に使用チヤンネルが登録されるよう
になつている。この場合、スロツトｂ，ｃの各ビ
ツトがそれぞれWG２５の32個のチヤンネルに対
応しており、さらに発音が割当てられたチヤンネ
ルに対応するビツトに“１”が登録される。 さて、プログラムがステツプＳ５に進行する
と、CAT７７の各エリアのヘツダーを検索する
ことにより空エリアの検出が行なわれる。そし
て、例えばエリアＥ２が空エリアとして検出され
たとすると、エリアＥ２のエントリイアドレス
（アドレスＹ）がレジスタ２２内に記憶され、そ
してステツプＳ６に進行する。ステツプＳ６で
は、レジスタ２２内に設けられているビジイステ
イタスレジスタ７８内の“０”ビツトの数が算出
される。このビジイステイタスレジスタ７８は32
ビツトのレジスタであり、各ビツトが各々32個の
チヤンネルに対応し、また使用中のチヤンネルに
対応するビツトに“１”が登録されている。した
がつて、このステツプＳ６で算出される“０”ビ
ツトの数は現在の空チヤンネルの数に等しくな
る。ステツプＳ６においてビジイステイタスレジ
スタ７８の“０”ビツト数（空チヤンネルの数）
が算出されると、プログラムはステツプＳ７へ進
み、算出された“０”ビツトの数とトーンリクエ
ストフアイル６２（第３図参照）内に登録されて
いるトーンデータ数（すなわちトーンリクエスト
フアイル６２のヘツダー６２ａ内に記憶されてい
る数）とが比較される。この場合、“０”ビツト
の数がトーンデータ数より大きいかあるいは等し
いとすると（YES）、プログラムはステツプＳ８
に進行する。ステツプＳ８では、ビジイステイタ
スレジスタ７８内の“０”ビツトを検索すること
により空チヤンネルのチヤンネル番号が検出され
る。第６図の例においては、まずスロツト７８ａ
の第２ビツトの“０”が検索され、これにより第
２チヤンネルが空チヤンネルであることが検出さ
れる。なお、ビジイステイタスレジスタ７８にお
いて、スロツト７８ａの第１〜第16ビツトが各々
第１〜第16チヤンネルに対応し、またスロツト７
８ｂの第１〜第16ビツトが各々第17〜第32チヤン
ネルに対応している。第２チヤンネルの空チヤン
ネルが検出されると、プログラムはステツプＳ９
に進行し、同チヤンネル番号「２」がチヤンネル
レジスタ７９内に格納される。次いで、ステツプ
Ｓ１０に進行すると、トーンリクエストフアイル
６２に基づいてROM２０内のドーンデータがレ
ジスタ２２内のトーンデータエリア８０に転送さ
れる。すなわち、第３図の例について説明する
と、まずエリア６２ｃ内に記憶されているアドレ
スＤがレジスタ群５０内に読出され、次いでこの
アドレスＤに基づいてROM２０内のトーンデー
タｉ＋２が読出され、トーンデータエリア８０に
転送される。次に、エリア６２ｃ内の音量係数が
エリア８０に転送される。 そして、プログラムはステツプＳ１１に進行
し、トーンデータの修飾（音色加工）が行なわれ
る。このトーンデータの修飾はトーンリクエスト
フアイル６２のエリア６２ｂに記憶されている音
色加工のための情報に基づいて行なわれるもの
で、この修飾によりトーンデータに音色加工（例
えば、ビブラートの付加）が施される。そして、
プログラムはステツプＳ１２に進行する。ステツ
プＳ１２では、チヤンネルレジスタ７９に記憶さ
れている空チヤンネルのチヤンネル番号（この場
合、「２」）に基づいてデータポート１８（第１
図）の第２チヤンネルに対応する領域のエントリ
イアドレスが算出される。次いでステツプＳ１３
（第８図）に進行すると、周波数データエリア７
５内の周波数データおよびトーンデータエリア８
０内のトーンデータ、音量係数が上記エントリイ
アドレスに基づいてデータポート１８の対応する
領域に出力される。次にステツプＳ１４に進行す
ると、まずレジスタ２２内に設けられた32ビツト
のスタートコマンドレジスタ８１の第２チヤンネ
ルに対応するビツト（スロツト８１ａの第２ビツ
ト）に“１”がたてられ、次いでこのスタートコ
マンドレジスタ８１の内容がデータポート１８に
転送される。このようにして、データポート１８
に転送された周波数データ、トーンデータ、音量
係数およびスタートコマンドはWG２５の対応す
るチヤンネル（第２チヤンネル）に供給され、こ
れによりWG２５の当該チヤンネル（第２チヤン
ネル）がスタートし、同第２チヤンネルにおいて
データポート１８から供給されている周波数デー
タ、トーンデータ等に基づいて楽音信号が形成さ
れる。次に、プログラムはステツプＳ１５に進
み、チヤンネルレジスタ７９に記憶されているチ
ヤンネル番号「２」に基づいて、ステツプＳ５に
おいて検出されたエリアＥ２内のスロツトｂ２の
第２ビツトに“１”を書込む。（なお、このスロ
ツトｂ２の第２ビツトが第２チヤンネルに対応し
ている。）次いでステツプＳ１６に進行し、チヤ
ンネルレジスタ７９内のチヤンネル番号「２」に
基づいてビジイステイタスレジスタ７８のスロツ
ト７８ａの第２ビツトに“１”が書込まれる。そ
して、ステツプＳ１７へ進行する。 ステツプＳ１７では、トーンリクエストフアイ
ル６２に登録されている全てのトーンデータがチ
ヤンネル割当てされたか否かが判断される。この
場合、エリア６２Ｃ（第３図）に登録されている
トーンデータの割当てのみしか済んでいないの
で、判断結果は「NO」であり、したがつてプロ
グラムはステツプＳ８に戻る。そして、上述した
ステツプＳ８〜Ｓ１６の過程が再度繰返される。
すなわち、ステツプＳ８において空チヤンネルと
して第４チヤンネルが検出され、ステツプＳ９に
おいてチヤンネル番号「４」がチヤンネルレジス
タ７９に収納され、ステツプＳ１０においてトー
ンリクエストフアイル６２のエリア６２ｄに記憶
されているアドレスＢに基づいてトーンデータバ
ンク６５からトーンデータｉが続出されトーンデ
ータエリア８０に転送され、またエリア６２ｄ内
の音量係数がトーンデータエリア８０に転送さ
れ、ステツプＳ１１においてトーンデータの修飾
が行なわれ、ステツプＳ１２においてデータポー
ト１８の第４チヤンネルに対応する領域エントリ
イアドレスが算出され、ステツプＳ１３において
周波数データエリア７５内の周波数データおよび
トーンデータエリア８０内のトーンデータ、音量
係数がデータポート１８へ出力され、ステツプＳ
１４においてスタートコマンドレジスタ８１の第
４チヤンネルに対応するビツトに“１”がたてら
れ、これによりWG２５の第４チヤンネルがスタ
ートし、ステツプＳ１５、Ｓ１６においてCAT
７７のスロツトｂ２の第４ビツトおよびビジイス
テイタスレジスタ７８のスロツト７８ａの第４ビ
ツトに“１”が書込まれ、そして、ステツプＳ１
７へ進行する。 ステツプＳ１７では、再度全トーンデータの割
当てが終了したか否かが判断されるが、この場合
まだトーンリクエストフアイル６２のエリア６２
ｅに記憶されているアドレスＣに対応するトーン
データの割当てが終了していないので、判断結果
は「NO」であり、したがつてプログラムは再度
ステツプＳ８へ戻り、ステツプＳ８〜Ｓ１６の過
程が再度実行される。そして、このステツプＳ８
〜Ｓ１６の過程が実行されると、トーンリクエス
トフアイル６２のエリア６２ｅに記憶されている
アドレスＣに対応するトーンデータｉ＋１が第５
チヤンネルに割当てられ、WG２５の第５チヤン
ネルがスタートし、またCAT７７のスロツトｂ
２の第５ビツトおよびビジイステイタスレジスタ
７８のスロツト７８ａの第５ビツトに各々“１”
が書込まれる。 このようにして、第１オクターブ・Ｃ音のチヤ
ンネル割当てが終了し、スピーカ２９からは、第
１オクターブのＣ音の音高で、かつそれぞれトー
ンデータｉ，ｉ＋１，ｉ＋２に対応する音色の３
種類の楽音が同時に発音される。また、この時点
でビジイステイタスレジスタ７８、スタートコマ
ンドレジスタ８１の第２、第４、第５チヤンネル
に対応するビツトには各々“１”が登録されてお
り、さらにCAT７７のエリアＥ２の第２、第４、
第５チヤンネルに対応するビツトにも“１”が登
録されている。 そして、プログラムはステツプＳ１７へ進行す
るが、このステツプでの判断結果は当然「YES」
であり、したがつてプログラムはステツプＳ１８
へ進行する。このステツプＳ１８では、割当処理
がなされた第１オクターブ・Ｃ音に対応するビジ
イーキーテーブル７６のスロツト７６ａのエント
リイアドレス（アドレスＸ）が、CAT７７のエ
リアＥ２のヘツダー（すなわち、スロツトａ２）
に書込まれる。次いで、ステツプＳ１９に進行す
ると、エリアＥ２のエントリイアドレス（アドレ
スＹ）がビジイキーテーブル７６のスロツト７６
ａ内に書込まれる。そして、ステツプＳ２０に進
行し、ON・RQ７２の第１オクターブ・Ｃ音に
対応する“１”ビツトが“０”とされる。こうし
て、第１オクターブ・Ｃ音に基づく割当処理が全
て終了する。 次に、プログラムは再びステツプＳ１に戻り、
ON・RQ７２上の“１”ビツトの検出が行なわ
れる。この場合、第６図に示す例においては第２
オクターブ・Ｄ＃音に対応する“１”にビツトが
検出され（ステツプＳ２）、したがつてプログラ
ムはステツプＳ３に進行し、以下上述した場合と
全く同様の割当処理がなされる。そして、第２オ
クターブ・Ｄ＃音の割当処理が終了すると再び
ON・RQ７２上の“１”ビツトの検出が行なわ
れ、次に検出された“１”ビツト（第３オクター
ブ・Ｆ＃音）に対応する割当処理がなされる。こ
のようにしてON・RQ７２上の“１”ビツトの
処理が全て終了すると、ステツプＳ２での判断結
果は「NO」となり、ルーチンＲ７における処理
が全て終了する。 次に、第７図におけるステツプＳ２１について
説明する。上述した説明においてはステツプＳ７
における判断結果を「YES」として説明を進め
たが、これは「NO」となる場合もあり得る。す
なわち、ビジイステイタスレジスタ７８の“０”
ビツトの数がトーンリクエストフアイル６２のヘ
ツダー６２ａ内に登録されている数より少ない場
合、言い換えればトーンデータをチヤンネルに割
当てたくとも、空チヤンネルの数が少なく、割当
てることができない場合は、ステツプＳ７の判断
結果は「NO」となり、プログラムはステツプＳ
２１へ進む。このステツプＳ２１では、デイケイ
状態にあるチヤンネルのチヤンネル番号を後述す
るダンプコマンドレジスタ８５（第９図参照）へ
ロードし、さらにこのダンプコマンドレジスタ８
５の内容をデータポート１８へ出力することによ
り、WG２５においてデイケイ状態にあるチヤン
ネルを強制的に停止させてしまう。そして、ルー
チンＲ７を出る。このような処理をしておくと、
WG終了処理ルーチンＩ３においてビジイステイ
タスレジスタ７８の対応する“１”ビツトが
“０”とされ、これにより空チヤンネルの数が増
加し、トーンデータの割当てが可能となる。な
お、この処理の意味は、デイケイ状態にある楽音
の発音より新たに押下されたキーに対応する楽音
の発音の方を優先するということである。また、
この処理を行なうために、レジスタ２２内に設け
られたデイケイ状態のチヤンネル番号を記憶する
デイケイステイタスレジスタ８２が利用される。 次に、CAT７７のスロツトｂ２の第６ビツト
の“１”（丸印を付してある）について説明する。
この第６ビツトの“１”は今回第１オクターブ・
Ｃ音のキーが押下されたことにより割当てられた
ものではなく、前回同キーが押下された際割当て
られたものである。すなわち、前回押下されたキ
ーが離されると該キーが割当てられた各チヤンネ
ルにおいて所定のデイケイ時間を経た後楽音信号
の発生が停止し（なお、この楽音信号発生の停止
は各チヤンネル同時とは限らない）、楽音信号の
発生が停止したたチヤンネルに対応するCAT７
７内の“１”ビツトが“０”とされるが、ある割
当チヤンネルのデイケイ時間が長い場合は該チヤ
ンネルにおいて今回同キーを押下した時点まで前
回の楽音信号が発生し続けていることがある。こ
の場合、同キーを新たに押下した時点でビジイキ
ーテーブル７６のスロツト７６ａにはCAT７７
のエリアＥ２のエントリイアドレス（アドレス
Ｙ）が登録されており、またエリアＥ２には楽音
信号が発生し続けているチヤンネルに対応するビ
ツト（スロツトｂ２の第６ビツト）に“１”が残
つている。したがつて、今回の押下キーに対する
チヤンネル割当てはエリアＥ２に登録され、さら
にスロツトｂ２の第６ビツトの“１”も同エリア
Ｅ２にそのまま残されることになる。（なお、楽
音信号の発生が停止した場合の処理については後
述する割込処理ルーチンＩ３を参照のこと。） なお、この実施例においてはトーンリクエスト
フアイル６２内の各トーンデータ毎にチヤンネル
をスタートされているが、各チヤンネルをまとめ
て同時にスタートさせることも可能である。 (10) キーオフ・チヤンネルマネジメントルーチン
Ｒ８ このルーチンＲ８は、ルーチンＲ６において作
成されたOF・RQ７３およびルーチンＲ７におい
て作成されたビジイキーテーブル７６、CAT７
７に基づいて、離されたキー（押下状態が解除さ
れたキー）に対応する楽音を消去するものであ
る。以下、このルーチンＲ６の実行過程を第９
図、第１０図を参照し説明する。なお、第９図に
おけるOF・RQ７３は第５図におけるOF・RQ７
３と同一である。 プログラムがこのルーチンＲ８に入ると、まず
第１０図に示すステツプＳ１に進行し、OF・RQ
７３上の“１”ビツトの検出が行なわれる。な
お、この検出は前述したON・RQ７２上の“１”
ビツトの検出（第７図のステツプＳ１）の場合と
全く同様に行なわれる。そして、第９図に示す例
においては、まず第１オクターブ・Ａ＃音の
“１”ビツトが検出され（ステツプＳ２）、プログ
ラムがステツプＳ３に進行する。ステツプＳ３で
は、検出された“１”ビツトの位置（OF・RQ７
３上の位置）に基づいて、ビジイキーテーブル７
６の第１オクターブ・Ａ＃音に対応するスロツト
76mのエントリイアドレス（アドレスＶとする）
が算出される。 次にステツプＳ４に進行すると、算出されたエ
ントリイアドレス（アドレスＶ）に基づいてスロ
ツト76mの内容が続出され、レジスタ群５０内に
転送される。この場合、スロツト76mの内容は、
第１オクターブ・Ａ＃音に関するチヤンネル割当
てがCAT７７のエリアEnに登録されているとす
ると、エリアEnのエントリイアドレス（アドレ
スＵとする）である。次にステツプＳ５に進行す
ると、スロツト７６ｍの内容（アドレスＵ）に基
づいてエリアEnのスロツトbnおよびcnの内容が
続出され、デイケイコマンドレジスタ８４はたは
ダンプコマンドレジスタ８５のいずれかにロード
される。 なお、いずれにロードされかはこの電子オルガ
ンの操作部に設けられた切替スイツチによつて制
御される。そして、ステツプＳ６に進行すると、
ステツプＳ５においてエリアEnの内容がロード
されたレジスタ（８４はたは８５）の内容がデー
タポート１８に出力され、これにより第１オクタ
ーブ・Ａ＃音に対応する楽音の発音が割当てられ
ているチヤンネル（第９図に示す例についていえ
ば、第１、第７、第８チヤンネル）の楽音信号の
発生が停止される。この場合、ステツプＳ５にお
いてデイケイコマンドレジスタ８４にロードされ
た場合は、楽音がデイケイをもつて徐々に消去さ
れ、ダンプコマンドレジスタ８５にロードされた
場合は、楽音が即座に消去される。次いでステツ
プＳ７へ進行すると、OF・RQ７３上の第１オク
ターブ・Ａ＃音の“１”ビツトが消去され、再び
ステツプＳ１に戻る。そして、ステツプＳ１にお
いて第３オクターブ・Ｆ音の“１”ビツトが検出
されると、ステツプＳ２の判断結果が「YES」
となり、上述した場合と同様にステツプＳ３〜Ｓ
６の過程が実行され、第３オクターブ・Ｆ音が割
当てられているチヤンネルの楽音信号が停止さ
れ、またはデイケイ状態とされる。そして、ステ
ツプＳ７において第３オクターブ・Ｆ音の“１”
ビツトが消去され、再びステツプＳ１に戻る。こ
のようにして、OF・RQ７３上の“１”ビツトの
処理が全て終了するとステツプＳ２での判断結果
が「NO」となり、このルーチンＲ８における処
理が終了する。 (11) WG終了処理ルーチンＩ３ この割込処理ルーチンＩ３は、WG２５のチヤ
ンネルにおける楽音信号の発生が完全に停止した
時（デイケイ状態が終了した時）WG２５から発
生する割込信号INTR３に基づいて実行されるも
ので、その主な目的はビジイステイタスレジスタ
７８（第６図、第１１図）の当該チヤンネルに対
応するビツトを“０”とし、これにより同チヤン
ネルを空チヤンネルとして新たに他のキーに対応
する楽音の発生を割当て得るようにすることであ
る。 すなわち、１個の押下されたキーに対応して、
複数のチヤンネル（上述した第３図、第６図等の
例においては３個のチヤンネル）において発生す
る楽音信号は、必ずしも同一タイミングで停止す
るとは限らず、例えばパーカツシブ系の音の場合
はキーが押下されているにもかかわらず停止して
しまうことがある。このような場合に、同一キー
に対応する他のチヤンネルの楽音信号が全て停止
するまで、すでに楽音信号が停止したチヤンネル
を待機させるとすると、チヤンネル使用の効率が
非常に悪いものになる。この電子オルガンはこの
ような点を考慮し、楽音発生が停止したチヤンネ
ルを即座に他のキーに解放し得るように、この割
込処理ルーチンＩ３を設けている。 以下、第１１図、第１２図を参照しこの割込処
理ルーチンＩ３の実行過程について説明する。な
お以下の説明においては、いま第７チヤンネルに
おいて楽音信号の発生が停止し、またこの第７チ
ヤンネルがCAT７７のエリアＥ６に登録されて
いるものとする。 第７チヤンネルにおいて楽音信号の発生が停止
し、これによりWG２５から割込信号INTR３が
発生すると、プログラムは先ず第１２図に示すス
テツプＳ１に進行する。そして、このステツプＳ
１においてビジイステイタスレジスタ７８のスロ
ツト７８ａの第７ビツト（第７チヤンネルに対
応）が“０”とされ、次いでステツプＳ２に進行
する。このステツプＳ２および次のステツプＳ３
はCAT７７に登録されている第７チヤンネルを
消去する、具体的にいえばエリアＥ６の第７チヤ
ンネルに対応するスロツトｂ６の第７ビツトの
“１”を消去するためのものである。そしてこの
処理を行なわれなければならない理由は次の通り
である。例えば、第７チヤンネルにおいて今まで
発生していた楽音信号がパーカツシブ系の楽音信
号であり、また同楽音信号の発生が停止した時点
で同楽音信号に対応するキー（最初のキーと称
す）がまだ押下されたままであつたとする。そし
て、同楽音信号が停止した時点でビジイステイタ
スレジスタ７８の第７チヤンネルに対応するビツ
トが“０”とされることにより（ステツプＳ１）、
最初のキーが離される前に新たに押下されたキー
（次のキーと称す）に対応する楽音の発生がこの
第７チヤンネルに割当てられる可能性がある。こ
のような場合に上述した処理を行なつていないと
すると、最初のキーが離された時点で同最初のキ
ーに対応するCAT７７のエリアの内容が例えば
デイケイコマンドレジスタ８４に転送され、さら
にこのデイケイコマンドレジスタ８４の内容がデ
ータポート１８に出力されて、次のキーに対応す
る楽音の発生が割当てられている第７チヤンネル
をもデイケイ状態に移行させてしまうことにな
る。このような不都合を除くためにステツプＳ２
およびＳ３による処理が必要となる。 さてプログラムがステツプＳ２に進行すると
CAT７７のエリアＥ１のヘツダー（スロツトａ
１）が“０”であるか否かが判断される。この場
合、例えば「NO」（“０”でない）とすると、プ
ログラムはステツプＳ３に進行する。ステツプＳ
３では、まずエリアＥ１のスロツトｂ１，ｃ１の
各ビツトとビジイステイタスレジスタ７８の対応
するビツトとの間で論理ANDがとられ、次いで
この演算結果がスロツトｂ１，ｃ１内に格納され
る。これによりスロツトｂ１の第７ビツトに
“１”があつた場合はその“１”が消去される。
なお、この例においてはエリアＥ６のスロツトｂ
６の第７ビツトに“１”があるので、エリアＥ６
のスロツトｂ１の第７ビツトに“１”はない。し
たがつて、上記AND演算の結果は、演算前のエ
リアＥ１の内容と同一となる。 ステツプＳ３の実行が終了するとステツプＳ４
へ進行する。このステツプＳ４では、エリアＥ１
の内容（スロツトｂ１，ｃ１の内容）が全て
“０”か否かが判断される。この場合、エリアＥ
１には“１”が残つているので判断結果は
「NO」となり、プログラムはステツプＳ６へ進
む。このステツプＳ６では上述したステツプＳ３
における処理がヘツダーが“０”でない全てのエ
リア（Ｅ１〜Ｅ１５）においてなされたか否かが
判断される。この場合、エリアＥ１の処理しかな
されていないので、判断結果は「NO」であり、
したがつてプログラムは再びステツプＳ２に戻
る。ステツプＳ２では、今度はエリアＥ２のヘツ
ダー（スロツトａ２）が“０”か否かが判断され
る。この場合、ヘツダーが“０”とすると
（「YES」）、プログラムはステツプＳ６に進む。
このステツプＳ６での判断結果は「NO」であ
り、プログラムは再びステツプＳ２に進み、エリ
アＥ３のヘツダーが調べられる。このうにしてエ
リアＥ１，Ｅ２，……と順次各エリアが調べら
れ、またステツプＳ３の処理がなされ、そしてス
テツプＳ２においてエリアＥ６のヘツダー（スロ
ツトａ６）が調べられたとする。この場合、ステ
ツプＳ２における判断結果は「NO」となり、ス
テツプＳ３に進む。そして、このステツプＳ３に
おいてビジイステイタスレジスタ７８の内容とエ
リアＥ６のスロツトｂ６，ｃ６の内容との論理
ANDがとられることにより、スロツトｂ６の第
７ビツトの“１”が消去される（“０”とされ
る）。次いで、ステツプＳ４へ進行すると、エリ
アＥ６のスロツトｂ６，ｃ６の内容が全て“０”
であるか否かが判断され、この場合、まだ“１”
が残つているとするとプログラムはステツプＳ６
へ進行する。こうして、全エリアＥ１〜Ｅ１５に
ついての処理が終了するとプログラムはこの割込
処理ルーチンＩ３を出る。 次に、例えばいま第８チヤンネルが終了し、ま
たこの第８チヤンネルがCAT７７のエリアＥ７
に登録されており、さらにこの第８チヤンネルで
発生していた楽音信号のデイケイ時間が比較的長
かつた場合について説明する。 割込信号INTR３が発生し、プログラムがステ
ツプＳ１に進行すると、ビジイステイタスレジス
タ７８のスロツト７８ａの第８ビツト（第８チヤ
ンネルの対応）の“１”が消去される。次いで、
前述した場合と同様にしてエリアＥ１〜Ｅ６が処
理された後、ステツプＳ３においてエリアＥ７の
スロツトｂ７の第８ビツトの“１”が消去され、
そしてステツプＳ４へ進む。ここで、第８チヤン
ネルの楽音信号のデイケイ時間が比較的長かつた
ため、第８チヤンネルが終了した時点ではエリア
Ｅ７の他の“１”ビツトが全て消去されていたと
する。この場合、ステツプＳ３の実行によつてス
テツプＳ４の判断結果は「YES」となり、プロ
グラムはステツプＳ５へ進行する。そして、この
ステツプＳ５において、まずエリアＥ７のヘツダ
ーに記憶されているビジイキーテーブル７６（第
９図参照）のエントリイアドレスに基づいて、同
エントリイアドレスによつて指示されるビジイキ
ーテーブル７６のスロツトの内容が消去され、次
にエリアＥ７のヘツダーが消去される。すなわ
ち、エリアとビジイキーテーブルとの結合が解か
れる。そして、この処理によりエリアＥ７が他の
キーに対して解放されることになる。 なお、参考までにこれまでに説明したROM２
０、RAM２１レジスタ２２の各内容をまとめて
第１３図に示す。 最後に、第１図に示すトーンレバー３８として
用いられるエンコーダスイツチを第１４図に示す
原理図を用いて説明する。基板３８ａには、図示
する４つの領域ａ，ｂ，ｃ，ｄ間に連続して導体
（図中斜線で示す）が形成された接点３８ｂ、領
域ａ，ｃに導体が形成され且つ領域ｂ，ｄに絶縁
体（図中白い部分で示す）が形成された接点３８
ｃ、領域ａ，ｂに導体が形成され且つ領域ｃ，ｄ
に絶縁体が形成された接点３８ｄがそれぞれ配設
され、更にこれら各接点３８ｂ，３８ｃ，３８ｄ
上の各領域ａ，ｂ，ｃ，ｄ上をこれら接点３８ｂ
〜３８ｄに接触しながら図中の矢印方向ｅまたは
ｆにスライドできるようにした導体からなる接点
スライダ３８ｅが配設されている。また上記各接
点３８ｂ，３８ｃ，３８ｄはそれぞれ対応する端
子３８ｆ，３８ｇ，３８ｈに接続されている。更
に上記端子３８ｆにはスキヤンストローブ信号が
加えられている。他方、端子３８ｇ，３８ｈはそ
れぞれ対応するダイオードD0，D1のカソードに
接続され、上記ダイオードD0，D1の各アノード
はそれぞれ対応するバツフアアンプB0，B1の入
力端に接続されている。更にまた上記ダイオード
D0，D1の各アノードは一端が電源＋Vccに接続
された抵抗R0，R1の各他端にも接続され、また
上記バツフアアンプB0，B1の出力端からは信号
BIT〈０〉またはBIT〈１〉が出力されるように構
成されている。 上記スキヤンストローブ信号は、上述したエン
コーダスイツチをスキヤンするための信号で、こ
の実施例の場合前述した第１図のアドレスデコー
ダ３４にスイツチアドレス信号が供給されたとき
に該デコーダ３４から出力される。 エンコーダスイツチが上記のように構成されて
いるので、たとえば第１４図に示すエンコーダス
イツチが第３図におけるトーンレバー１として使
用されているときには、このエンコーダスイツチ
の接点スライダ３８ｅは第１４図に想像線で示す
領域ｄの位置に設定されていることになる。つま
り、接点３８ｃ，３８ｄの各領域ｄは接点３８ｂ
と電気的に遮断されているから、端子３８ｆにス
キヤンストローブ信号が入力されても各ダイオー
ドD0，D1のアノードは電源＋Vcc電圧レベルに
あり、したがつて各バツフアアンプB0，B1の出
力信号BIT〈０〉、BIT〈１〉の出力レベルはとも
に２値論理レベル“０”である。したがつてトー
ンレバー１は音量０のリクエスト状態にあること
になる。 なお、上記エンコーダスイツチは２ビツトのバ
イナリコードによる４段階の音量切換え用とした
が、更に３ビツト、４ビツトのようなバイナリコ
ードによる多数段階の音量切換え用にすることも
容易である。またエンコーダスイツチとしてはバ
イナリコードのみならずグレイコードのような他
のコードによるものでも使用できる。 以上説明したように、この発明によればプログ
ラム制御を用いているので、構成が簡単であり、
鍵数やチヤンネル数の変更等各種の仕様変更に対
し、プログラムを変更することにより容易に対処
することができる。また、この発明によれば複数
の鍵スイツチ走査の際各グループ内の鍵スイツチ
を同時にチエツクするようにしたので、従来のも
のに比較し鍵スイツチの走査を効率よく行うこと
ができる利点がある。さらに、プログラムメモリ
と鍵スイツチ部と記憶部と演算処理部と楽音発生
手段とを共通のバスラインによつて接続するよう
にしたので、各種情報の転送を共通のバスライン
によつて行なうことができ、各部間の接続線が大
幅に減少して構成が小規模かつ簡単となる利点も
ある。さらにまた、各処理（特に、鍵操作状態の
検出と楽音の発生制御）に対する同期が不要なの
で、設計が容易になる利点もある。

【図面の簡単な説明】

第１図ないし第１３図はこの発明による電子オ
ルガンの一実施例を示す図であり、第１図は全体
の構成を示す図、第２図イはプログラムの流れを
示すフローチヤート、第２図ロは割込処理ルーチ
ンを示す図、第３図は第２図に示すトーンレバー
処理ルーチンＲ３の実行時において関係する
ROM２０、RAM２１、レジスタ２２の記憶内
容を示す図、第４図は上記ルーチンＲ３のフロー
チヤート、第５図は第２図に示すキーオン・リク
エストフアイル作成ルーチンＲ５、キーオフ・リ
クエストフアイル作成ルーチンＲ６の実行時にお
いて関係するRAM２１、レジスタ２２の記憶内
容を示す図、第６図は第２図に示すキーオン・チ
ヤンネルアサインメントルーチンＲ７の実行時に
おいて関係するRAM２１、レジスタ２２の内容
を示す図、第７図、第８図は共に上記ルーチンＲ
７のフローチヤート、第９図は第２図に示すキー
オフ・チヤンネルマネジメントルーチンＲ８の実
行時において関係するRAM２１、レジスタ２２
の内容を示す図、第１０図は上記ルーチンＲ８の
フローチヤート、第１１図は第２図に示すWG終
了処理ルーチンＩ３の実行時において関係する
RAM２１、レジスタ２２の内容を示す図、第１
２図は上記ルーチンＩ３のフローチヤート、第１
３図はROM２０、RAM２１、レジスタ２２、
データポート１８の各記憶内容をまとめて示した
図、第１４図はトーンレバーとして用いられるエ
ンコーダスイツチの構成を示す図である。 １１……鍵盤回路、１５……演算部、１３……
楽音発生部、１６……割込制御回路、２０……
ROM、２１……RAM、２２……レジスタ、３
０……データバス、３４……アドレスデータ、３
５……バツハアバスドライバ、３７……アドレス
バス、３９……鍵盤キー、４４……マイクロプロ
グラムアドレスシーケンサ、４５……マイクロプ
ログラムメモリ。

Claims (1)

1. 【特許請求の範囲】 １ 鍵情報を処理するためのプログラムを記憶し
   たプログラムメモリと、 多数の鍵スイツチを、所定数の鍵スイツチを１
   つのグループとして複数の鍵スイツチグループに
   分割した鍵スイツチ部と、 上記各鍵スイツチのオン／オフ情報を記憶する
   書込み可能なメモリからなる記憶部と、 演算処理部と、 それぞれ割り当てられた鍵に対応する楽音を発
   生する複数の楽音発生用のチヤンネルを有する楽
   音発生手段と、 上記プログラムメモリと上記鍵スイツチ部と上
   記記憶部と上記演算処理部と上記楽音発生手段が
   接続されたバスラインと を備え、 上記演算処理部は、上記プログラムメモリに記
   憶されたプログラムの内容に従つて、 (a) 上記複数の各鍵スイツチクループを順次指定
   する情報を上記バスラインを介して上記鍵スイ
   ツチ部に供給するとともに、該情報により指定
   された鍵スイツチグループ内に属する各鍵スイ
   ツチのオン／オフ情報を上記バスラインを介し
   て取り込む第１の処理、 (b) 各鍵スイツチごとに上記第１の処理で取り込
   んだオン／オフ情報と上記記憶部に記憶されて
   いるオン／オフ情報とを比較して各鍵スイツチ
   の操作状態の変化をオンイベント、オフイベン
   トとして検出する第２の処理、 (c) 上記第１の処理で取り込んだ各鍵スイツチの
   オン／オフ情報を上記記憶部に書き込むことに
   より該記憶部の記憶情報を更新する第３の処理
   と、 (d) 上記第２の処理でオンイベントが検出された
   鍵スイツチに対応する鍵を上記複数のチヤンネ
   ルのうちいずれかのチヤンネルに割り当て、上
   記バスラインを介して上記楽音発生手段の該割
   当てチヤンネルに対して該割当てた鍵に対応す
   る楽音を発生するための楽音情報を供給すると
   ともに、上記第２の処理でオフイベントが検出
   された鍵スイツチに対応する鍵が割り当てられ
   ているチヤンネルを検出し、上記バスラインを
   介して上記楽音発生手段の該検出チヤンネルに
   対して鍵が離鍵されたことを示す情報を供給す
   る第４の処理、 を実行することを特徴とする電子楽器。