JPS6338174A - 電界効果トランジスタ装置の静電容量を測定する方法と装置 - Google Patents
電界効果トランジスタ装置の静電容量を測定する方法と装置Info
- Publication number
- JPS6338174A JPS6338174A JP62190574A JP19057487A JPS6338174A JP S6338174 A JPS6338174 A JP S6338174A JP 62190574 A JP62190574 A JP 62190574A JP 19057487 A JP19057487 A JP 19057487A JP S6338174 A JPS6338174 A JP S6338174A
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- current
- signal
- conductor
- chain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 55
- 230000005669 field effect Effects 0.000 title claims description 30
- 230000000644 propagated effect Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 description 84
- 239000004065 semiconductor Substances 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 230000003068 static effect Effects 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 238000005259 measurement Methods 0.000 description 10
- 230000001902 propagating effect Effects 0.000 description 10
- 239000002184 metal Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 241000219793 Trifolium Species 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 244000241257 Cucumis melo Species 0.000 description 1
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 description 1
- 101150020286 FIS2 gene Proteins 0.000 description 1
- 240000003492 Neolamarckia cadamba Species 0.000 description 1
- 244000082204 Phyllostachys viridis Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- FJJCIZWZNKZHII-UHFFFAOYSA-N [4,6-bis(cyanoamino)-1,3,5-triazin-2-yl]cyanamide Chemical compound N#CNC1=NC(NC#N)=NC(NC#N)=N1 FJJCIZWZNKZHII-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000747 cardiac effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 101150037888 mdv1 gene Proteins 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2637—Circuits therefor for testing other individual devices
- G01R31/2639—Circuits therefor for testing other individual devices for testing field-effect devices, e.g. of MOS-capacitors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
ＩＰ業突上利用分野
本発明は全般的に半導体装置の静電８吊の測定、史に具
体的に云えば、超大規模集積回路（ＶＬＳｌ）装置のフ
ェムトファラッド・レベルの静電容量を測定する方法と
￥’ｉ ｉＦＪに関する。 従来の技術及び問題。 ？！２雑なＶｌ−８１回路の開発により、実際の動作す
る装置を製造する前に、更に回路のシミル−ジョンをす
る必要が高くなった。回路のシミュレーションにより、
代表的なサンプルＣ実際のデータが（！Ｉられ、こうい
うデータがモデル及びブＤｌ：Ｊスの開発の為に使われ
る。統計的なサンプルでは、粘度が３％よりもよい電圧
−電流特性が日常的にＩ＋７られる。然し、静電８吊に
対する統計データは）希である。利用し得るこのような
データは、精度が（吊か約１０％である。 静電８１１３１を測定でる１つの方法は、一連の装置に
信号を伝搬させる時に観測されるｄ延を使うことである
。このマＹ延は装置のＲＣ時定数に関係を持ち、これは
製造時の整合外れ又はその他の製造１の１１により、大
幅に変化し得る。この為、理論的には一様な′＠置のウ
ェーハ上で、装置の一方の縁にある装置のＲＣ時定数が
、反対の縁にある装置のＲＣ時定数と大幅に異なること
がある。測定粘度すぞれに応じて影費を受ける。 ）１１通のＶＬＳ１回路では、個々の装置の寸法はミク
ロンの端数程度であり、静電容８ｊはフｒムトフ７ラン
ド未満の範囲である。こういう範囲の静電容量を１￥接
的に測定（ることは困難であって、ｄ、１間がか）る。 従って、業界には、ＶＬＳＩ装ぎの静゛市容吊を特徴づ
ける敏速で正確な方法に対する四望が生じた。 問題貞を解 する為の手段及び作用 本発明は組合せのインバータ・チェーン及びリング発振
Ｈ５回路を用い−（、ＶＬＳＩ装置の静′眉容ＦＪｌを
決定する方法と装置を提供する。複数個の′上界効果ト
ランジスタ装置がチェーンに直列接続ｉキれ、その電流
通路上にある各装置の第１の節すηｉわらノードを次の
装置の少なくとも１つのυｌＩ２１Ｉ電極に接続する。 電界効果トランジスタの電流通路により、供給電圧源を
各装置の第１の節に接続づる。 動作について説明すると、入力信号をこの装置のチェー
ンに伝搬さＣ，電源からの電流の内、装置に流れた電流
を測定Ｊる。その後、流れた電流と信号の周波数の関数
として、静電容けを、？Ｉｎ７する。 本発明の単要な態様は、基本装置の差別的な容ｖｄｎ荷
を用いることである。容準負荷した、装置のもう１つの
チェーンを、負荷のない基本的な装置のチェーンの他に
設ける。各々の装置は、基本装置のチェーンに較べで、
素子を追加又は修正りる。入力信号が修正した装置のチ
ェーンを伝搬し、これらの装置に流れる電流を測定する
。追加の又は修正した素子の静電容ωは、修正された装
置の１７１’電容１１をもとの又は基本装置の静電容性
と比較Ｊることによって求めることが出来る。 装置が相補形金属−酸化物一半導体（０ＭＯ８）の１対
のトランジスタである場合、上に述べた方法によって得
られる静°１１ｉ容けの値は、−膜内に普通の方法によ
って測定される鎖よりも大きい。後で詳しく説明するが
、クローバ−゛４流による補正係数を適用することによ
り、補正された静電容量の値を求めることが出来る。ク
ローバ−電流による測定誤差は合ｔ１の静電容量と共に
直線的に変化することが判った。 本弁明の回路ｔよ上に述べた様に線形インバータ・チェ
ーンとして、又ｔよりング発振器として動作させること
が出来る。インバータ・チェーンの端を選択的に一緒に
接続すると同時に、インバータ・チェーンを入力信号源
から切離す適当な回路を設ける。この状態では、入力信
号がリングを終ることなく伝搬し、信号パスの間のｄ延
は一定であり、これが信号周波数を計蓮する為の根拠に
なる。 −０周波数が判れば、電圧が一定に保たれていＣ１供給
雷流を測定することが出来るから、リングの静電容量、
従ってその中に接続された各々の装置の静電容部を計口
することが出来る。 好ましい実施例では、Ｌ（木の電界効果装置からなる組
合せリング発振器及びインバータ・ヂＬ −ンを、半導
体本体の而に形成づる。この同じ面に、修正された又は
差別的な０荷をｆ・１シた装置で形成される同様な組合
Ｖインバータ・チ１−ン及びリング発振器回路を形成す
る。’ｌ１ｉ）された装置は何れｂｉ３本装置と同様で
ある。修正された形式の第２の装置は、基板の上の接続
導体の例えば面積を拡張して、導体と基板の間の静電古
漬に余分の増分を作る様にする他は、あらゆる点で１番
目の装置と相似になる様に形成することが出来る。各々
の修正された装置の静電容量を基準装置の静電容量と比
較し、その接、修正された素子の槍対的な寄与を確認す
る。こうして、小さな形状を持つ装置Ｎの合こ１の静電
容へｔとＪｔに、装置の各々の索γに対づ−る静電容量
の値を計０することが出来る。 従って、本発明の主な利点は、ミクロン未満のＶ Ｌ
Ｓ Ｉ装置及びその素子に対する静電容量パラメータを
特徴づりる敏速な方法を提供することである。別の主な
利点は、電流及び周波数の測定値から、小さな装置の静
電容量を特徴づける方法を提供することである。別の利
点は、小さな装置からなる差別的に負荷を設けたインバ
ータ・チェーンを提供し、個別の装置の素子の容量性の
寄与を正確に確認することが出来る様にすることである
。 別の利点は、装置のＲＣ時定数に大部分が関係せず、ｙ
Ｊ造士の変動に２次的にのみ影響を受番プる様な静電容
ａを測定する方法を提供することである。 別の利点は、こうして得られた静電容量のデータが正確
であることである。更に別の利点は１個の試験バーで、
同じ装置に適用されたリング発Ｆ７を器及びインバータ
・チェーン方法の両方を用いて電流及び周波数の測定値
から静電容量の値を求めることが出来ることである。 本発明は以下図面について詳しく説明する所から、更に
よく理解されよう。 実 施 例 インバータ・チェーン及びリング発！５器は、速度性能
及び欠陥密度を試膿する為に普通に使われている。これ
から説明するが、こういう回路を有利に利用して、回路
を構成する装置並びに部分的な部品の静電容量を、電流
及び周波数の測定値から計はすることが出来る。 第１図について説明すると、本発明のインバータ・チェ
ーンの全体を１０で示しである。インバータ・チェーン
１０は複数個の電界効果トランジスタ装置１２で構成さ
れる。図示の実施例では、電界効果トランジスタ装Ｍ１
２は相補形ゲート絶縁電界効果トランジスタ装ｄであり
、これは普通相補形金属−酸化物−半導体（０ＭＯ８）
装置ど呼ばれる。 一番下の装置１２について説明すると、各々の装置１２
がＰチャンネル・トランジスタ１４及びＮチャンネル・
トランジスタ１６を持っている。 Ｐチャンネル・トランジスタ１４がドレイン１８、電流
通路２０及びソース２２を持っている。電流通路２０の
導電度がｉ、ｌＪ ’ＩＡ電極２４によって制御される
。ドレイン１８がリード線２６を介して電圧供給源（Ｖ
ｃ、）に接続される。Ｐチ１１ンネル・ソース２２が第
１の節２８に接続される。制ｗＪ電極２４が節３０に接
続される。−・滑下の装置の場合、節３０が入力３２に
接続され、入力信号はこ）から回路に加えることが出来
る。 同じ様にＮチャンネル・トランジスタ１６がドレイン３
４、ソース３６及び電流通路３８を持っている。電流通
路３８の導電度が＆ＩＩＩＩｌ電極４０によって制御さ
れ、この電極が節３０に接続されている。Ｎチャンネル
・ドレイン３４が節２８に接続され、ソース３６がリー
ド線４２を介してアース源（Ｖ８．）に接続される。 図から判る様に、図示の実施例の後続の各々の装置又は
段１２は同一である。第１図のチェーンでは、各々の装
置１２の節２８が次に続く装置１２の節３０に接続され
る。チェーンの最後の（一番、Ｌの）装置では、節２８
が出力バッファ４４に接続される。それを回路から分離
する為に、出力４４はそれ自信の電圧源４６を持ってい
る。バッファ４４の出力４８が出力端子５０に接続され
、こ）で出力信号を感知し、測定することが出来る。 インバータ・チェーンの各々の段又は装置１２がその人
力３０に加えられた信号を反転する。即ち、１？＃目の
装置が節３０で■Ｃｏの信号を受けると、それが節２８
にＯの信号を発生する。２番目の信号は、０の信号を受
けると、■ｃｃの信号を出すと云う様になる。こうして
入力信号がチェーンを伝搬して、最後に出力端子５０に
出て来る。 信号がインバータ・チェーンを伝搬しで行く時、各々の
装置の静電容量を充電する為の電流を供給しなければな
らない。−殻内に、人力信号は一定の予定の周波数を持
っている。この為、インバータ・チェーンにある各装置
の静電容量は、信号を伝搬させるりに■ｃｃから段１２
が通す電流を測定することによって、１１定することが
出来る。０ＭＯ８装置では、スクンバイ電流、即ら装置
に加えられる信号が変化を起していない時に■。Ｃから
流れる電流は、信号の変化が起っている時に流れる有効
な電流に較べて、無視し得る。この有効な電流が大部分
は、チェーン内の各装置に関連した静゛市容吊の充電又
は放電の為に使われるから、この電流の測定値を使って
、式１＝ＣＶｆに従ってチェーンの合計静電容１１μす
ることが出来る。 この式でＣは合Ｈ１の静電容品、■は供給電圧源からの
測定された電流、ＶはＶ 、ｆは入力信号のＣ 周波数である。各々の装置の静゛虐容−は、合計の静電
容品をインバータ・チェーンにある装置の数で際立する
ことによって求めることが出来る。 試験される装置１２が０ＭＯ８の対である場合、使われ
た全ての電流が、各々の装置の静電容量の充電に使われ
たと云う最初の誤った仮定がある為に、こうして得られ
た値は高くなる。この仮定が不正確であるのは、第１図
に矢印５２で示すクローバ−電流と呼ぶＴｉ流の一部分
が、供給電圧のリード線２６からＰチャンネル・トラン
ジスタ１４及びＮチャンネル幅１〜ランジスタ１６を通
って直接的にアースのリード線４２に分路されるからで
ある。このクローバ−電流が生ずるのは、変化の間に、
両りのチャンネル２０．３８が導通する期間があるから
である。この為、クローバ−電流５２が計算された静電
容量の値を人工的に膨らませる。 この効果は、時間に対する電Ｈと電流のグラフを示した
第２図について更に具体的に説明することが出来る。こ
のグラフは入力波５４がアースからＶ。、に変化する時
の遷移を示している。０ＭＯ８装置では、人力波５４が
増加する時、出力波５６が減少する。領１ｉｔａでは、
入力電圧５４がＯと遷移電圧■１の間で変化する。この
領域では、Ｐチヤンネル・トランジスタ１４がＶ。。供
給源２６（第１図）から節２８へ電流を通している。Ｎ
′ｆ１１ンネル・トランジスタ１６はターンオフである
。 ｆ、ＩＩ ｉｌｌ雷圧２４．４０の電圧が■１に達する
時Ｎチャンネル・トランジスタ１６が導電を開始し、Ｐ
チャンネル・トランジスタ１４を通る電流が減少し始め
る。領域すでは、Ｎチャンネル・トランジスタ１６が飽
和状態で動作し、Ｐチヤンネル・トランジスタ１４は直
線モードで動作する。両方の１七流通路２０．３８が導
通しているから、クローバ−電流５２（第２図）カｖ。 Ｃノリート線２６からアース用リード線４２（第１図）
へ直接的に流れる。第２図に示す様に、クローバ−電流
５２が、電流通路２０（第１図）及び３８の内、導通が
最も少ないもの）ＩＩＩｒ！１．どして、領ｍｂ内で増
加する。電流通路２ｏの今電度が低下し始めると、り［
１−バー電流５２（第２図）も同じ様になる。 装置の＃電容礒が大きければ大きい程、波５４及び５６
の立上り及び立下り時間が長くなり、従って、クローバ
−′Ｋｉ流５２が流れることが出来る時間が一層長くな
る。 υＩｔｌｌ電極２４に加わる電圧波形５４がＶ−Ｃ ｖｔｌ、：達すると、クローバ−電流５２が０になる。 この点が、領域すと領ｔ４ｃの間の境界を定める。 領域Ｃでは、Ｎチャンネル・トランジスタ１６が直線領
域′Ｃ動作し、Ｐチヤンネル・トランジスタ１４がクー
ンオフである。 り０−バー電流５２が電荷の内、各々の段１２の静電８
涜を本来イνら充電するものの一部分を方向転換し、こ
うして電源４２から送出される合Ｊ１の測定電流’ｃｃ
に寄与する。静電容品は電流及び信号周波数の関数とし
て測定するのが好ましいので、クローバ−電流に対する
補正が必要である。 クローバ−電流と充電電流との比Ｘが次の様になること
を数学的に証明することが出来る。 Ｘ＝２１４ａ２＋ （ｂ−１，５）ａ こ）でｂ＝Ｖ ／（ＶｃＣ−Ｖｔ） 、ａ＝−１ｎ
体的に云えば、超大規模集積回路（ＶＬＳｌ）装置のフ
ェムトファラッド・レベルの静電容量を測定する方法と
￥’ｉ ｉＦＪに関する。 従来の技術及び問題。 ？！２雑なＶｌ−８１回路の開発により、実際の動作す
る装置を製造する前に、更に回路のシミル−ジョンをす
る必要が高くなった。回路のシミュレーションにより、
代表的なサンプルＣ実際のデータが（！Ｉられ、こうい
うデータがモデル及びブＤｌ：Ｊスの開発の為に使われ
る。統計的なサンプルでは、粘度が３％よりもよい電圧
−電流特性が日常的にＩ＋７られる。然し、静電８吊に
対する統計データは）希である。利用し得るこのような
データは、精度が（吊か約１０％である。 静電８１１３１を測定でる１つの方法は、一連の装置に
信号を伝搬させる時に観測されるｄ延を使うことである
。このマＹ延は装置のＲＣ時定数に関係を持ち、これは
製造時の整合外れ又はその他の製造１の１１により、大
幅に変化し得る。この為、理論的には一様な′＠置のウ
ェーハ上で、装置の一方の縁にある装置のＲＣ時定数が
、反対の縁にある装置のＲＣ時定数と大幅に異なること
がある。測定粘度すぞれに応じて影費を受ける。 ）１１通のＶＬＳ１回路では、個々の装置の寸法はミク
ロンの端数程度であり、静電容８ｊはフｒムトフ７ラン
ド未満の範囲である。こういう範囲の静電容量を１￥接
的に測定（ることは困難であって、ｄ、１間がか）る。 従って、業界には、ＶＬＳＩ装ぎの静゛市容吊を特徴づ
ける敏速で正確な方法に対する四望が生じた。 問題貞を解 する為の手段及び作用 本発明は組合せのインバータ・チェーン及びリング発振
Ｈ５回路を用い−（、ＶＬＳＩ装置の静′眉容ＦＪｌを
決定する方法と装置を提供する。複数個の′上界効果ト
ランジスタ装置がチェーンに直列接続ｉキれ、その電流
通路上にある各装置の第１の節すηｉわらノードを次の
装置の少なくとも１つのυｌＩ２１Ｉ電極に接続する。 電界効果トランジスタの電流通路により、供給電圧源を
各装置の第１の節に接続づる。 動作について説明すると、入力信号をこの装置のチェー
ンに伝搬さＣ，電源からの電流の内、装置に流れた電流
を測定Ｊる。その後、流れた電流と信号の周波数の関数
として、静電容けを、？Ｉｎ７する。 本発明の単要な態様は、基本装置の差別的な容ｖｄｎ荷
を用いることである。容準負荷した、装置のもう１つの
チェーンを、負荷のない基本的な装置のチェーンの他に
設ける。各々の装置は、基本装置のチェーンに較べで、
素子を追加又は修正りる。入力信号が修正した装置のチ
ェーンを伝搬し、これらの装置に流れる電流を測定する
。追加の又は修正した素子の静電容ωは、修正された装
置の１７１’電容１１をもとの又は基本装置の静電容性
と比較Ｊることによって求めることが出来る。 装置が相補形金属−酸化物一半導体（０ＭＯ８）の１対
のトランジスタである場合、上に述べた方法によって得
られる静°１１ｉ容けの値は、−膜内に普通の方法によ
って測定される鎖よりも大きい。後で詳しく説明するが
、クローバ−゛４流による補正係数を適用することによ
り、補正された静電容量の値を求めることが出来る。ク
ローバ−電流による測定誤差は合ｔ１の静電容量と共に
直線的に変化することが判った。 本弁明の回路ｔよ上に述べた様に線形インバータ・チェ
ーンとして、又ｔよりング発振器として動作させること
が出来る。インバータ・チェーンの端を選択的に一緒に
接続すると同時に、インバータ・チェーンを入力信号源
から切離す適当な回路を設ける。この状態では、入力信
号がリングを終ることなく伝搬し、信号パスの間のｄ延
は一定であり、これが信号周波数を計蓮する為の根拠に
なる。 −０周波数が判れば、電圧が一定に保たれていＣ１供給
雷流を測定することが出来るから、リングの静電容量、
従ってその中に接続された各々の装置の静電容部を計口
することが出来る。 好ましい実施例では、Ｌ（木の電界効果装置からなる組
合せリング発振器及びインバータ・ヂＬ −ンを、半導
体本体の而に形成づる。この同じ面に、修正された又は
差別的な０荷をｆ・１シた装置で形成される同様な組合
Ｖインバータ・チ１−ン及びリング発振器回路を形成す
る。’ｌ１ｉ）された装置は何れｂｉ３本装置と同様で
ある。修正された形式の第２の装置は、基板の上の接続
導体の例えば面積を拡張して、導体と基板の間の静電古
漬に余分の増分を作る様にする他は、あらゆる点で１番
目の装置と相似になる様に形成することが出来る。各々
の修正された装置の静電容量を基準装置の静電容量と比
較し、その接、修正された素子の槍対的な寄与を確認す
る。こうして、小さな形状を持つ装置Ｎの合こ１の静電
容へｔとＪｔに、装置の各々の索γに対づ−る静電容量
の値を計０することが出来る。 従って、本発明の主な利点は、ミクロン未満のＶ Ｌ
Ｓ Ｉ装置及びその素子に対する静電容量パラメータを
特徴づりる敏速な方法を提供することである。別の主な
利点は、電流及び周波数の測定値から、小さな装置の静
電容量を特徴づける方法を提供することである。別の利
点は、小さな装置からなる差別的に負荷を設けたインバ
ータ・チェーンを提供し、個別の装置の素子の容量性の
寄与を正確に確認することが出来る様にすることである
。 別の利点は、装置のＲＣ時定数に大部分が関係せず、ｙ
Ｊ造士の変動に２次的にのみ影響を受番プる様な静電容
ａを測定する方法を提供することである。 別の利点は、こうして得られた静電容量のデータが正確
であることである。更に別の利点は１個の試験バーで、
同じ装置に適用されたリング発Ｆ７を器及びインバータ
・チェーン方法の両方を用いて電流及び周波数の測定値
から静電容量の値を求めることが出来ることである。 本発明は以下図面について詳しく説明する所から、更に
よく理解されよう。 実 施 例 インバータ・チェーン及びリング発！５器は、速度性能
及び欠陥密度を試膿する為に普通に使われている。これ
から説明するが、こういう回路を有利に利用して、回路
を構成する装置並びに部分的な部品の静電容量を、電流
及び周波数の測定値から計はすることが出来る。 第１図について説明すると、本発明のインバータ・チェ
ーンの全体を１０で示しである。インバータ・チェーン
１０は複数個の電界効果トランジスタ装置１２で構成さ
れる。図示の実施例では、電界効果トランジスタ装Ｍ１
２は相補形ゲート絶縁電界効果トランジスタ装ｄであり
、これは普通相補形金属−酸化物−半導体（０ＭＯ８）
装置ど呼ばれる。 一番下の装置１２について説明すると、各々の装置１２
がＰチャンネル・トランジスタ１４及びＮチャンネル・
トランジスタ１６を持っている。 Ｐチャンネル・トランジスタ１４がドレイン１８、電流
通路２０及びソース２２を持っている。電流通路２０の
導電度がｉ、ｌＪ ’ＩＡ電極２４によって制御される
。ドレイン１８がリード線２６を介して電圧供給源（Ｖ
ｃ、）に接続される。Ｐチ１１ンネル・ソース２２が第
１の節２８に接続される。制ｗＪ電極２４が節３０に接
続される。−・滑下の装置の場合、節３０が入力３２に
接続され、入力信号はこ）から回路に加えることが出来
る。 同じ様にＮチャンネル・トランジスタ１６がドレイン３
４、ソース３６及び電流通路３８を持っている。電流通
路３８の導電度が＆ＩＩＩＩｌ電極４０によって制御さ
れ、この電極が節３０に接続されている。Ｎチャンネル
・ドレイン３４が節２８に接続され、ソース３６がリー
ド線４２を介してアース源（Ｖ８．）に接続される。 図から判る様に、図示の実施例の後続の各々の装置又は
段１２は同一である。第１図のチェーンでは、各々の装
置１２の節２８が次に続く装置１２の節３０に接続され
る。チェーンの最後の（一番、Ｌの）装置では、節２８
が出力バッファ４４に接続される。それを回路から分離
する為に、出力４４はそれ自信の電圧源４６を持ってい
る。バッファ４４の出力４８が出力端子５０に接続され
、こ）で出力信号を感知し、測定することが出来る。 インバータ・チェーンの各々の段又は装置１２がその人
力３０に加えられた信号を反転する。即ち、１？＃目の
装置が節３０で■Ｃｏの信号を受けると、それが節２８
にＯの信号を発生する。２番目の信号は、０の信号を受
けると、■ｃｃの信号を出すと云う様になる。こうして
入力信号がチェーンを伝搬して、最後に出力端子５０に
出て来る。 信号がインバータ・チェーンを伝搬しで行く時、各々の
装置の静電容量を充電する為の電流を供給しなければな
らない。−殻内に、人力信号は一定の予定の周波数を持
っている。この為、インバータ・チェーンにある各装置
の静電容量は、信号を伝搬させるりに■ｃｃから段１２
が通す電流を測定することによって、１１定することが
出来る。０ＭＯ８装置では、スクンバイ電流、即ら装置
に加えられる信号が変化を起していない時に■。Ｃから
流れる電流は、信号の変化が起っている時に流れる有効
な電流に較べて、無視し得る。この有効な電流が大部分
は、チェーン内の各装置に関連した静゛市容吊の充電又
は放電の為に使われるから、この電流の測定値を使って
、式１＝ＣＶｆに従ってチェーンの合計静電容１１μす
ることが出来る。 この式でＣは合Ｈ１の静電容品、■は供給電圧源からの
測定された電流、ＶはＶ 、ｆは入力信号のＣ 周波数である。各々の装置の静゛虐容−は、合計の静電
容品をインバータ・チェーンにある装置の数で際立する
ことによって求めることが出来る。 試験される装置１２が０ＭＯ８の対である場合、使われ
た全ての電流が、各々の装置の静電容量の充電に使われ
たと云う最初の誤った仮定がある為に、こうして得られ
た値は高くなる。この仮定が不正確であるのは、第１図
に矢印５２で示すクローバ−電流と呼ぶＴｉ流の一部分
が、供給電圧のリード線２６からＰチャンネル・トラン
ジスタ１４及びＮチャンネル幅１〜ランジスタ１６を通
って直接的にアースのリード線４２に分路されるからで
ある。このクローバ−電流が生ずるのは、変化の間に、
両りのチャンネル２０．３８が導通する期間があるから
である。この為、クローバ−電流５２が計算された静電
容量の値を人工的に膨らませる。 この効果は、時間に対する電Ｈと電流のグラフを示した
第２図について更に具体的に説明することが出来る。こ
のグラフは入力波５４がアースからＶ。、に変化する時
の遷移を示している。０ＭＯ８装置では、人力波５４が
増加する時、出力波５６が減少する。領１ｉｔａでは、
入力電圧５４がＯと遷移電圧■１の間で変化する。この
領域では、Ｐチヤンネル・トランジスタ１４がＶ。。供
給源２６（第１図）から節２８へ電流を通している。Ｎ
′ｆ１１ンネル・トランジスタ１６はターンオフである
。 ｆ、ＩＩ ｉｌｌ雷圧２４．４０の電圧が■１に達する
時Ｎチャンネル・トランジスタ１６が導電を開始し、Ｐ
チャンネル・トランジスタ１４を通る電流が減少し始め
る。領域すでは、Ｎチャンネル・トランジスタ１６が飽
和状態で動作し、Ｐチヤンネル・トランジスタ１４は直
線モードで動作する。両方の１七流通路２０．３８が導
通しているから、クローバ−電流５２（第２図）カｖ。 Ｃノリート線２６からアース用リード線４２（第１図）
へ直接的に流れる。第２図に示す様に、クローバ−電流
５２が、電流通路２０（第１図）及び３８の内、導通が
最も少ないもの）ＩＩＩｒ！１．どして、領ｍｂ内で増
加する。電流通路２ｏの今電度が低下し始めると、り［
１−バー電流５２（第２図）も同じ様になる。 装置の＃電容礒が大きければ大きい程、波５４及び５６
の立上り及び立下り時間が長くなり、従って、クローバ
−′Ｋｉ流５２が流れることが出来る時間が一層長くな
る。 υＩｔｌｌ電極２４に加わる電圧波形５４がＶ−Ｃ ｖｔｌ、：達すると、クローバ−電流５２が０になる。 この点が、領域すと領ｔ４ｃの間の境界を定める。 領域Ｃでは、Ｎチャンネル・トランジスタ１６が直線領
域′Ｃ動作し、Ｐチヤンネル・トランジスタ１４がクー
ンオフである。 り０−バー電流５２が電荷の内、各々の段１２の静電８
涜を本来イνら充電するものの一部分を方向転換し、こ
うして電源４２から送出される合Ｊ１の測定電流’ｃｃ
に寄与する。静電容品は電流及び信号周波数の関数とし
て測定するのが好ましいので、クローバ−電流に対する
補正が必要である。 クローバ−電流と充電電流との比Ｘが次の様になること
を数学的に証明することが出来る。 Ｘ＝２１４ａ２＋ （ｂ−１，５）ａ こ）でｂ＝Ｖ ／（ＶｃＣ−Ｖｔ） 、ａ＝−１ｎ
【
（ｂ） 、Ｗはトランジスタのチャンネル幅、しはトラ
ンジスタのチャンネル幅、Ｋ′はゲート酸化物の厚さ及
びチャンネル領域の」ンダクタンスに関係する定数であ
る。 上の式では、次の様な仮定をした。Ｋ’ （Ｗ／し）
及びＶ、が両方のトランジスタで同じであり、有効な電
流に対してりＯ−バー電流が小さいと云うことである。 （信号が伝搬しない時の）スタンバイ電流はＭ？Ｊ２１
．得ると決定された。 所定の方法及び設計に対し、Ｋ′、ｖｔ及びＷ／Ｌは固
定である。ｖｃＣは一定の供給電圧である。 従って、所定の方法及び設計に対し、クローバ−電流は
合Ｓ１負冑静電容聞の−・定の分数の様になる。 Ｋ′及びｖｔに変化があれば、２次効果が生ずる。 −膜内にＸは、バークレイ所在のカリフォルニア・ユニ
バーシティがライセンスを持ち、業界で広く使われてい
る回路干デル用計ｎ機プログラムである５ＰＩＣＥによ
るシミュレーションから、約６％であることが判ってい
る。従って、この発明の線形インバータ・チェーン又は
リング発振器方法の何れかで計算した、各段１２に対す
る合計静電容量は、正確な値を出す為には、約６％減少
１べぎである。 ’ｃｃ電流の正確な測定の為、第１図に示す様に、４０
０個の装置と云う様な多数の装置１２を直列接続すべき
である。チェーン全体の静電容υを前に述べた様に式１
−ＣＶｆに従って計算する。１個の装Ｖ１１２に対する
静電容量を得るには、チェーンの合計静電容量をこのチ
ェーンにある装置の数で単に除す。［？がＣＭＯＳトラ
ンジスタの対である場合、この数字を約６％減少して、
クローバ−電流を考慮に入れる。 前に述べた様に、静電容量の従来のある計算は、伝搬遅
延に基づいている。この伝搬遅延がチェーン内にある各
装置のＲＣ時定数に関係する。従って、測定には、各装
置のＣの変動だけでなく、装置の等価抵抗の変動によっ
ても、誤差が入り込む。 他方、この発明の測定方法は、装置だけの静電容量に頼
っている。この方法は装置の静″市容ｊｌＩに流れ込み
又はそれから流れ出る合計１の電荷を測定し、関係する
静電容量の充電／放電時開に較べて長いＪ１間にわたる
平均として、その結果（９られる充電電流を求める。従
って、この発明の方法は一層正確である。 装置全体の測定値を求めることが重要であるだけでなく
、装置内の各素子の全体に対する容量性寄与を求めるこ
とも必要である。こういうデータは、第１図に示す回路
の様に、半導体本体の面に基本装置のチェーンを作り、
同じ面に修正された装置の同様なチェーンを形成するこ
とによって得られる。各チェーンにある修正された装置
は、ある選ばれた素子が基本装置と異なっている。−膜
内に、この選ばれた素子を基本装置の構造に追加して、
ＶＳＬＩ装とに通常見られる素子の容量性寄与のモデル
を作る。装置の特定の素子の容量性寄与を確認する為に
、基本装置を種々の形で修正する様子を示す為、第３ａ
図乃至第３ｇ図には、２１木装胃（第３ａ図）及び修正
された装置（第３８乃至第３ｄ図）のインバータ・チェ
ーンの小さな一部分が示されている。 第３８について説明すると、試験バーの平面図の小さな
区域が示されており、基準又は基本のインパーク・チェ
ーン６ｏの幾つかの段が示されている。この発明に従っ
て製造された１つの試験バーでは、基本のインバータ・
チェーン６０が、４００段と云う様に、既知の多数の段
６２を持つことが好ましい。基準装置構造６２は、設計
により、使われる０ＭＯ８装置の静電容ｌｌ！が最小限
である様な一番ｆ１ｇ甲なインバータ段である。 第３ａ図では、各インバータ段６２が、第１図に示す０
Ｍ０８段又は装置１２に対応する。チェーン６０が第１
図の様に電気接続される。基準のインバータ・チェーン
６０がＰ形半導体基板６３に形成され、この基板は各段
６２に対するＮ形タンク６４が形成されている。各々の
装置に対し、Ｎ形領１６６がＰ形基板６３に拡散される
。Ｐ影領域７０／）（Ｎ形タンク６４に拡散される。 ０ＭＯ８の８対のトランジスタ１４．１６に対するポリ
シリコン・ゲート導体７４が形成される。 ゲート導体７４は一端にＰチャンネル制ｔｉｌｌ Ｓｆ
ｆ極７６を持ら、他端にＮチャンネル制御２ＩＩ電極７
８を持っている。ゲート導体７４が、電極７６．７８の
下にある適当な厚さのゲート酸化物（図に示してない）
によって半導体膓板７２から隔てられていると共に、−
ｉ厚手のフィールド酸化物により、基板の他の部分から
隔てられている。 ゲート導体７４を形成すると同時に、接ｖｃ脣休８２を
デポジットするが、これはポリシリコンでグーｉ−導体
７４と一体に形成することが好ましい。 導体７４ど同じく、中間の絶縁層（図面に示してない）
が導体８２を基板６３の表面から分離する。 導体８２が導体７４から球根６３を横切って前段６２に
１ａ続される。 ゲート導体７４をデポジットした後、適当な厚さを持つ
絶縁層（図に示してない）を全面の上にデポジットする
。後で更に具体的に説明するが、この後種々の１ｇ点を
絶縁層の表面にあけてその下にある構造に達する様にす
る。 次に、各段６２に対する導体８４を）徒続する電流通路
、２列の段６２に対する１つのＶ。０レール８６及び２
ＩＪすの段６２に対する１つのＶ レールＳ ８８を含めて、第ルベルの金属構造が絶縁層の」に形成
される。接続導体８４が、Ｎチャンネル・トランジスタ
１６のドレイン３４に対する接点９０に入り込み、ポリ
シリコン導体８２と９２の所で接触する。更に導体８４
がＰチャンネル・トランジスタ１４のソース２２に対す
る接点９４人り込む。 ＶｃＣレール８６が９６の所でＰチャンネル・ドレイン
１８に接触する。０．レール８６が接点９８でタンク領
域６４とも接融する。これはＰヂ１？ンネル・トランジ
スタが導通する為には、拡散領１７０とタンク６４の間
の電圧の差が０になるべきであるから、Ｐチヤンネル・
］・ラランジッタ１の正しいり」作が出来る様にする為
である。この点で、タンク６４にＮ＋財形拡散１００を
形成して、ダイオードが形成されない様に】る。各々の
段６２に対し、■ｓｓレール８８がＮヂ１！ンネル・ト
ランジスタ１６のソース３６に１０２で接触方る。 次に第３ｂ図について説明すると、＞３木のインバータ
・チェーン６ｏに対する第１の変形が１０４に示されて
いる。インバータ・チェーン１０４は、こ）で説明する
伯のインバータ・チェーンと１１＋’ｉ様に、基準チＴ
−ン６０と同じ半導体試験バーに形成することが好まし
い。チェーン１０４は複数個の同一の段１０６で構成さ
れており、これらの段は、ある選ばれた修正された秦子
を除くと、その形成の仕方も接続も基本の段６２（３８
図）と同一である。修正された又は差別的な負荷をつけ
る各々のチェーンには、基本のチェーン６０に１史すれ
るのと同じ段数を使うことが好ましい。 各々の段１０６で、ポリシリコン導体８２が予定；ｄだ
け広げられて、矩形区１／ｊ、１ｏ８を持つ様にする。 区域１０８は基板６３から適当な厚さの絶縁体（図面に
示してないンによって隔てられている。区域１０８は導
体８２と一体に形成することが好ましく、タンク６４及
びトランジスタ１４゜１６からは、それとの目立った’
ｆＪｍ性の相ｎ作用を防止する位に十分隔たっている。 段１０６を含むチェーン１０４を５２４）で、ゲート導
体８２と半導体本体６３の間の増分的な静電容＠＆ＫＯ
する。 第３Ｃ図について説明すると、別の修正されたインバー
タ・ｆ−ｘ−ン１１０が示されでいる。チ１−ン１１０
ｉ、ｔ？ｕ数個の修正された段又は装置１１２Ｔ：構成
されている。各段１１２は４木の段６２（第３ａ図）と
同様であるが、次に述べる様な追加の、ｔｒを持つ。Ｎ
形モー１〜１１４を基板６３に拡散する。複数個の第２
のゲート導体１１６をモート１１４を横切って形成し、
モートからは適当なゲート絶縁層（図に示してない）に
よって隔てる。第２のゲート導体１１６は、何れも、そ
の良さ寸法がその幅寸法を大幅に越える様に形成さ゛れ
る。こうすることにより、ゲート７８の形を近似し、領
１ａ６６に対するゲート７８の審理性寄与のモデルとす
る。幅の狭い導体１１６を使って、幅が一層大きい導体
に於ける程重賞ではない様なフリンジ効果を達成する。 段１１２を完成する為、モー１−１．１４が１対の接点
１１８によってＶ しＳ −ル８８に接続される。導体１１６が導体１２０を介し
て導体８２に接続され、導体８２，１１６゜１２０はポ
リシリコンで一体に形成することが好ましい。 第３．ｄ図には、チェーン１１０（第３Ｃ図）に対する
変形としての修正された装置のインバータ・チェーン１
２２が示されている。インバータ・チェーン１２２は複
数個の段１２４で構成され、その各々が、Ｐ形拡散領域
７０に対するグート７６の装置の静電容量に対する寄与
のモデルとなる様に設計されている。Ｎ形タンク６４が
タンク領ｊ或１２６を含む様に修正されている。Ｐ形拡
散領Ｌｕ！７ｏに対応する様に、領域１２６の中心にＰ
形モート１２８が拡散される。モート１２８の上に適当
なゲート絶縁体図に示してないをデポジットした後、複
数個の第２のゲート導体１３０をモート１２８の上を延
びる様に形成し、こうしてＰ形ゲート電極７６に対応す
る様にする。第３ｃ図の第２のゲート導体１１６と同じ
く、導体１３０は幅を狭くして、ＦＥＴゲートに伴なう
フリンジ効末のモデルとする。導体１３２が導体１３０
を導体８２に接続し、導体８２．１３０及び１３２はポ
リシリコンで一体に形成することが好ましい。 モート１２８が接点１３４を介してＶｃｏレール８６に
接続される。 第３ｅ図には、チェーン１０４（第３ｂ図）に対する変
形としての修正された装置のインバータ・チェーン１３
６が部分的に示されている。実際、２つのチェーン１０
４及び１３６を一緒に使って、ポリシリコン導体８２に
対する第ルベルの金属の容吊性奇与のモ、デルとツる。 段１０６（第３ｂ図）と同じく、チェーン１３６の各段
１３８はポリシリコン導体の延長区域１０８を持ち、こ
れは導体８２と一体に形成することが好ましい。区１１
０８は絶縁層によってＵｎ６３から隔てられている。ｉ
！′Ｉ電′Ｐｙ４１４０が区域１０８の上を一体に伸び
る様に形成される。層１４０がｖＳ、レール８８の一体
の延長部であることが好ましく、ｒＪ１０８からは適当
な絶縁層（図に示してない）によって隔てられている。 チェーン１３６を伝搬する信号が、（１）基板６３に対
する区域１０８の静電容酢と、（２）層１４０に対する
区１１０８の相７７ｆ＋川ににる静電容艶とにより、電
流ｌ。Ｃを生ずる。静電容耐１はチェーン１０４（第３
ｂ図）から得られ、従って、この変形で測定された装ｄ
１個当たりの合計の静電容量から、静電古漬１を減算す
ることにより、静電容ＦＩＳ２を針筒することが出来る
。 第３ｆ図には、差別的にｃ１荷を設ける別のチェーン１
４２の一部分が示されている。チェーン１４２の各段１
４４は、基本構造の他に、基板６３のＮ形タンク６４か
ら隔たる区域内に形成されたＰ形モート１４６を持って
いる。ポリシリコンの矩形区域１４８が導体８２からモ
ート１４６の上を一体に延びる。区［１４８及びモート
１４６が適当な絶縁層、好まししくはフィールド酸化物
にＪ：って隔てられている。モート１４６が接点１５０
によってｖ３３レール８８に接続される。 インバータ・ヂｊ−ン１４２は、フリンジ効果及びＮ形
タンク６４の効果を除外して、領域７０に対する導体８
２の、装置の静電容ｈ）に対する寄与のモデルとなって
いる。 第３９図には、第２レベルの金属の彰彎のモデルとして
のインバータ・チェーン１５２の一部分が示されている
。チェーン１５２は、チェーン１０４（第３ｂ図）及び
１３６（第３ｅ図）の変形である。 チェーン１５２の各々の修正された段１５４では、４（
＜板６３の区域の上を延び、それから隔たる矩形のポリ
シリコン区ｌｌ！１０８が設けられている。 区域１０８は導体８２と一体に形成することが好ましい
。次に絶縁層（図に示してない）を区域１０８の」ニに
デポジットし、次に第ルベルの金属層１５６を区域１０
８の士を延びる様に形成づる。 複数個の接点１５８を形成して、区［１０８及び層１５
６に電気接続する。別の絶縁層（図に示してない）を層
１５６の上に形成し、その後第２レベルの金属層１６０
をこの絶縁層のトに形成する。 層１６０がバイア１６２によっ゛（Ｖ レール８８Ｓ に接続される。 区域１０８及び金属層１５６が接点１５８によって電気
的に結合される。節の静電容量に対する区域１０８及び
層１５６の寄与はＵ１コである。従って、図示のＭ／′
Ｉ造の増分的な静電容量は、（１）区１或１０８と基板
６３の間の静雷容ｔ６と、（２）層１５６と層１６０の
間の静電容量との相である。静電容ｆｆ１１はチェーン
１０４（第３ｂ）から求めることが出来るから、各段１
５４に対しＵ １ｌｌｌｌ定された合８１の静電容量か
ら、既知の静電容量１を減Ｏすることにより、静電容量
２を計９することが出来る。 第４図には本発明の組合せインバータ・チェーン及びリ
ング発振器が全体的に２００で示されている。リング発
１に６２００が一連のインバータ段２０２を持ち、その
各々が第１図に示すＣＭＯＳトランジスタの対１２、並
びに第３ａ図乃至第３（）図に示した１つの段６２，１
０６，１１２，１２４．１３８．１４４又は１５４に対
応する。インバータ段２０２が第１図に示す様に直列接
続される。各々のインバータ段２０２が供給電圧源すな
わちＶ ２０４及びアース源すなわちＶ ２０ｃｃ
ｓｓ６に共通に接続される。入力端子２
０８がスイッチング・トランジスタ２１０を介して節２
１２に接続される。１１５２１２が１番目のインバータ
段２ｏ２の入力に接続される。スイッチング・トランジ
スタ２１０の制御電極２１４がスイッチング信号端子２
１６に接続される。 最後のインバータ段２０２の出、力がリング・バッファ
２１８に結合される。リング・バッファ２１８は第１図
のバッファ４４と類似してＪ３つ、リング発振：Ｓを分
離する為に、ぞれ自体の′Ｍ電圧源図に示してない）を
持っている。リング・バッファ２１８の出ノ〕が節２２
０に接続される。節２２ｏが出力端子２２２に接続され
ると共に、第２のスイッチング・トランジスタ２２４を
介して選択的にＩＤ２１２にも接続される。スイッチン
グ・１−ランジスタ２２４の制御Ｉ電極２２６がインバ
ータ２２８の出力に接続される。インバータ２２８の入
力がスイッチング信号端子２１６に）ａ続される。 この為、リング発振器２００は、スイッチング信”ｉ
Ｓの１直に応じて、線形インバータ・チェーンとして又
はリング発振器として動作し１Ｆ？る。制御電極２１４
が付勢される様なスイッチング信号Ｓであれば、制御電
極２２６は付勢されない。従って、トランジスタ２１０
がオンで、トランジスタ２２４がオフである。この状態
では、回路は第１図に示すインバータ・チェーンになる
。スイッチング信号Ｓの反対の値になると、トランジス
タ２１０がオフであり、トランジスタ２２４がオンであ
る。この状態では、回路２００がリング発振器として動
作し、節２２０及び２１２の間の接続によって形成され
たリングに沿って、信号が連続的に伝搬１Ｊる。電圧信
号が節２２０を通過する度に、そのことが出力Ｇ −Ｔ
２２２で感知される。 第４図に示づ回路の夫々の形式には利点がある。 インバータ・チェーンとして構成した時、レールからレ
ールへ伝搬する信号が出力バッド２２２で感知される。 この形式のインバータ・チェーンの静電容１ｊが、チェ
ーンが通す供給電流並びに伝搬１Ｊる信号のｒ定の周波
数の関数として測定される。 バッファ２１８は、リング形式で毎回のバスの時に信号
の曲線が反転する様に、３個又は別の奇数個のインバー
タ段であることが好ましいが、このバッフ？に帰因１す
る電流は、バッフＩの影響を除外する為に、単独のブロ
ックから得られる。試験される装置がＣＭ ＯＳ装置で
ある場合、得られた静電容１６は、クローバ−電流を考
慮に入れる為に、約６す６少％＜する。この形式【ま１
Ｍ波数ｒを持つ周！ｎ的な強３１１関数を入力信号とし
て使うことが出来る。 リング発振器として構成された時、選ばれた周波数「の
正確な値を確認することが出来る。、線形形式の場合と
同じく、静電容部は式１＝ＣＶｒから１９られる。こ）
で■は一定であり、Ｉ及びｒを測定する。セントリー二
重テスターの様な高速ディジタル・テスターを使って、
リングに沿って信号を伝搬さＵる時の迂延を測定するこ
とが出来、次にそれを使って周波数を求めることが出来
る。 Ｃ対ｆのグラフでは、高い精瓜で１点をこ［ｒｌづるこ
とが出来、そこから原点を通る様に直線を引くことが出
来る。この線」この他の点は、回路を線形形式のモード
で動作させることによって１９られる。 １が０ＭＯ３装置のクローバ−電流成分を含むから、得
られた静電容ｉｄは、６％と云う様な一定の係数だけ減
少する。これによってＩ／ｆ線の勾配が６％低下する。 好ましい実施例では、第３ａ図乃〒第３ｑ図に示す各々
のインバータ・チェーンを１個の試験バ−の上に第４図
に示す回路２００に従って接続し、７個の組合せインバ
ータ・チェーン／リング発振器回路を形成することが出
来る。ｖｓｓ、ｖｃｃ’入力信号及びＳ信号は全てのイ
ンバータ・チェーンで共右にする。この為、差別的負荷
を設けた全てのインバータ・チェーンに対するデータを
同時に収集することが出来、種々の回路の素子からの増
分的な静電容量を敏速に確認することが出来る。 要約すれば、超大規模集積回路の装置の静電容量を敏速
に決定する方法と装置を説明した。インバータ・チェー
ン又はリング発条器に信号を伝搬させることにより、Ｕ
路仝体、従って各段の静電容ωを決定することが出来る
。試験する段がＣＭＯＳインバータである場合、クロー
バ−電流に対する一定の定数を差引くことにより、静電
容量に−Ａｆｆ正確な数値を求めることが出来る。基本
の又は基準のインバータ・チェーンに対する静電容量が
決定された時、装置の特定の素子の増分的な静電容量を
求める為に、変更したインバータ・チェーンの静電容量
を使うことが出来る。こうすることにより、装置の各々
の部品の静電容量の敏速で正確な特徴づけを確かめるこ
とが出来る。最後に、インバータ・チェーンの初年から
リング発振′ｌｊｉ［−ドヘ任意に切換えることが出来
る様な組合せインバータ・チェーン／リング発振器回路
を説明したが、これはフェムトファラッド未満の静電容
量の測定を史に容易にするものである。 本発明を特定の実施例について説明したが、特許請求の
範囲によって定められた本発明の範囲内で、種々の変更
を加えることが出来ることは云うまでもない。 以上の説明に１１０達して、更に下記の項を開示する。 （１） 電界効果トランジスタ装置の静電容量を測定
する方法に於て、複数個の装置を直列に接続し、予定の
周波数を持つ電気信号を前記装置の中に伝搬させ、前記
信号を装置に伝搬させるのに必要な、前記装置に送出さ
れた電流を測定し、前記周波数及び電流に基づいて装置
の静電容量を計口する工程を含む方法。 （２） 第（１）項に記載した方法に於て、更に、複
数個の第２の装置を直列に接続し、該第２の装置は、装
置の静電容量を変える少なくとも１つの選ばれた素子を
別として、前記装置と同様であり、第２の装置に電気信
号を伝搬させるのに要する、装置に送出された第２の電
流を測定し、第２の電流及び周波数に基づいて、第２の
装置の第２の静電容量を計算し、前記第２の静電容量に
依存して第２の装置の静電容量を計算する工程を含む方
法。 （３） 第（２）項に記載した方法に於て、更に、前
記装置及び前記第２の装置を半導体本体の面に形成する
工程を会む方法。 （４） 集積回路を設！ｒｌする際に電界効果トラン
ジスタ装置の古漬性寄与を確認する方法に於て、複数個
の前記装置をリングに接続し、各々の装置の出力を次の
装置の入力に結合して、該装置を介して信号を伝搬させ
ることが出来る様にし、前記リングに沿って電気信号を
複数回伝搬させ、リング内のある場所に於ける相次ぐ信
号′バスの間の遅延を測定して周波数を求め、信号を伝
搬させることに応答して、供給源から装置に送出された
Ｔｉ流を測定し、得られた周波数及び電流と既知の一定
の電圧の関数として、装置の静電容量をｄ算する工程を
含む方法。 （５） 第（４）項に記載した方法に於て、■を供給
源から送出された電流、Ｃを静電容は、■を一定の供給
電圧、ｆを測定された周波数として、装置の静雷容ｄが
式１＝ＣＶｆに従ってｆｆｔ ｆ２される方法。 （６） 第（４）項に記載した方法に於て、更に、入
力及び出力を持つ装置の線形チェーン形式を作る為に、
装置のリングを１点で切断し、予定の周波数を持つ信号
を前記装置に伝搬させ、信号を装置に伝搬させるのに要
する、装置に送出された電流を測定し、測定された電流
及び前記周波数に、基づいて各々の装置の静電容量を計
ｑする工程を含む方法。 （７） 第（４）項に記載した方法に於て、更に、人
力及び出力を持つ装置の線形チェーン形式を作る為に、
装置のリングを１点で切断し、萌記装肩にイ二号を伝搬
さけ、前記信号を装置に伝搬させる為に要−する時間を
測定し、測定された時間に填づいＣ各々の装置の静電容
量を計算する工程を含む方法。 （８） 第（４１Ｊｉ’ｊに記載した方法に於て、前
記複数個の装置と同数の護！！１個の第２の装置を製造
し、各々の第２の装置は静電客間を追加する様な少なく
と６１つの索ｒを含む装置で構成されており、前記第２
の装置を第２のリングに接続し、前記第２のリングに信
号を複数回伝搬させ、前記第２のリング内の１点に於け
る相次ぐ信号パスの間の遅延を測定しＣ周波数を求め、
第２のリングを伝搬りる信号の電流を測定し、得られた
周波数及び既知の一定の電圧及び電流の関数として、第
２の装置の静電容部を計算し、前記装置及び前記第２の
装置の計算された静電容量に応答して、前記素子の合φ
竹寄与をＳｌＯする工程を含む方法。 （９） 各々のトランジスタ装置がＰチャンネル及び
Ｎチャンネルを持っていて、各チャンネルが・ノース及
びドレインを持ち、Ｐチャンネル制■電極がＮチャンネ
ル制御２ＩＩ電極と並列に第１の節に接続され、Ｐヂ１
１ンネル・ソース及びＮヂトンネル・ドレインが第２の
節に接続され、Ｐチー）・ンネル・ドレインが供給型Ｉ
ｆの源に接続され、Ｎヂ１１ンネル・ソースがアースに
接続される様な相補形ゲート絶縁電界効果トランジスタ
装賀の静電容量を測定する方法に於て、最後の装置を除
く各々の装置に対し、該装置の第２の節を次の装置の第
１の節に接続し、１番目の装置の第１の節を入力信１号
源に接続し、最後の装置の第２の節を出力端子に結合し
、予定の周波数を持つ信号を前記１番目の装ｄに入力し
、前記信号を前記最後の装置に至るまで前記装置に伝昭
さぜ、該信号に応答しく、供給電圧から前記装置に送出
された電流を測定し、測定された電流及び周波数を用い
て前記装置の静電容量を泪算する工程を含む方法。 （１０）第（９）ＴＯに記載した方法に於て、前記装置
のＰチ１アンネル及びＮチ１／ンネルの両方を通って供
給電圧の源からアースへ流れるクローバ−電流を計算し
、前記装置の静雷容聞容吊を計算する際にクローバ−電
流を用いる工程を含む方法。 （１１） 電流通路及び制御３Ｉ＋電極を持つ少なく
とも１つのトランジスタを有する電界効果トランジスタ
装置の静電容量を測定する方法に於て、１番目の電界効
果トランジスタ装置１置のａ、ＩＩ ｆｉｌｌ電極を入
力信号ＪＱｉ、：接続し、各装置の電流通路を供給電圧
の源に結合し、前記１番目の装置から始めて、複数個の
ＩＩ１１様な電界効果トランジスタ装置を初め及び終り
を持つプＩ−ンに直列接続し、各装置の電流通路の第１
の節を次の装置のυ１１１１電極に接続し、入力信号源
からの予定の周波数を持つ入力信号を最後のＳ！置の第
１の節まで前記チェーンに伝搬させ、該イ二号の伝送に
Ｊ：つでケじた電圧源からの電流を測定し、測定された
゛電流及び周波数の関数として、萌記装胃の静１゛６容
吊を計算する工程を含む方法。 （１２） 第（１１）梢に記載した方法に於て、前記
装ｊ１がＮ ｆ−ｐンネル７ｆｉ界効果ｉ〜ランジスタ
及びＰブＶンネルｉｌｊ界効果トランジスタで構成され
、各トランジスタ１．１電流通路及び制御電極を持ら、
更に方法が、ぞの１１テ流通路を直り１」に接続するこ
とを含み、装置の第１の節が電流通路の間に設置ノられ
、供給電圧の源をＰチャンネル電流通路を介して第１の
節に接続し、アースのソースをＮ′ｆ−ヤンネル電流通
路を介して第１の節に接続し、更に、両方の電流通路が
導電しでいる時刻にＰチ（・ンネル及びＮチャンネル電
流通路を通って流れるり目−バー市流を計算し、計重さ
れたり０−バー電流の関数として装「ｌの静電容Ｒの１
１１定鎮を減少ザる工程を含む方法。 （１３）第（１１）項に記載した方法に於て、各々の当
該第２の装置の静電容量が各々の前記゛電界効果トラン
ジスタ装置より一層大ぎくなる様に、大々前記電界効果
トランジスタ装置に対して追加したｈＹｉ光を持つ複数
個の第２の電界効果トランジスタ装置を第２のチェーン
に直列接続し、供給電圧の源を各々の装置に接続し、前
記第２のブ１−ンに信号を伝搬させ、信号が装置を伝搬
りることによって供給雷丹の源から生ずる第２の電流を
測定し、第２の電流及び周波数の関数として第２の装置
の静電容ｈ１を５１０し、萌記装ｄの計のされた静電容
聞及び前記第２の装置の４棹された静電容量を利用して
、装置の静電容Ｙに対する追加した構造の奇〜を見付け
る工程を含む方法。 （１４）第（１３）項に記載した方法に於て、各々の装
置及び各々の第２の装置に対し、半導体本体の面にＰチ
ヤンネル及びＮチャンネル電流通路を形成し、該電流通
路の上を伸びるゲート導体を形成し、Ｎチャンネル及び
Ｐチャンネル・トランジスタを接続する第２の導体を形
成し、最後の装置及び最後の第２の装置を除外して、次
の装置のゲート導体に第２の導体を接続する工程を含む
方法。 （１５）第（１４）項に記載した方法に於て、更に、各
々の第２の装置に対し、前記半導体本体の面の上にある
第２の導体の面積を増加し、第２の導体の増加した面積
と半導体本体の相互作用から生ずる静電容；６の増分を
計算する工程を含む方法。 （１６）第（１４）項に記載した方法に於て、更に、各
々の第２の装置に対し、半導体本体に前記トランジスタ
から離しであるＳ電型の領域を拡散し、第３の導体から
少なくとも１つの第２のゲート導体を、前記領域から隔
ｌこってその上を伸びる様にし、前記第２のゲート導体
と前記領域の相Ｔｔ、ｆｌ用による各々の第２の装置の
静電容量を４算する“に稈を含む方法。 （１７）第（１４）項に記載した方法に於て、更に、各
々の第２の装ｄに対し、前記トランジスタから離して第
１の導電型のタンク領域を拡散し、該タンク領域内に第
２の導電型のし・−１−を拡散し、少なくとも１つの第
２のゲート導体を、前記モー１−から隔て）その上に形
成してゲート導体に接続し、前記第２のゲート導体とタ
ンク領域及びモートとの相互作用による各々の第２の装
置の静電容４ｉを計算する工程を含む方法。 （１８）第（１４）項に記載した方法に於て、更に、各
々の第２の装置に対し、第２の導体の別の部分を半導体
本体の面の上に形成し、少なくとも１つの別の導体を前
記別の部分から隔て）その上に形成し、前記別の部分及
び前記別の導体の相互作用によって生ずる静電容がを計
器する工程を含む方法。 （１９） 第（１８）項に記載した方法に於て、更に
、完全に前記別の部分の上を伸びる第３の導体を形成し
、該第３の導体を前記別の部分に接触させ、前記第３の
導体から隔て）その上に第４の導体を形成し、第３の導
体及び第４の導体の相互作用によって生ずる静電容ＦＡ
ｔｉ＋算する工程を含む方法。 （２０） 第Ｃ１１）項に記載した方法に於て、更に
、最後の装置の出力をバッファに接続し、前記供給電圧
の源とは別個の電圧源から前記バッフ？に電力を供給す
る工程を含む方法。 （２１） 第（２０）墳に記載した方法に於て、更に
、奇数個のインバータ段でバッファを形成する工程を含
む方法。 （２２） 第（２０）項に記載した方法に於て、更に
、前記バッファと同様な単独バッファを形成し、該Ｊｉ
１独バッファを通って伝搬する信号による第２の゛電流
を測定し、前記電流から前記第２の電流を減口して、装
置を通る補正電流を求める１、程を含む方法。 （２３）電界効果トランジスタ装置の静電容量を測定す
る装置に於て、入力及び出力を持っていて、直列に接続
された複数個の前記トランジスタ装置と、前記入力に結
合されていて信号を発生する信号源と、前記装置に接続
されていて、１該Ｓ！置が前記信号を伝搬することが出
来る様にする供給電圧の源と、前記入力から前記出力ま
で前記装置を通って前記信号を伝搬さぜるのに要する電
流を測定する計器とを有し、前記装置の静電容量が１Ｉ
ｉａ記測定された電流に基づいて計算される装置。 （２４）第（２３）項に記載した装置に於て、前記装置
がリングに接続されており、任意の装置の出力が次の装
置の入力に結合され、１ｆｔ目の前記装置は入力を持ち
、第１のスイッチが最後の入力をｔγｌ記信号源に結合
し、前記リングを選択的に間開りる為に前記リングに第
２のスイッチが挿入され、制御装置が前記第１及び第２
のスイッチに結合され、該ｆ１１１ｗＪ装置は前記スイ
ッチを反対に作動して、測定する装置が、前記リングに
信号を伝搬させる時の遅延による周波数及び前記電流を
測定することによって、静電容量を確認する為にリング
として、又は前記入力にｐ定の周波数を持つ信号を導入
すると共に、該仁「シを前記出力に伝送する峙に前、２
装置に流れる電流を測定することによって、静電容部を
確認する為の線形チェーン形式として動性することを選
択することが出来る様にした装装置。 （２５） 第（２４）項に記載した装置に於て、前記
リングに挿入されたバッフ？を有し、該バッファが奇数
個のインバータ段を持っている装置。 （２６）第（２４）項に記載したＨ Ｆｆに於て、前記
線形形式を使って、前記入力に信号を導入し、該信号を
前記出力に伝搬させる時のが延を測定することによって
、静電著聞を確認することが出来る様にした装置。 （２７）第（２３）項に記載した装置に於て、各々の前
記装置が電流通路を直列に接続した１対の相補形ゲート
絶縁電界効果トランジスタで構成される装置。 （２８）第（２１）項に記載した装置に於て、前記装置
が′＃、導体本体の面に形成されており、各々の装置は
、ゲート、電流通路、ソース及びドレインを１）ら、該
ドレインが第１の導体によって第１の節に接続されてい
るＮチャンネル絶縁ゲー１〜電界効未トランジスタと、
ゲート、電流通路、ソース及びドレインを清ら、当該Ｐ
チャンネル・ソースがｉｙＪ記第１の導体によって前記
第１の節に接続されている１つチャンネル絶縁ゲート電
界効果トランジスタとを有し、各々のゲートは各々の電
流通路から隔て）それに重なるゲート導体によって形成
され、前記Ｐ ’ｆ−ｔｔンネル・トランジスタのゲー
トが前記ゲート導体を介して前記Ｎチ１７ンネル・トラ
ンジスタのゲートに接続され、更に、第３の導体が最後
の装置を除く各々の装置の第１の節を次の装置のゲート
導体に接続し、前記Ｐブトンネル・トランジスタのドレ
インが供給電圧の源に接続され、前記Ｎチャンネル・ト
ランジスタのソースが７−スに接続されている装置。 （２９）第（２３）項に記載した装置に於て、前記装置
の数が約４００である装置。 （３０） 第（２３）項に記載した装置に於て、何れ
も、各々の当該第２の装置が装δの静電著聞に寄与する
少ｈ ＜とｂｌつの追加の素子を持つ点で、前記電界効
果１ヘランジスタ装鱈と異なる様な複数個の第２の電Ｗ
効果トランジスタ装置を右し、該第２の装置は前記装置
と同様な形で接続されており、前記装置の第１の静″惠
容醸が、信号を伝１１１ｉさせる時に前記複数個の装置
が通づ゛電流の測定値から導き出され、各々の前記第２
の装置の第２の静電容量が、信号を伝搬させる時の前記
複数個の第２の装置を通る電流から導き出され、前記第
２の装置の静電容ｌｉ１に対ｉＪる前記追加の素子の寄
与が、前記第１の静電容１通及び前記第２の静電容量を
用いて８１０される装置。 （３１）第（２３）項に記載したｉ４置に於て、前記複
数個の電１／、ｌ効！Ｊ！１−ランジスタ装置及び同じ
数の複ａ ｆｉｌｌの第２のトランジスタが半導体本体
の面に形成されてＪ３す、前記第２のトランジスタ装置
は前記装置と同様な形に接続されているが、前記５ＡＭ
に比べた１）ｔ１記第２の装置の合計の静′心容吊を変
更する様イＣ少なくと５１つの選ばれた素子の点て前記
トランジスタ装置と異なっており、前記第２の装置の第
２の静電容Ｍは、チェーン形式の前記第２の装置に信号
を伝搬さＵる０４νの信号電流及び予定の信号周波数か
ら、又はリング形式で前ａｉＥリングに沿って信号を伝
搬させる詩の遅延及び信号電流による）１．１波数から
δ１算され、前記少なくとも１つの素子ににる静電容量
の寄与が、前記１Ａ置の静電容ｊｄ及び第２の装置の静
電容量から構成される装置。 （３２）第（３１）項に記載した装置に於て、前記少な
くとも１つの素子が、前記面から隔て・その］−に形成
された導電材料の区域で構成され、該区域が前記第３の
導体に接続され、前記区域を使って、前記本体に対する
ゲート導体の静電容量を５１０７７６装胃。 （３３）第（３２）項に記載した装置に於て、前記区域
、前記グー１−導体及び前記第３の々休が一体のポリシ
リコン導体で構成されている装置。 （３４）第（３２） Ｉｆｉに記載した装置に於て、各
／２の第２の装Ｖｉが、前記Ｖ−域に接続されていてそ
の１−を伸びる第１の導電層、該第１の導電層から隔た
って王の上を伸びる第２の導電層を持ち、前記第１の導
電層に対する前記第２の導電層の静電容量を計算づる装
置。 （３５）第（３４）項に記載した装置に於て、前記第１
及び第２の導電層が金属で構成される装置。 （３６）第（３１）項に記載した装置に於て、前記少な
くとも１つの素子が、前記１−ランジスタから隔て）前
記本体の中に形成されたある導電型のモートで構成され
、少なくとも１つの第２のゲート導体は、前記モートか
ら隔たってその上を伸びる、幅寸法よりも何倍かの艮ざ
寸法を持ち、前記第２のゲート導体が前記第３の導体に
接続されて、前記モートに対づる前記第２のゲート導体
の静電容量が１１算される様にした装置。 （３７）第（３６）項に記載した装置に於て、各々の前
記第２の装置が、前記ある導電型とは反対の導′、４Ｕ
型のタンク領域を持ら、該タンク領域が前記モートを取
囲んでいる装置。 （３８）第（３６）項に記載した装置に於て、前記第２
のゲート導体、０ζｆ記第３の導体及び前記ゲート導体
がポリシリコンの一体の部分で構成されている装ｆｆｆ
ａ （３９）第（３１）項に記載した装置に於て、少なくと
も１つの素子が前記面から隔たってその上を伸びる導電
材料の区域で構成され、該区域が前記トランジスタから
隔たっていて前記第３の導体に接続され、導電層が前記
区域から隔たってその上を伸びていて、前記区域及び前
記導電層の間の？ｉ？’電容聞が３１算される様にした
装置。 （４０） 第（３９）項に記載した装置に於て、前記
区域がポリシリコンで構成され、前記導電層が金属で構
成される装置。 （４１）第（３１）項に記載した５Ａ胃に於て、前記少
なくとも１つの別の素子が、前記トランジスタから隔た
った場所で前記本体内に形成されたある導電型のモート
で構成され、導電材料の区域が該モートから隔たってそ
の上を伸び、前記区域が前記第３の導体に接続され、前
記区域及び前記モートの間の静電容量が計算される様に
した装置。 （４２）第（４１）項に記載した装置に於て、前記区域
がポリシリコンで構成される装置。
ンジスタのチャンネル幅、Ｋ′はゲート酸化物の厚さ及
びチャンネル領域の」ンダクタンスに関係する定数であ
る。 上の式では、次の様な仮定をした。Ｋ’ （Ｗ／し）
及びＶ、が両方のトランジスタで同じであり、有効な電
流に対してりＯ−バー電流が小さいと云うことである。 （信号が伝搬しない時の）スタンバイ電流はＭ？Ｊ２１
．得ると決定された。 所定の方法及び設計に対し、Ｋ′、ｖｔ及びＷ／Ｌは固
定である。ｖｃＣは一定の供給電圧である。 従って、所定の方法及び設計に対し、クローバ−電流は
合Ｓ１負冑静電容聞の−・定の分数の様になる。 Ｋ′及びｖｔに変化があれば、２次効果が生ずる。 −膜内にＸは、バークレイ所在のカリフォルニア・ユニ
バーシティがライセンスを持ち、業界で広く使われてい
る回路干デル用計ｎ機プログラムである５ＰＩＣＥによ
るシミュレーションから、約６％であることが判ってい
る。従って、この発明の線形インバータ・チェーン又は
リング発振器方法の何れかで計算した、各段１２に対す
る合計静電容量は、正確な値を出す為には、約６％減少
１べぎである。 ’ｃｃ電流の正確な測定の為、第１図に示す様に、４０
０個の装置と云う様な多数の装置１２を直列接続すべき
である。チェーン全体の静電容υを前に述べた様に式１
−ＣＶｆに従って計算する。１個の装Ｖ１１２に対する
静電容量を得るには、チェーンの合計静電容量をこのチ
ェーンにある装置の数で単に除す。［？がＣＭＯＳトラ
ンジスタの対である場合、この数字を約６％減少して、
クローバ−電流を考慮に入れる。 前に述べた様に、静電容量の従来のある計算は、伝搬遅
延に基づいている。この伝搬遅延がチェーン内にある各
装置のＲＣ時定数に関係する。従って、測定には、各装
置のＣの変動だけでなく、装置の等価抵抗の変動によっ
ても、誤差が入り込む。 他方、この発明の測定方法は、装置だけの静電容量に頼
っている。この方法は装置の静″市容ｊｌＩに流れ込み
又はそれから流れ出る合計１の電荷を測定し、関係する
静電容量の充電／放電時開に較べて長いＪ１間にわたる
平均として、その結果（９られる充電電流を求める。従
って、この発明の方法は一層正確である。 装置全体の測定値を求めることが重要であるだけでなく
、装置内の各素子の全体に対する容量性寄与を求めるこ
とも必要である。こういうデータは、第１図に示す回路
の様に、半導体本体の面に基本装置のチェーンを作り、
同じ面に修正された装置の同様なチェーンを形成するこ
とによって得られる。各チェーンにある修正された装置
は、ある選ばれた素子が基本装置と異なっている。−膜
内に、この選ばれた素子を基本装置の構造に追加して、
ＶＳＬＩ装とに通常見られる素子の容量性寄与のモデル
を作る。装置の特定の素子の容量性寄与を確認する為に
、基本装置を種々の形で修正する様子を示す為、第３ａ
図乃至第３ｇ図には、２１木装胃（第３ａ図）及び修正
された装置（第３８乃至第３ｄ図）のインバータ・チェ
ーンの小さな一部分が示されている。 第３８について説明すると、試験バーの平面図の小さな
区域が示されており、基準又は基本のインパーク・チェ
ーン６ｏの幾つかの段が示されている。この発明に従っ
て製造された１つの試験バーでは、基本のインバータ・
チェーン６０が、４００段と云う様に、既知の多数の段
６２を持つことが好ましい。基準装置構造６２は、設計
により、使われる０ＭＯ８装置の静電容ｌｌ！が最小限
である様な一番ｆ１ｇ甲なインバータ段である。 第３ａ図では、各インバータ段６２が、第１図に示す０
Ｍ０８段又は装置１２に対応する。チェーン６０が第１
図の様に電気接続される。基準のインバータ・チェーン
６０がＰ形半導体基板６３に形成され、この基板は各段
６２に対するＮ形タンク６４が形成されている。各々の
装置に対し、Ｎ形領１６６がＰ形基板６３に拡散される
。Ｐ影領域７０／）（Ｎ形タンク６４に拡散される。 ０ＭＯ８の８対のトランジスタ１４．１６に対するポリ
シリコン・ゲート導体７４が形成される。 ゲート導体７４は一端にＰチャンネル制ｔｉｌｌ Ｓｆ
ｆ極７６を持ら、他端にＮチャンネル制御２ＩＩ電極７
８を持っている。ゲート導体７４が、電極７６．７８の
下にある適当な厚さのゲート酸化物（図に示してない）
によって半導体膓板７２から隔てられていると共に、−
ｉ厚手のフィールド酸化物により、基板の他の部分から
隔てられている。 ゲート導体７４を形成すると同時に、接ｖｃ脣休８２を
デポジットするが、これはポリシリコンでグーｉ−導体
７４と一体に形成することが好ましい。 導体７４ど同じく、中間の絶縁層（図面に示してない）
が導体８２を基板６３の表面から分離する。 導体８２が導体７４から球根６３を横切って前段６２に
１ａ続される。 ゲート導体７４をデポジットした後、適当な厚さを持つ
絶縁層（図に示してない）を全面の上にデポジットする
。後で更に具体的に説明するが、この後種々の１ｇ点を
絶縁層の表面にあけてその下にある構造に達する様にす
る。 次に、各段６２に対する導体８４を）徒続する電流通路
、２列の段６２に対する１つのＶ。０レール８６及び２
ＩＪすの段６２に対する１つのＶ レールＳ ８８を含めて、第ルベルの金属構造が絶縁層の」に形成
される。接続導体８４が、Ｎチャンネル・トランジスタ
１６のドレイン３４に対する接点９０に入り込み、ポリ
シリコン導体８２と９２の所で接触する。更に導体８４
がＰチャンネル・トランジスタ１４のソース２２に対す
る接点９４人り込む。 ＶｃＣレール８６が９６の所でＰチャンネル・ドレイン
１８に接触する。０．レール８６が接点９８でタンク領
域６４とも接融する。これはＰヂ１？ンネル・トランジ
スタが導通する為には、拡散領１７０とタンク６４の間
の電圧の差が０になるべきであるから、Ｐチヤンネル・
］・ラランジッタ１の正しいり」作が出来る様にする為
である。この点で、タンク６４にＮ＋財形拡散１００を
形成して、ダイオードが形成されない様に】る。各々の
段６２に対し、■ｓｓレール８８がＮヂ１！ンネル・ト
ランジスタ１６のソース３６に１０２で接触方る。 次に第３ｂ図について説明すると、＞３木のインバータ
・チェーン６ｏに対する第１の変形が１０４に示されて
いる。インバータ・チェーン１０４は、こ）で説明する
伯のインバータ・チェーンと１１＋’ｉ様に、基準チＴ
−ン６０と同じ半導体試験バーに形成することが好まし
い。チェーン１０４は複数個の同一の段１０６で構成さ
れており、これらの段は、ある選ばれた修正された秦子
を除くと、その形成の仕方も接続も基本の段６２（３８
図）と同一である。修正された又は差別的な負荷をつけ
る各々のチェーンには、基本のチェーン６０に１史すれ
るのと同じ段数を使うことが好ましい。 各々の段１０６で、ポリシリコン導体８２が予定；ｄだ
け広げられて、矩形区１／ｊ、１ｏ８を持つ様にする。 区域１０８は基板６３から適当な厚さの絶縁体（図面に
示してないンによって隔てられている。区域１０８は導
体８２と一体に形成することが好ましく、タンク６４及
びトランジスタ１４゜１６からは、それとの目立った’
ｆＪｍ性の相ｎ作用を防止する位に十分隔たっている。 段１０６を含むチェーン１０４を５２４）で、ゲート導
体８２と半導体本体６３の間の増分的な静電容＠＆ＫＯ
する。 第３Ｃ図について説明すると、別の修正されたインバー
タ・ｆ−ｘ−ン１１０が示されでいる。チ１−ン１１０
ｉ、ｔ？ｕ数個の修正された段又は装置１１２Ｔ：構成
されている。各段１１２は４木の段６２（第３ａ図）と
同様であるが、次に述べる様な追加の、ｔｒを持つ。Ｎ
形モー１〜１１４を基板６３に拡散する。複数個の第２
のゲート導体１１６をモート１１４を横切って形成し、
モートからは適当なゲート絶縁層（図に示してない）に
よって隔てる。第２のゲート導体１１６は、何れも、そ
の良さ寸法がその幅寸法を大幅に越える様に形成さ゛れ
る。こうすることにより、ゲート７８の形を近似し、領
１ａ６６に対するゲート７８の審理性寄与のモデルとす
る。幅の狭い導体１１６を使って、幅が一層大きい導体
に於ける程重賞ではない様なフリンジ効果を達成する。 段１１２を完成する為、モー１−１．１４が１対の接点
１１８によってＶ しＳ −ル８８に接続される。導体１１６が導体１２０を介し
て導体８２に接続され、導体８２，１１６゜１２０はポ
リシリコンで一体に形成することが好ましい。 第３．ｄ図には、チェーン１１０（第３Ｃ図）に対する
変形としての修正された装置のインバータ・チェーン１
２２が示されている。インバータ・チェーン１２２は複
数個の段１２４で構成され、その各々が、Ｐ形拡散領域
７０に対するグート７６の装置の静電容量に対する寄与
のモデルとなる様に設計されている。Ｎ形タンク６４が
タンク領ｊ或１２６を含む様に修正されている。Ｐ形拡
散領Ｌｕ！７ｏに対応する様に、領域１２６の中心にＰ
形モート１２８が拡散される。モート１２８の上に適当
なゲート絶縁体図に示してないをデポジットした後、複
数個の第２のゲート導体１３０をモート１２８の上を延
びる様に形成し、こうしてＰ形ゲート電極７６に対応す
る様にする。第３ｃ図の第２のゲート導体１１６と同じ
く、導体１３０は幅を狭くして、ＦＥＴゲートに伴なう
フリンジ効末のモデルとする。導体１３２が導体１３０
を導体８２に接続し、導体８２．１３０及び１３２はポ
リシリコンで一体に形成することが好ましい。 モート１２８が接点１３４を介してＶｃｏレール８６に
接続される。 第３ｅ図には、チェーン１０４（第３ｂ図）に対する変
形としての修正された装置のインバータ・チェーン１３
６が部分的に示されている。実際、２つのチェーン１０
４及び１３６を一緒に使って、ポリシリコン導体８２に
対する第ルベルの金属の容吊性奇与のモ、デルとツる。 段１０６（第３ｂ図）と同じく、チェーン１３６の各段
１３８はポリシリコン導体の延長区域１０８を持ち、こ
れは導体８２と一体に形成することが好ましい。区１１
０８は絶縁層によってＵｎ６３から隔てられている。ｉ
！′Ｉ電′Ｐｙ４１４０が区域１０８の上を一体に伸び
る様に形成される。層１４０がｖＳ、レール８８の一体
の延長部であることが好ましく、ｒＪ１０８からは適当
な絶縁層（図に示してない）によって隔てられている。 チェーン１３６を伝搬する信号が、（１）基板６３に対
する区域１０８の静電容酢と、（２）層１４０に対する
区１１０８の相７７ｆ＋川ににる静電容艶とにより、電
流ｌ。Ｃを生ずる。静電容耐１はチェーン１０４（第３
ｂ図）から得られ、従って、この変形で測定された装ｄ
１個当たりの合計の静電容量から、静電古漬１を減算す
ることにより、静電容ＦＩＳ２を針筒することが出来る
。 第３ｆ図には、差別的にｃ１荷を設ける別のチェーン１
４２の一部分が示されている。チェーン１４２の各段１
４４は、基本構造の他に、基板６３のＮ形タンク６４か
ら隔たる区域内に形成されたＰ形モート１４６を持って
いる。ポリシリコンの矩形区域１４８が導体８２からモ
ート１４６の上を一体に延びる。区［１４８及びモート
１４６が適当な絶縁層、好まししくはフィールド酸化物
にＪ：って隔てられている。モート１４６が接点１５０
によってｖ３３レール８８に接続される。 インバータ・ヂｊ−ン１４２は、フリンジ効果及びＮ形
タンク６４の効果を除外して、領域７０に対する導体８
２の、装置の静電容ｈ）に対する寄与のモデルとなって
いる。 第３９図には、第２レベルの金属の彰彎のモデルとして
のインバータ・チェーン１５２の一部分が示されている
。チェーン１５２は、チェーン１０４（第３ｂ図）及び
１３６（第３ｅ図）の変形である。 チェーン１５２の各々の修正された段１５４では、４（
＜板６３の区域の上を延び、それから隔たる矩形のポリ
シリコン区ｌｌ！１０８が設けられている。 区域１０８は導体８２と一体に形成することが好ましい
。次に絶縁層（図に示してない）を区域１０８の」ニに
デポジットし、次に第ルベルの金属層１５６を区域１０
８の士を延びる様に形成づる。 複数個の接点１５８を形成して、区［１０８及び層１５
６に電気接続する。別の絶縁層（図に示してない）を層
１５６の上に形成し、その後第２レベルの金属層１６０
をこの絶縁層のトに形成する。 層１６０がバイア１６２によっ゛（Ｖ レール８８Ｓ に接続される。 区域１０８及び金属層１５６が接点１５８によって電気
的に結合される。節の静電容量に対する区域１０８及び
層１５６の寄与はＵ１コである。従って、図示のＭ／′
Ｉ造の増分的な静電容量は、（１）区１或１０８と基板
６３の間の静雷容ｔ６と、（２）層１５６と層１６０の
間の静電容量との相である。静電容ｆｆ１１はチェーン
１０４（第３ｂ）から求めることが出来るから、各段１
５４に対しＵ １ｌｌｌｌ定された合８１の静電容量か
ら、既知の静電容量１を減Ｏすることにより、静電容量
２を計９することが出来る。 第４図には本発明の組合せインバータ・チェーン及びリ
ング発振器が全体的に２００で示されている。リング発
１に６２００が一連のインバータ段２０２を持ち、その
各々が第１図に示すＣＭＯＳトランジスタの対１２、並
びに第３ａ図乃至第３（）図に示した１つの段６２，１
０６，１１２，１２４．１３８．１４４又は１５４に対
応する。インバータ段２０２が第１図に示す様に直列接
続される。各々のインバータ段２０２が供給電圧源すな
わちＶ ２０４及びアース源すなわちＶ ２０ｃｃ
ｓｓ６に共通に接続される。入力端子２
０８がスイッチング・トランジスタ２１０を介して節２
１２に接続される。１１５２１２が１番目のインバータ
段２ｏ２の入力に接続される。スイッチング・トランジ
スタ２１０の制御電極２１４がスイッチング信号端子２
１６に接続される。 最後のインバータ段２０２の出、力がリング・バッファ
２１８に結合される。リング・バッファ２１８は第１図
のバッファ４４と類似してＪ３つ、リング発振：Ｓを分
離する為に、ぞれ自体の′Ｍ電圧源図に示してない）を
持っている。リング・バッファ２１８の出ノ〕が節２２
０に接続される。節２２ｏが出力端子２２２に接続され
ると共に、第２のスイッチング・トランジスタ２２４を
介して選択的にＩＤ２１２にも接続される。スイッチン
グ・１−ランジスタ２２４の制御Ｉ電極２２６がインバ
ータ２２８の出力に接続される。インバータ２２８の入
力がスイッチング信号端子２１６に）ａ続される。 この為、リング発振器２００は、スイッチング信”ｉ
Ｓの１直に応じて、線形インバータ・チェーンとして又
はリング発振器として動作し１Ｆ？る。制御電極２１４
が付勢される様なスイッチング信号Ｓであれば、制御電
極２２６は付勢されない。従って、トランジスタ２１０
がオンで、トランジスタ２２４がオフである。この状態
では、回路は第１図に示すインバータ・チェーンになる
。スイッチング信号Ｓの反対の値になると、トランジス
タ２１０がオフであり、トランジスタ２２４がオンであ
る。この状態では、回路２００がリング発振器として動
作し、節２２０及び２１２の間の接続によって形成され
たリングに沿って、信号が連続的に伝搬１Ｊる。電圧信
号が節２２０を通過する度に、そのことが出力Ｇ −Ｔ
２２２で感知される。 第４図に示づ回路の夫々の形式には利点がある。 インバータ・チェーンとして構成した時、レールからレ
ールへ伝搬する信号が出力バッド２２２で感知される。 この形式のインバータ・チェーンの静電容１ｊが、チェ
ーンが通す供給電流並びに伝搬１Ｊる信号のｒ定の周波
数の関数として測定される。 バッファ２１８は、リング形式で毎回のバスの時に信号
の曲線が反転する様に、３個又は別の奇数個のインバー
タ段であることが好ましいが、このバッフ？に帰因１す
る電流は、バッフＩの影響を除外する為に、単独のブロ
ックから得られる。試験される装置がＣＭ ＯＳ装置で
ある場合、得られた静電容１６は、クローバ−電流を考
慮に入れる為に、約６す６少％＜する。この形式【ま１
Ｍ波数ｒを持つ周！ｎ的な強３１１関数を入力信号とし
て使うことが出来る。 リング発振器として構成された時、選ばれた周波数「の
正確な値を確認することが出来る。、線形形式の場合と
同じく、静電容部は式１＝ＣＶｒから１９られる。こ）
で■は一定であり、Ｉ及びｒを測定する。セントリー二
重テスターの様な高速ディジタル・テスターを使って、
リングに沿って信号を伝搬さＵる時の迂延を測定するこ
とが出来、次にそれを使って周波数を求めることが出来
る。 Ｃ対ｆのグラフでは、高い精瓜で１点をこ［ｒｌづるこ
とが出来、そこから原点を通る様に直線を引くことが出
来る。この線」この他の点は、回路を線形形式のモード
で動作させることによって１９られる。 １が０ＭＯ３装置のクローバ−電流成分を含むから、得
られた静電容ｉｄは、６％と云う様な一定の係数だけ減
少する。これによってＩ／ｆ線の勾配が６％低下する。 好ましい実施例では、第３ａ図乃〒第３ｑ図に示す各々
のインバータ・チェーンを１個の試験バ−の上に第４図
に示す回路２００に従って接続し、７個の組合せインバ
ータ・チェーン／リング発振器回路を形成することが出
来る。ｖｓｓ、ｖｃｃ’入力信号及びＳ信号は全てのイ
ンバータ・チェーンで共右にする。この為、差別的負荷
を設けた全てのインバータ・チェーンに対するデータを
同時に収集することが出来、種々の回路の素子からの増
分的な静電容量を敏速に確認することが出来る。 要約すれば、超大規模集積回路の装置の静電容量を敏速
に決定する方法と装置を説明した。インバータ・チェー
ン又はリング発条器に信号を伝搬させることにより、Ｕ
路仝体、従って各段の静電容ωを決定することが出来る
。試験する段がＣＭＯＳインバータである場合、クロー
バ−電流に対する一定の定数を差引くことにより、静電
容量に−Ａｆｆ正確な数値を求めることが出来る。基本
の又は基準のインバータ・チェーンに対する静電容量が
決定された時、装置の特定の素子の増分的な静電容量を
求める為に、変更したインバータ・チェーンの静電容量
を使うことが出来る。こうすることにより、装置の各々
の部品の静電容量の敏速で正確な特徴づけを確かめるこ
とが出来る。最後に、インバータ・チェーンの初年から
リング発振′ｌｊｉ［−ドヘ任意に切換えることが出来
る様な組合せインバータ・チェーン／リング発振器回路
を説明したが、これはフェムトファラッド未満の静電容
量の測定を史に容易にするものである。 本発明を特定の実施例について説明したが、特許請求の
範囲によって定められた本発明の範囲内で、種々の変更
を加えることが出来ることは云うまでもない。 以上の説明に１１０達して、更に下記の項を開示する。 （１） 電界効果トランジスタ装置の静電容量を測定
する方法に於て、複数個の装置を直列に接続し、予定の
周波数を持つ電気信号を前記装置の中に伝搬させ、前記
信号を装置に伝搬させるのに必要な、前記装置に送出さ
れた電流を測定し、前記周波数及び電流に基づいて装置
の静電容量を計口する工程を含む方法。 （２） 第（１）項に記載した方法に於て、更に、複
数個の第２の装置を直列に接続し、該第２の装置は、装
置の静電容量を変える少なくとも１つの選ばれた素子を
別として、前記装置と同様であり、第２の装置に電気信
号を伝搬させるのに要する、装置に送出された第２の電
流を測定し、第２の電流及び周波数に基づいて、第２の
装置の第２の静電容量を計算し、前記第２の静電容量に
依存して第２の装置の静電容量を計算する工程を含む方
法。 （３） 第（２）項に記載した方法に於て、更に、前
記装置及び前記第２の装置を半導体本体の面に形成する
工程を会む方法。 （４） 集積回路を設！ｒｌする際に電界効果トラン
ジスタ装置の古漬性寄与を確認する方法に於て、複数個
の前記装置をリングに接続し、各々の装置の出力を次の
装置の入力に結合して、該装置を介して信号を伝搬させ
ることが出来る様にし、前記リングに沿って電気信号を
複数回伝搬させ、リング内のある場所に於ける相次ぐ信
号′バスの間の遅延を測定して周波数を求め、信号を伝
搬させることに応答して、供給源から装置に送出された
Ｔｉ流を測定し、得られた周波数及び電流と既知の一定
の電圧の関数として、装置の静電容量をｄ算する工程を
含む方法。 （５） 第（４）項に記載した方法に於て、■を供給
源から送出された電流、Ｃを静電容は、■を一定の供給
電圧、ｆを測定された周波数として、装置の静雷容ｄが
式１＝ＣＶｆに従ってｆｆｔ ｆ２される方法。 （６） 第（４）項に記載した方法に於て、更に、入
力及び出力を持つ装置の線形チェーン形式を作る為に、
装置のリングを１点で切断し、予定の周波数を持つ信号
を前記装置に伝搬させ、信号を装置に伝搬させるのに要
する、装置に送出された電流を測定し、測定された電流
及び前記周波数に、基づいて各々の装置の静電容量を計
ｑする工程を含む方法。 （７） 第（４）項に記載した方法に於て、更に、人
力及び出力を持つ装置の線形チェーン形式を作る為に、
装置のリングを１点で切断し、萌記装肩にイ二号を伝搬
さけ、前記信号を装置に伝搬させる為に要−する時間を
測定し、測定された時間に填づいＣ各々の装置の静電容
量を計算する工程を含む方法。 （８） 第（４１Ｊｉ’ｊに記載した方法に於て、前
記複数個の装置と同数の護！！１個の第２の装置を製造
し、各々の第２の装置は静電客間を追加する様な少なく
と６１つの索ｒを含む装置で構成されており、前記第２
の装置を第２のリングに接続し、前記第２のリングに信
号を複数回伝搬させ、前記第２のリング内の１点に於け
る相次ぐ信号パスの間の遅延を測定しＣ周波数を求め、
第２のリングを伝搬りる信号の電流を測定し、得られた
周波数及び既知の一定の電圧及び電流の関数として、第
２の装置の静電容部を計算し、前記装置及び前記第２の
装置の計算された静電容量に応答して、前記素子の合φ
竹寄与をＳｌＯする工程を含む方法。 （９） 各々のトランジスタ装置がＰチャンネル及び
Ｎチャンネルを持っていて、各チャンネルが・ノース及
びドレインを持ち、Ｐチャンネル制■電極がＮチャンネ
ル制御２ＩＩ電極と並列に第１の節に接続され、Ｐヂ１
１ンネル・ソース及びＮヂトンネル・ドレインが第２の
節に接続され、Ｐチー）・ンネル・ドレインが供給型Ｉ
ｆの源に接続され、Ｎヂ１１ンネル・ソースがアースに
接続される様な相補形ゲート絶縁電界効果トランジスタ
装賀の静電容量を測定する方法に於て、最後の装置を除
く各々の装置に対し、該装置の第２の節を次の装置の第
１の節に接続し、１番目の装置の第１の節を入力信１号
源に接続し、最後の装置の第２の節を出力端子に結合し
、予定の周波数を持つ信号を前記１番目の装ｄに入力し
、前記信号を前記最後の装置に至るまで前記装置に伝昭
さぜ、該信号に応答しく、供給電圧から前記装置に送出
された電流を測定し、測定された電流及び周波数を用い
て前記装置の静電容量を泪算する工程を含む方法。 （１０）第（９）ＴＯに記載した方法に於て、前記装置
のＰチ１アンネル及びＮチ１／ンネルの両方を通って供
給電圧の源からアースへ流れるクローバ−電流を計算し
、前記装置の静雷容聞容吊を計算する際にクローバ−電
流を用いる工程を含む方法。 （１１） 電流通路及び制御３Ｉ＋電極を持つ少なく
とも１つのトランジスタを有する電界効果トランジスタ
装置の静電容量を測定する方法に於て、１番目の電界効
果トランジスタ装置１置のａ、ＩＩ ｆｉｌｌ電極を入
力信号ＪＱｉ、：接続し、各装置の電流通路を供給電圧
の源に結合し、前記１番目の装置から始めて、複数個の
ＩＩ１１様な電界効果トランジスタ装置を初め及び終り
を持つプＩ−ンに直列接続し、各装置の電流通路の第１
の節を次の装置のυ１１１１電極に接続し、入力信号源
からの予定の周波数を持つ入力信号を最後のＳ！置の第
１の節まで前記チェーンに伝搬させ、該イ二号の伝送に
Ｊ：つでケじた電圧源からの電流を測定し、測定された
゛電流及び周波数の関数として、萌記装胃の静１゛６容
吊を計算する工程を含む方法。 （１２） 第（１１）梢に記載した方法に於て、前記
装ｊ１がＮ ｆ−ｐンネル７ｆｉ界効果ｉ〜ランジスタ
及びＰブＶンネルｉｌｊ界効果トランジスタで構成され
、各トランジスタ１．１電流通路及び制御電極を持ら、
更に方法が、ぞの１１テ流通路を直り１」に接続するこ
とを含み、装置の第１の節が電流通路の間に設置ノられ
、供給電圧の源をＰチャンネル電流通路を介して第１の
節に接続し、アースのソースをＮ′ｆ−ヤンネル電流通
路を介して第１の節に接続し、更に、両方の電流通路が
導電しでいる時刻にＰチ（・ンネル及びＮチャンネル電
流通路を通って流れるり目−バー市流を計算し、計重さ
れたり０−バー電流の関数として装「ｌの静電容Ｒの１
１１定鎮を減少ザる工程を含む方法。 （１３）第（１１）項に記載した方法に於て、各々の当
該第２の装置の静電容量が各々の前記゛電界効果トラン
ジスタ装置より一層大ぎくなる様に、大々前記電界効果
トランジスタ装置に対して追加したｈＹｉ光を持つ複数
個の第２の電界効果トランジスタ装置を第２のチェーン
に直列接続し、供給電圧の源を各々の装置に接続し、前
記第２のブ１−ンに信号を伝搬させ、信号が装置を伝搬
りることによって供給雷丹の源から生ずる第２の電流を
測定し、第２の電流及び周波数の関数として第２の装置
の静電容ｈ１を５１０し、萌記装ｄの計のされた静電容
聞及び前記第２の装置の４棹された静電容量を利用して
、装置の静電容Ｙに対する追加した構造の奇〜を見付け
る工程を含む方法。 （１４）第（１３）項に記載した方法に於て、各々の装
置及び各々の第２の装置に対し、半導体本体の面にＰチ
ヤンネル及びＮチャンネル電流通路を形成し、該電流通
路の上を伸びるゲート導体を形成し、Ｎチャンネル及び
Ｐチャンネル・トランジスタを接続する第２の導体を形
成し、最後の装置及び最後の第２の装置を除外して、次
の装置のゲート導体に第２の導体を接続する工程を含む
方法。 （１５）第（１４）項に記載した方法に於て、更に、各
々の第２の装置に対し、前記半導体本体の面の上にある
第２の導体の面積を増加し、第２の導体の増加した面積
と半導体本体の相互作用から生ずる静電容；６の増分を
計算する工程を含む方法。 （１６）第（１４）項に記載した方法に於て、更に、各
々の第２の装置に対し、半導体本体に前記トランジスタ
から離しであるＳ電型の領域を拡散し、第３の導体から
少なくとも１つの第２のゲート導体を、前記領域から隔
ｌこってその上を伸びる様にし、前記第２のゲート導体
と前記領域の相Ｔｔ、ｆｌ用による各々の第２の装置の
静電容量を４算する“に稈を含む方法。 （１７）第（１４）項に記載した方法に於て、更に、各
々の第２の装ｄに対し、前記トランジスタから離して第
１の導電型のタンク領域を拡散し、該タンク領域内に第
２の導電型のし・−１−を拡散し、少なくとも１つの第
２のゲート導体を、前記モー１−から隔て）その上に形
成してゲート導体に接続し、前記第２のゲート導体とタ
ンク領域及びモートとの相互作用による各々の第２の装
置の静電容４ｉを計算する工程を含む方法。 （１８）第（１４）項に記載した方法に於て、更に、各
々の第２の装置に対し、第２の導体の別の部分を半導体
本体の面の上に形成し、少なくとも１つの別の導体を前
記別の部分から隔て）その上に形成し、前記別の部分及
び前記別の導体の相互作用によって生ずる静電容がを計
器する工程を含む方法。 （１９） 第（１８）項に記載した方法に於て、更に
、完全に前記別の部分の上を伸びる第３の導体を形成し
、該第３の導体を前記別の部分に接触させ、前記第３の
導体から隔て）その上に第４の導体を形成し、第３の導
体及び第４の導体の相互作用によって生ずる静電容ＦＡ
ｔｉ＋算する工程を含む方法。 （２０） 第Ｃ１１）項に記載した方法に於て、更に
、最後の装置の出力をバッファに接続し、前記供給電圧
の源とは別個の電圧源から前記バッフ？に電力を供給す
る工程を含む方法。 （２１） 第（２０）墳に記載した方法に於て、更に
、奇数個のインバータ段でバッファを形成する工程を含
む方法。 （２２） 第（２０）項に記載した方法に於て、更に
、前記バッファと同様な単独バッファを形成し、該Ｊｉ
１独バッファを通って伝搬する信号による第２の゛電流
を測定し、前記電流から前記第２の電流を減口して、装
置を通る補正電流を求める１、程を含む方法。 （２３）電界効果トランジスタ装置の静電容量を測定す
る装置に於て、入力及び出力を持っていて、直列に接続
された複数個の前記トランジスタ装置と、前記入力に結
合されていて信号を発生する信号源と、前記装置に接続
されていて、１該Ｓ！置が前記信号を伝搬することが出
来る様にする供給電圧の源と、前記入力から前記出力ま
で前記装置を通って前記信号を伝搬さぜるのに要する電
流を測定する計器とを有し、前記装置の静電容量が１Ｉ
ｉａ記測定された電流に基づいて計算される装置。 （２４）第（２３）項に記載した装置に於て、前記装置
がリングに接続されており、任意の装置の出力が次の装
置の入力に結合され、１ｆｔ目の前記装置は入力を持ち
、第１のスイッチが最後の入力をｔγｌ記信号源に結合
し、前記リングを選択的に間開りる為に前記リングに第
２のスイッチが挿入され、制御装置が前記第１及び第２
のスイッチに結合され、該ｆ１１１ｗＪ装置は前記スイ
ッチを反対に作動して、測定する装置が、前記リングに
信号を伝搬させる時の遅延による周波数及び前記電流を
測定することによって、静電容量を確認する為にリング
として、又は前記入力にｐ定の周波数を持つ信号を導入
すると共に、該仁「シを前記出力に伝送する峙に前、２
装置に流れる電流を測定することによって、静電容部を
確認する為の線形チェーン形式として動性することを選
択することが出来る様にした装装置。 （２５） 第（２４）項に記載した装置に於て、前記
リングに挿入されたバッフ？を有し、該バッファが奇数
個のインバータ段を持っている装置。 （２６）第（２４）項に記載したＨ Ｆｆに於て、前記
線形形式を使って、前記入力に信号を導入し、該信号を
前記出力に伝搬させる時のが延を測定することによって
、静電著聞を確認することが出来る様にした装置。 （２７）第（２３）項に記載した装置に於て、各々の前
記装置が電流通路を直列に接続した１対の相補形ゲート
絶縁電界効果トランジスタで構成される装置。 （２８）第（２１）項に記載した装置に於て、前記装置
が′＃、導体本体の面に形成されており、各々の装置は
、ゲート、電流通路、ソース及びドレインを１）ら、該
ドレインが第１の導体によって第１の節に接続されてい
るＮチャンネル絶縁ゲー１〜電界効未トランジスタと、
ゲート、電流通路、ソース及びドレインを清ら、当該Ｐ
チャンネル・ソースがｉｙＪ記第１の導体によって前記
第１の節に接続されている１つチャンネル絶縁ゲート電
界効果トランジスタとを有し、各々のゲートは各々の電
流通路から隔て）それに重なるゲート導体によって形成
され、前記Ｐ ’ｆ−ｔｔンネル・トランジスタのゲー
トが前記ゲート導体を介して前記Ｎチ１７ンネル・トラ
ンジスタのゲートに接続され、更に、第３の導体が最後
の装置を除く各々の装置の第１の節を次の装置のゲート
導体に接続し、前記Ｐブトンネル・トランジスタのドレ
インが供給電圧の源に接続され、前記Ｎチャンネル・ト
ランジスタのソースが７−スに接続されている装置。 （２９）第（２３）項に記載した装置に於て、前記装置
の数が約４００である装置。 （３０） 第（２３）項に記載した装置に於て、何れ
も、各々の当該第２の装置が装δの静電著聞に寄与する
少ｈ ＜とｂｌつの追加の素子を持つ点で、前記電界効
果１ヘランジスタ装鱈と異なる様な複数個の第２の電Ｗ
効果トランジスタ装置を右し、該第２の装置は前記装置
と同様な形で接続されており、前記装置の第１の静″惠
容醸が、信号を伝１１１ｉさせる時に前記複数個の装置
が通づ゛電流の測定値から導き出され、各々の前記第２
の装置の第２の静電容量が、信号を伝搬させる時の前記
複数個の第２の装置を通る電流から導き出され、前記第
２の装置の静電容ｌｉ１に対ｉＪる前記追加の素子の寄
与が、前記第１の静電容１通及び前記第２の静電容量を
用いて８１０される装置。 （３１）第（２３）項に記載したｉ４置に於て、前記複
数個の電１／、ｌ効！Ｊ！１−ランジスタ装置及び同じ
数の複ａ ｆｉｌｌの第２のトランジスタが半導体本体
の面に形成されてＪ３す、前記第２のトランジスタ装置
は前記装置と同様な形に接続されているが、前記５ＡＭ
に比べた１）ｔ１記第２の装置の合計の静′心容吊を変
更する様イＣ少なくと５１つの選ばれた素子の点て前記
トランジスタ装置と異なっており、前記第２の装置の第
２の静電容Ｍは、チェーン形式の前記第２の装置に信号
を伝搬さＵる０４νの信号電流及び予定の信号周波数か
ら、又はリング形式で前ａｉＥリングに沿って信号を伝
搬させる詩の遅延及び信号電流による）１．１波数から
δ１算され、前記少なくとも１つの素子ににる静電容量
の寄与が、前記１Ａ置の静電容ｊｄ及び第２の装置の静
電容量から構成される装置。 （３２）第（３１）項に記載した装置に於て、前記少な
くとも１つの素子が、前記面から隔て・その］−に形成
された導電材料の区域で構成され、該区域が前記第３の
導体に接続され、前記区域を使って、前記本体に対する
ゲート導体の静電容量を５１０７７６装胃。 （３３）第（３２）項に記載した装置に於て、前記区域
、前記グー１−導体及び前記第３の々休が一体のポリシ
リコン導体で構成されている装置。 （３４）第（３２） Ｉｆｉに記載した装置に於て、各
／２の第２の装Ｖｉが、前記Ｖ−域に接続されていてそ
の１−を伸びる第１の導電層、該第１の導電層から隔た
って王の上を伸びる第２の導電層を持ち、前記第１の導
電層に対する前記第２の導電層の静電容量を計算づる装
置。 （３５）第（３４）項に記載した装置に於て、前記第１
及び第２の導電層が金属で構成される装置。 （３６）第（３１）項に記載した装置に於て、前記少な
くとも１つの素子が、前記１−ランジスタから隔て）前
記本体の中に形成されたある導電型のモートで構成され
、少なくとも１つの第２のゲート導体は、前記モートか
ら隔たってその上を伸びる、幅寸法よりも何倍かの艮ざ
寸法を持ち、前記第２のゲート導体が前記第３の導体に
接続されて、前記モートに対づる前記第２のゲート導体
の静電容量が１１算される様にした装置。 （３７）第（３６）項に記載した装置に於て、各々の前
記第２の装置が、前記ある導電型とは反対の導′、４Ｕ
型のタンク領域を持ら、該タンク領域が前記モートを取
囲んでいる装置。 （３８）第（３６）項に記載した装置に於て、前記第２
のゲート導体、０ζｆ記第３の導体及び前記ゲート導体
がポリシリコンの一体の部分で構成されている装ｆｆｆ
ａ （３９）第（３１）項に記載した装置に於て、少なくと
も１つの素子が前記面から隔たってその上を伸びる導電
材料の区域で構成され、該区域が前記トランジスタから
隔たっていて前記第３の導体に接続され、導電層が前記
区域から隔たってその上を伸びていて、前記区域及び前
記導電層の間の？ｉ？’電容聞が３１算される様にした
装置。 （４０） 第（３９）項に記載した装置に於て、前記
区域がポリシリコンで構成され、前記導電層が金属で構
成される装置。 （４１）第（３１）項に記載した５Ａ胃に於て、前記少
なくとも１つの別の素子が、前記トランジスタから隔た
った場所で前記本体内に形成されたある導電型のモート
で構成され、導電材料の区域が該モートから隔たってそ
の上を伸び、前記区域が前記第３の導体に接続され、前
記区域及び前記モートの間の静電容量が計算される様に
した装置。 （４２）第（４１）項に記載した装置に於て、前記区域
がポリシリコンで構成される装置。
第１図は本発明のインバータ・チェーンの回路図、第２
図は相補形絶縁ゲート電界効果トランジスタ装置の時間
に対する電圧及び電流のグラフで、入力端子、出力電圧
及びりｉコーバー電流を示している。第３ａ図乃至第３
ｑ図は本発明の基本装置及び修正された装置で構成され
るインバータ・チェーンの一部分の著しく拡大した簡略
平面図で、追加の静電容量に寄与する素子によってこれ
らの装置に差別的な負荷を設けたことを示している。 第４図は本発明の組合せインバータ・チェーン及びリン
グ発撮各の回路図である。
図は相補形絶縁ゲート電界効果トランジスタ装置の時間
に対する電圧及び電流のグラフで、入力端子、出力電圧
及びりｉコーバー電流を示している。第３ａ図乃至第３
ｑ図は本発明の基本装置及び修正された装置で構成され
るインバータ・チェーンの一部分の著しく拡大した簡略
平面図で、追加の静電容量に寄与する素子によってこれ
らの装置に差別的な負荷を設けたことを示している。 第４図は本発明の組合せインバータ・チェーン及びリン
グ発撮各の回路図である。
Claims (2)
- （１）電界効果トランジスタ装置の静電容量を測定する
方法に於て、複数個の電界効果トランジスタ装置を直列
に接続し、予定の周波数を持つ電気信号を前記装置の中
に伝搬させ、前記信号を電界効果トランジスタ装置に伝
搬させるのに必要な、前記装置に送出された電流を測定
し、前記周波数及び電流に基づいて装置の静電容量を計
算する諸工程を含む方法。 - （２）電界効果トランジスタ装置の静電容量を測定する
装置に於て、複数のトランジスタ装置に対して入力及び
出力を持つていて、直列に接続された複数個の前記トラ
ンジスタ装置と、前記入力に結合されていて信号を発生
する信号源と、前記トランジスタ装置に接続されていて
、該トランジスタ装置が前記信号を伝搬することが出来
る様にする供給電圧源と、前記入力から前記出力まで前
記トランジスタ装置を通って前記信号を伝搬させるのに
要する電流を測定する計器とを有し、前記トランジスタ
装置の静電容量が前記測定された電流に基づいて計算さ
れる装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/893,054 US4795964A (en) | 1986-08-01 | 1986-08-01 | Method and apparatus for measuring the capacitance of complementary field-effect transistor devices |
| US893054 | 1986-08-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6338174A true JPS6338174A (ja) | 1988-02-18 |
| JP2617479B2 JP2617479B2 (ja) | 1997-06-04 |
Family
ID=25400949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62190574A Expired - Fee Related JP2617479B2 (ja) | 1986-08-01 | 1987-07-31 | 電界効果トランジスタ装置の静電容量を測定する方法と装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4795964A (ja) |
| JP (1) | JP2617479B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009521124A (ja) * | 2005-12-21 | 2009-05-28 | エヌエックスピー ビー ヴィ | 入力／出力回路の遅延を求める方法及び電子装置 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5355037A (en) * | 1992-06-15 | 1994-10-11 | Texas Instruments Incorporated | High performance digital phase locked loop |
| US6069849A (en) * | 1996-09-17 | 2000-05-30 | Xilinx, Inc. | Method and system for measuring signal propagation delays using the duty cycle of a ring oscillator |
| US6233205B1 (en) | 1996-09-17 | 2001-05-15 | Xilinx, Inc. | Built-in self test method for measuring clock to out delays |
| US5790479A (en) * | 1996-09-17 | 1998-08-04 | Xilinx, Inc. | Method for characterizing interconnect timing characteristics using reference ring oscillator circuit |
| US6144262A (en) * | 1996-09-17 | 2000-11-07 | Xilinx, Inc. | Circuit for measuring signal delays of asynchronous register inputs |
| US6232845B1 (en) | 1996-09-17 | 2001-05-15 | Xilinx, Inc. | Circuit for measuring signal delays in synchronous memory elements |
| US6466520B1 (en) | 1996-09-17 | 2002-10-15 | Xilinx, Inc. | Built-in AC self test using pulse generators |
| US6075418A (en) * | 1996-09-17 | 2000-06-13 | Xilinx, Inc. | System with downstream set or clear for measuring signal propagation delays on integrated circuits |
| US6219305B1 (en) | 1996-09-17 | 2001-04-17 | Xilinx, Inc. | Method and system for measuring signal propagation delays using ring oscillators |
| US6028995A (en) * | 1998-03-31 | 2000-02-22 | Lsi Logic Corporation | Method of determining delay in logic cell models |
| US6008666A (en) * | 1998-04-01 | 1999-12-28 | Xilinx, Inc. | Variable-delay interconnect structure for a programmable logic device |
| US6134191A (en) * | 1999-02-26 | 2000-10-17 | Xilinx, Inc. | Oscillator for measuring on-chip delays |
| US6452459B1 (en) | 1999-07-22 | 2002-09-17 | Xilinx, Inc. | Circuit for measuring signal delays of synchronous memory elements |
| US6978229B1 (en) | 1999-11-18 | 2005-12-20 | Pdf Solutions, Inc. | Efficient method for modeling and simulation of the impact of local and global variation on integrated circuits |
| US6449749B1 (en) * | 1999-11-18 | 2002-09-10 | Pdf Solutions, Inc. | System and method for product yield prediction |
| US6475871B1 (en) | 1999-11-18 | 2002-11-05 | Pdf Solutions, Inc. | Passive multiplexor test structure for integrated circuit manufacturing |
| TW464764B (en) * | 2000-06-14 | 2001-11-21 | Faraday Tech Corp | Measurement circuit of chip capacitance |
| US6476632B1 (en) * | 2000-06-22 | 2002-11-05 | International Business Machines Corporation | Ring oscillator design for MOSFET device reliability investigations and its use for in-line monitoring |
| US6333680B1 (en) | 2000-10-02 | 2001-12-25 | International Business Machines Corporation | Method and system for characterizing coupling capacitance between integrated circuit interconnects |
| US6630838B1 (en) | 2001-01-23 | 2003-10-07 | Xilinx, Inc. | Method for implementing dynamic burn-in testing using static test signals |
| US6728647B1 (en) * | 2001-02-21 | 2004-04-27 | Xilinx, Inc. | Determination of capacitances of individual resources in programmable logic devices |
| US7065684B1 (en) | 2002-04-18 | 2006-06-20 | Xilinx, Inc. | Circuits and methods for measuring signal propagation delays on integrated circuits |
| US6980009B2 (en) * | 2003-10-22 | 2005-12-27 | International Business Machines Corporation | Structure for measurement of capacitance of ultra-thin dielectrics |
| JP2010187047A (ja) * | 2009-02-10 | 2010-08-26 | Renesas Electronics Corp | テスト回路、及びテスト方法 |
| US8154309B2 (en) * | 2009-06-23 | 2012-04-10 | International Business Machines Corporation | Configurable PSRO structure for measuring frequency dependent capacitive loads |
| US8456169B2 (en) * | 2010-01-13 | 2013-06-04 | International Business Machines Corporation | High speed measurement of random variation/yield in integrated circuit device testing |
| CN102445644B (zh) * | 2010-10-15 | 2014-02-12 | 中芯国际集成电路制造(北京)有限公司 | Mos器件的spice测试结构 |
| JP2019200147A (ja) * | 2018-05-17 | 2019-11-21 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および容量値測定方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51143370A (en) * | 1975-06-04 | 1976-12-09 | Hitachi Ltd | Circuit for measuring capacitance |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4380707A (en) * | 1980-05-16 | 1983-04-19 | Motorola, Inc. | Transistor-transistor logic input buffer circuit with power supply/temperature effects compensation circuit |
-
1986
- 1986-08-01 US US06/893,054 patent/US4795964A/en not_active Expired - Lifetime
-
1987
- 1987-07-31 JP JP62190574A patent/JP2617479B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51143370A (en) * | 1975-06-04 | 1976-12-09 | Hitachi Ltd | Circuit for measuring capacitance |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009521124A (ja) * | 2005-12-21 | 2009-05-28 | エヌエックスピー ビー ヴィ | 入力／出力回路の遅延を求める方法及び電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4795964A (en) | 1989-01-03 |
| JP2617479B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6338174A (ja) | 電界効果トランジスタ装置の静電容量を測定する方法と装置 | |
| US7099808B2 (en) | Capacitance and transmission line measurements for an integrated circuit | |
| US8847619B2 (en) | Apparatus and methods for through substrate via test | |
| KR100282432B1 (ko) | 티디디비(ｔｄｄｂ) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 ｔｄｄｂ테스트방법 | |
| US6894520B2 (en) | Semiconductor device and capacitance measurement method | |
| KR101149178B1 (ko) | 구성 가능한 링 발진기를 이용한 회로 시뮬레이터 파라미터 추출 | |
| US7973541B2 (en) | Method and apparatus for estimating resistance and capacitance of metal interconnects | |
| US6404222B1 (en) | Chip capacitance measurement circuit | |
| US8098076B2 (en) | Method and apparatus for terminating a test signal applied to multiple semiconductor loads under test | |
| US5212454A (en) | Method and apparatus for selecting and measuring a capacitance from a plurality of interconnected capacitances | |
| JP2002026099A (ja) | エレクトロマイグレーション評価回路 | |
| TWI223368B (en) | Semiconductor characteristic evaluation apparatus | |
| US9194909B2 (en) | Single level of metal test structure for differential timing and variability measurements of integrated circuits | |
| US20050024077A1 (en) | Method and test structures for measuring interconnect coupling capacitance in an IC chip | |
| US6756792B2 (en) | Apparatus for measuring parasitic capacitances on an integrated circuit | |
| US11143690B2 (en) | Testing structure and testing method | |
| JPH07218578A (ja) | ＣＭＯＳ又はＢｉＣＭＯＳ集積回路の欠陥テスト方法及び回路 | |
| Dufaza et al. | Test synthesis for DC test and maximal diagnosis of switched-capacitor circuits | |
| CN116736085A (zh) | 一种电容测试电路及其测试方法 | |
| Goto et al. | Fast and accurate characterizationst of interconnect capacitance network using Degenerated Exhaustive Direct Charge Measurements (DEDCM) | |
| Tsuji et al. | Measurement of MOSFET CV curve variation using CBCM method | |
| US6624651B1 (en) | Kerf circuit for modeling of BEOL capacitances | |
| Nouet et al. | A new test structure for interconnect capacitance monitoring | |
| JP2004356169A (ja) | 容量値測定回路及び半導体装置の評価方法 | |
| US6856143B2 (en) | System and method for measuring a capacitance of a conductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |