CN116736085A - 一种电容测试电路及其测试方法 - Google Patents
一种电容测试电路及其测试方法 Download PDFInfo
- Publication number
- CN116736085A CN116736085A CN202310820763.XA CN202310820763A CN116736085A CN 116736085 A CN116736085 A CN 116736085A CN 202310820763 A CN202310820763 A CN 202310820763A CN 116736085 A CN116736085 A CN 116736085A
- Authority
- CN
- China
- Prior art keywords
- transmission gate
- voltage
- capacitance
- tested
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 144
- 238000010998 test method Methods 0.000 title abstract description 16
- 230000005540 biological transmission Effects 0.000 claims abstract description 236
- 239000003990 capacitor Substances 0.000 claims abstract description 83
- 238000005259 measurement Methods 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 238000000691 measurement method Methods 0.000 description 3
- 101100444142 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) dut-1 gene Proteins 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101100117775 Arabidopsis thaliana DUT gene Proteins 0.000 description 1
- 101150040913 DUT gene Proteins 0.000 description 1
- 101150091805 DUT1 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000014616 translation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本发明提供了一种电容测试电路及其测试方法,所述测试电路包括:充电电压产生电路、QVCM测试电路和待测电容器件;充电电压产生电路包括第一传输门、第二传输门、第一源测量单元和第二源测量单元;第一传输门和第二传输门的输入端分别连接第一源测量单元和第二源测量单元;第一传输门和所述第二传输门的输出端分别连接至第一节点;QVCM测试电路包括第三传输门、第四传输门、第三源测量单元和第四源测量单元;第三传输门和第四传输门的输出端分别连接第三源测量单元和第四源测量单元;第三传输门和第四传输门的输入端分别连接至第二节点;待测电容器件的栅极G端与第二节点连接,待测电容器件的衬底B端、源极S端和漏极D端与第一节点连接。
Description
技术领域
本发明属于芯片测试领域,尤其涉及一种电容测试电路及其测试方法。
背景技术
可在集成电路的设计和制造过程中,电容是绝大多数集成电路芯片中不可或缺的重要元器件。相应地,电容测试也是非常重要的一部分,直接影响着集成电路芯片的性能和质量。在可制造性设计的背景下,为了提高集成电路产品的成品率,缩短成品率成熟周期,业界普遍采用基于特殊设计的测试芯片的测试方法,通过对测试芯片的测试来获取制造工艺和设计成品率改善所必需的数据。将电容测试电路集成到测试芯片中,用以测量目标结构的电容是一种常见的测试方法。
最常见的测试方法即CBCM(Charge Based Capacitance Measurement),特别是用于BEOL(后端)或互连电容(interconnect capacitance)的测量。使用CBCM的方法测试电容时,由于测试电容中存在电荷的泄漏,如果将测到的电流作为充电电流就会出现测定电容值的误差,因此对于飞法(femto farad)级的电容而言(如FEOL capacitance),传统的CBCM的测试方法不能满足测试精度的要求。
相关技术还提出了QVCM(quadrature-clocked voltage-dependent capacitancemeasurement)的测试方法,如图1所示:将多个dut(待测器件)的其中一端并联后,通过时钟T1(CLK_Qm)控制的MOSFET后接安培计Im,还通过时钟T2(CLK-Qp)控制的MOSFET后接安培计Ip,其中时钟T1、T2控制的MOSFET要求完全一致。当在dut1的输入端输入频率为f、振幅为Vamp、偏置电压Vbias的时钟信号时,其他dut的输入端均接地,dut1的电流分别经过时钟电路T1、T2在Im、Ip中测试出来,其中时钟电路T1和T2是反向的,以控制在同一时刻只有一条通路的MOSFET导通,CLK-I为与T1、T2正交的时钟信号,用以对dut进行充放电,充电电流和放电电流经由不同的通路从Im/Ip中测试出来。在CLK-I输入条件下测得的电容值为:
其中Im0、Ip0是所有dut均接地时安培计Im、Ip的值。
上述QVCM的测试方法弥补了CBCM的charge injection(电荷注入)等误差缺陷,成为前端电容测量的主要测试方法。但是仍然存在测量方式较单一,测量精度仍需提高等不足。
因此,如何优化电容测试电路和测试方法,以进一步丰富测量方式和提高测量精度,是亟待解决的问题。
发明内容
本发明是为解决上述现有技术的全部或部分问题,提供了一种电容测试电路和测试方法,以进一步丰富测量方式和提高测量精度。
本发明提供了一种电容测试电路,包括:
充电电压产生电路、QVCM测试电路和待测电容器件;其中,
所述充电电压产生电路包括第一传输门、第二传输门、第一源测量单元和第二源测量单元;其中,所述第一传输门和所述第二传输门的输入端分别对应连接所述第一源测量单元和所述第二源测量单元,所述第一源测量单元和所述第二源测量单元分别用于提供电压;所述第一传输门和所述第二传输门的输出端分别连接至第一节点,所述第一节点用于作为所述充电电压产生电路的电压输出端;所述第一传输门的第一控制端与所述第二传输门的第二控制端连接,所述第一传输门的第二控制端与所述第二传输门的第一控制端连接,所述第一传输门的第一控制端和所述第二传输门的第二控制端用于输入一对相反的第一时钟信号;
所述QVCM测试电路包括第三传输门、第四传输门、第三源测量单元和第四源测量单元;其中,所述第三传输门和所述第四传输门的输出端分别连接所述第三源测量单元和所述第四源测量单元,所述第三源测量单元和所述第四源测量单元分别用于测量电流;所述第三传输门和所述第四传输门的输入端分别连接至第二节点,所述第二节点用于作为所述QVCM测试电路的电压输入端;所述第三传输门的第一控制端与所述第四传输门的第二控制端连接,所述第三传输门的第二控制端与所述第四传输门的第一控制端连接,所述第三传输门的第一控制端和所述第四传输门的第二控制端用于输入一对相反的第二时钟信号;
所述待测电容器件的栅极G端与所述第二节点连接,所述待测电容器件的衬底B端、源极S端和漏极D端与所述第一节点连接。
所述电容测试电路还包括:
不同测试项转换电路,所述充电电压产生电路通过所述不同测试项转换电路与所述待测电容器件连接;
所述不同测试项转换电路配置为:对不同测试项进行转换测试,所述测试项包括门极总电容、门极对衬底的电容和衬底电压下门极对源极及漏极的电容。
所述不同测试项转换电路包括:
第一多路选择器,所述第一多路选择器与每一待测电容器件的衬底B端相连;
第二多路选择器,所述第二多路选择器与每一待测电容器件的源极S端和漏极D端相连;其中,
所述第一多路选择器包括第五传输门和第六传输门,所述第五传输门的输入端连接至所述第一节点,所述第六传输门的输入端连接至Bias电压信号,所述第五传输门和所述第六传输门的输出端与每一待测电容器件的衬底B端相连,所述第五传输门的第一控制端与所述第六传输门的第二控制端连接,所述第六传输门的第二控制端与所述第五传输门的第一控制端连接,所述第五传输门的第一控制端和所述第六传输门的第二控制端用于输入一对相反的第三控制信号;
所述第二多路选择器包括第七传输门和第八传输门,所述第七传输门的输入端连接至第一节点,所述第八传输门的输入端连接至Bias电压信号,所述第七传输门和所述第八传输门的输出端与每一待测电容器件的源极S端和漏极D端相连,所述第七传输门的第一控制端与所述第八传输门的第二控制端连接,所述第八传输门的第二控制端与所述第七传输门的第一控制端连接,所述第七传输门的第一控制端和所述第八传输门的第二控制端用于输入一对相反的第四控制信号。
所述不同测试项转换电路具体配置为:
所述第七传输门导通、第八传输门断开,所述第五传输门导通、第六传输门断开,所述待测电容器件的源极S端、漏极D端和衬底B端共接至第一节点,所述QVCM测试电路在G端测量出门极总电容Cg-g;
所述第七传输门导通、第八传输门断开,所述第五传输门断开、第六传输门导通,所述待测电容器件的源极S端、漏极D端共接至第一节点,所述待测电容器件的衬底B端连接至Bias电压信号,所述QVCM测试电路在栅极G端测量出衬底电压下门极对源极及漏极的电容Cg-sd;
所述第七传输门断开、第八传输门导通,所述第五传输门导通、第六传输门断开,所述待测电容器件的源极S端、漏极D端连接至Bias电压信号,所述待测电容器件的衬底B端连接至第一节点,所述QVCM测试电路在栅极G端测量出门极对衬底的电容Cg-b。如此具体配置所述不同测试项转换电路,在不改变内部芯片结构的基础上,就可以完成门极总电容Cg-g、门极对衬底的电容Cg-b和衬底电压下门极对源极及漏极的电容Cg-sd三个测试项的测试,优化了测试系统,提高了测试效率。
所述电容测试电路还包括:
寻址电路,所述QVCM测试电路通过所述寻址电路与多个待测电容器件连接,所述寻址电路用于选择待测电容器件进行连通测试。
所述寻址电路包括:
至少一个译码器和多个第三多路选择器,所述第三多路选择器的数量与所述待测电容器件的数量相同且一一对应连接;
所述第三多路选择器的输出端与所述待测电容器件的栅极G端连接,每一所述第三多路选择器的两个输入端分别连接至第二节点和Disable信号;
所述译码器的数字信号输入端为X个,X=log2N,且当log2N不是整数时,则X取比log2N大且差值小于1的整数;所述译码器的输出端分别连接到对应的所述第三多路选择器,用于输出选择待测电容器件的选址信号。如此,通过寻址电路的应用一方面可以节约测试芯片中焊盘数量进而大幅度提高测试芯片的面积利用率,另一方面通过独特的电路设置可以使不同QVCM电路单元中的待测电容器件实现并行测试,提高了测试效率。
本发明还提供了一种电容测试方法,利用上述的电容测试电路,对待测电容器件进行电容测试。
所述测试方法包括:
第一源测量单元和第二源测量单元分别提供第一电压VLow和第二电压VHigh,提供频率为f的第一时钟信号以产生第一方波电压,所述第一方波电压的振幅为Vamp、等效电压为Vm、频率为f,其中,
第三源测量单元和第四源测量单元分别进行测量得到第一电流I11和第二电流I21;
第一源测量单元和第二源测量单元分别提供第二电压VHigh和第一电压VLow,提供频率为f的第一时钟信号以产生第二方波电压,所述第二方波电压的振幅为Vamp、等效电压为Vm、频率为f,其中,
第三源测量单元和第四源测量单元分别进行测量得到第三电流I12和第四电流I22;
通过以下公式计算得到待测电容器件的电容值C:
如此,通过交换第一源测量单元和第二源测量单元提供的电压的方式,可以增加测得电流中充放电电流占比,可提升测量精度。
计算得到待测电容器件的电容值C之前,所述电容测试方法还包括:
在等效电压Vm偏置范围内,使用相邻间隔为△V的M个电压分割点等分所述等效电压Vm,M为大于1的整数;
在每一个电压分割点的充电电压振幅Vamp=△V、Vm=-Vmin~Vmax的条件下,在每一个电压分割点计算出对应电压偏置下的电容值。
计算得到待测电容器件的电容值C之后,所述电容测试方法还包括:
根据每个电压分割点的电压与该电压条件下测试计算得出的电容值,绘制出C-V曲线。
在一些实施例中,所述第三源测量单元和所述第四源测量单元分别接地;所述第一时钟信号和所述第二时钟信号的频率相等,相位差为90°。
与现有技术相比,本发明的主要有益效果:
本发明提供了一种电容测试电路,在待测电容器件的衬底B端、源极S端和漏极D端施加方波电压,在待测电容器件的栅极G端测量充放电电流,可以拓展现有QVCM测试电路的应用范围和应用手段,基于电容测试电路相适应的电容测试方法,可以降低工艺造成第一传输门和第二传输门失配对测量的影响,且增加测得电流中充放电电流占比,可提升测量精度。
附图说明
图1为相关技术中QVCM测试方法的测试原理图;
图2为本发明实施例提供的电容测试电路的结构示意图;
图3为本发明另一实施例提供的电容测试电路的结构示意图;
图4为本发明实施例提供的不同测试项转换电路的电路结构图;
图5为本发明实施例提供测试待测器件的Cg-g项电容、Cg-sd项电容和Cg-b项电容的结构简图;
图6为本发明实施例提供的测试方法中第一时钟信号、第二时钟信号、第一方波电压和第二方波电压的示意图;
图7为本发明提供的测试方法中的C-V曲线示意图。
具体实施方式
下面将对本发明具体实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
QVCM(quadrature-clocked voltage-dependent capacitance measurement)是一种先进工艺下常用于获取前端电容C-V曲线的片上电容测量方法,由于其设计简单,原理上测量精度高,故被广泛应用。
QVCM电容测量方法一般的测量方式为在MOSFET的栅极施加小信号方波,在源极、漏极和衬底测量充放电电流,通过电荷守恒计算该偏置电压下的电容。
然而,上述的测量方式过于单一,且测量精度仍需提高。
基于此,参见附图2,本申请提供了一种电容测试电路,包括:
充电电压产生电路10、QVCM测试电路20和待测电容器件30;其中,
充电电压产生电路10包括第一传输门11、第二传输门12、第一源测量单元13和第二源测量单元14;其中,第一传输门11和第二传输门12的输入端分别连接第一源测量单元13和第二源测量单元14,第一源测量单元13和第二源测量单元14分别用于提供电压;第一传输门11和第二传输门12的输出端分别连接至第一节点15,第一节点15用于作为充电电压产生电路10的电压输出端;第一传输门11的第一控制端与第二传输门12的第二控制端连接,第一传输门11的第二控制端与第二传输门12的第一控制端连接,第一传输门11的第一控制端和第二传输门12的第二控制端用于输入一对相反的第一时钟信号;
QVCM测试电路20包括第三传输门21、第四传输门22、第三源测量单元23和第四源测量单元24;其中,第三传输门21和第四传输门22的输出端分别连接第三源测量单元23和第四源测量单元24,第三源测量单元23和第四源测量单元24分别用于测量电流;第三传输门21和第四传输门22的输入端分别连接至第二节点25,第二节点25用于作为QVCM测试电路20的电压输入端;第三传输门21的第一控制端与第四传输门22的第二控制端连接,第三传输门21的第二控制端与第四传输门22的第一控制端连接,第三传输门21的第一控制端和第四传输门22的第二控制端用于输入一对相反的第二时钟信号;
待测电容器件30的栅极G端与第二节点25连接,待测电容器件30的衬底B端、源极S端和漏极D端与第一节点15连接。
这里,源测量单元SMU即源表,同时具有测量和源两种功能,可以同时精确采集和测量电压和/或电流值。源表可以包括电流和电压源,电流和电压测量以及扫描等性能。
参见附图2,CLKa1和CLKa2为一对相反的第一时钟信号,CLKb1和CLKb2为一对相反的第二时钟信号。这里,第一时钟信号可以为控制第一传输门和第二传输门开关的方波;第二时钟信号可以为控制第三传输门和第四传输门开关的方波。
具体的,充电电压产生电路10包含有第一传输门11和第二传输门12,每个传输门有四个端口,其中第一个端口是两个传输门的连接端,第二个端口是时钟信号输入端,第三个端口是激励信号输入端;在激励信号输入端,第一传输门11直接连接第一源测量单元13,并由第一源测量单元13给第一传输门11提供固定点位电压,第二传输门12直接连接第二源测量单元14,并由第二源测量单元14给第二传输门12提供固定点位电压;在时钟信号输入端包含两个非门,在两个非门之间有一根导线连接到两个传输门的第四个端口;两个传输门的连接端用于作为充电电压产生电路10的电压输出端;
QVCM测试电路20包含有两个并联的第三传输门21和第四传输门22,每个传输门有四个端口,其中一端是两个传输门的连接端,另外三个端口分别是时钟信号输入端、测试端、电压输入端;在测试端,第三传输门21直接连接第三源测量单元23,并由第三源测量单元23测电流,第四传输门22直接连接第四源测量单元24,并由第四源测量单元24测电流;在时钟信号输入端包含两个非门,在两个非门之间有一根导线连接到两个传输门的连接端;
待测电容器件的栅极G端与QVCM测试电路的电压输入端连接,待测电容器件的衬底B端、源极S端和漏极D端都连接到电压产生电路的电压输出端。
在一些实施例中,参见附图3,电容测试电路还包括:
不同测试项转换电路40,充电电压产生电路10通过不同测试项转换电路40与待测电容器件30连接;
不同测试项转换电路40配置为:对不同测试项进行转换测试,测试项包括门极总电容Cg-g、门极对衬底的电容Cg-b和衬底电压下门极对源极及漏极的电容Cg-sd。
具体的,待测电容器件和充电电压产生电路之间还设置有不同测试项转换电路,利用不同测试项转换电路,能对待测电容器件的三个测试项:门极总电容Cg-g、门极对衬底的电容Cg-b和衬底电压下门极对源极及漏极的电容Cg-sd,进行转换测试。
在一些实施例中,参见附图4,不同测试项转换电路40包括:
第一多路选择器41,第一多路选择器41与每一待测电容器件30的衬底B端相连;
第二多路选择器42,第二多路选择器42与每一待测电容器件30的源极S端和漏极D端相连;其中,
第一多路选择器41包括第五传输门411和第六传输门412,第五传输门411的输入端连接至第一节点15,第六传输门412的输入端连接至Bias电压信号,第五传输门411和第六传输门412的输出端与每一待测电容器件的衬底B端相连,第五传输门411的第一控制端与第六传输门412的第二控制端连接,第六传输门412的第二控制端与第五传输门411的第一控制端连接,第五传输门411的第一控制端和第六传输门412的第二控制端用于输入一对相反的第三控制信号;
第二多路选择器42包括第七传输门421和第八传输门422,第七传输门421的输入端连接至第一节点15,第八传输门422的输入端连接至Bias电压信号,第七传输门421和第八传输门422的输出端与每一待测电容器件30的源极S端和漏极D端相连,第七传输门421的第一控制端与第八传输门422的第二控制端连接,第八传输门422的第二控制端与第七传输门421的第一控制端连接,第七传输门421的第一控制端和第八传输门422的第二控制端用于输入一对相反的第四控制信号。
这里,多路选择器可以为二选一选择器,例如MUX21选择器。第三控制信号可以用于控制第五传输门和第六传输门开关;第四控制信号用于控制第七传输门和第八传输门开关。
具体的,不同测试项转换电路包括两个多路选择器,其中一个多路选择器与所有待测电容器件的衬底B端相连,另一个多路选择器与所有待测电容器件的源极S、漏极D端相连;每个多路选择器由两个传输门构成,两个传输门的输出端共同连接到待测电容器件,其中一个传输门的输入端连接到Bias电压信号,另一个传输门的输入端连接到充电电压产生电路的电压输出端。
在一些实施例中,参见附图4和附图5,不同测试项转换电路40具体配置为:
第二多路选择器42中第七传输门421导通、第八传输门422断开,第一多路选择器41中第五传输门411导通、第六传输门412断开,待测电容器件30的源极S端、漏极D端和衬底B端共接至第一节点15,QVCM测试电路在G端测量出门极总电容Cg-g;
第二多路选择器42中第七传输门421导通、第八传输门422断开,第一多路选择器41中第五传输门411断开、第六传输门412导通,待测电容器件30的源极S端、漏极D端共接至第一节点15,待测电容器件的衬底B端连接至Bias电压信号,QVCM测试电路在栅极G端测量出衬底电压下门极对源极及漏极的电容Cg-sd;
第二多路选择器42中第七传输门421断开、第八传输门422导通,第一多路选择器41中第五传输门411导通、第六传输门412断开,待测电容器件30的源极S端、漏极D端连接至Bias电压信号,待测电容器件30的衬底B端连接至第一节点15,QVCM测试电路在栅极G端测量出门极对衬底的电容Cg-b。
需要说明的是,衬底电压下门极对源极及漏极的电容Cg-sd中,衬底电压即衬底B端连接的Bias电压信号。
具体的,在利用不同测试项转换电路,切换测试门极总电容Cg-g、门极对衬底的电容Cg-b和衬底电压下门极对源极及漏极的电容Cg-sd时,其对不同测试项的转换方法如下:
定义S、D端多路选择器的数字信号为第一控制信号;B端多路选择器的数字信号为第二控制信号Signal-5,当控制信号的逻辑状态为“1”时,传输门选择连接到第一节点15,接入电容充放电电路中;当控制信号的逻辑状态为“0”时,传输门选择连接到Bias端,Bias端所连焊盘的电压值根据测试项具体选择。待测器件的S、D端多路选择器中连接第一节点15的传输门导通、连接Bias端的传输门断开,B端多路选择器中连接第一节点15的传输门导通、连接Bias端的传输门断开,此时第一控制信号的逻辑状态为“1”、第二控制信号的逻辑状态为“1”,待测电容器件的D、S、B端共接到第一节点15,在G端测量出Cg-g;待测电容器件的S、D端多路选择器中连接第一节点15的传输门导通、连接Bias端的传输门断开,B端多路选择器中连接Bias端的传输门导通、连接第一节点15的传输门断开,此时第一控制信号的逻辑状态为“1”、第二控制信号的逻辑状态为“0”,此时待测电容器件的D、S共接到一个测试点,待测电容器件的B端连接到Bias端,根据Cg-sd测量时对B端电压的要求,对Bias端施加电压Vbias,在G端测量出Cg-sd;待测电容器件的S、D端多路选择器中连接Bias端的传输门导通、连接VE端的传输门断开,B端多路选择器中连接第一节点15的传输门导通、连接Bias端的传输门断开,此时第一控制信号的逻辑状态为“0”、第二控制信号的逻辑状态为“1”,待测电容器件的D、S共接到测试点Bias,根据Cg-b测量时对S、D端电压的要求,对Bias端施加电压Vbias,待测电容器件的B端连接到第一节点15,在B端施加产生的充放电电压,在G端测试点测量出Cg-b。
在一些实施例中,参见附图3,电容测试电路还包括:
寻址电路50,QVCM测试电路20通过寻址电路50与多个待测电容器件30连接,寻址电路50用于选择待测电容器件30进行连通测试。
具体的,待测电容器件设置有多个,则待测电容器件和QVCM测试电路之间还连接有寻址电路,利用寻址电路能选择进行连通测试的待测电容器件。
寻址电路50包括:
至少一个译码器(图中未示出)和多个第三多路选择器51,第三多路选择器51的数量与待测电容器件30的数量相同且一一对应连接;
第三多路选择器51的输出端与待测电容器件30的栅极G端连接,每一第三多路选择器51的两个输入端分别连接至第二节点25和Disable(禁止焊盘)信号;
译码器的数字信号输入端为X个,X=log2N,且当log2N不是整数时,则X取比log2N大且差值小于1的整数;译码器的输出端分别连接到对应的第三多路选择器,用于输出选择待测电容器件的选址信号。
示例性的,当第三多路选择器51的数量为8时,译码器的数字信号输入端为3个。参见附图3,当第三多路选择器51的数量为4时,译码器的数字信号输入端为2个,DUT1、DUT2、DUT3和DUT4分别与4个第三多路选择器连接;当译码器输出一个选址信号时,则对应着唯一一个待测电容器件被选中,该待测器件在构成的等效电压偏置电路中被测试,而其他的多路选择器选择与禁止焊盘(Disable)相连,该焊盘上的电压与充电电压产生电路的电压输出端的电压值一样,使其他待测电容器件上无电压偏置不构成完整的电路通路而不干扰被选中待测电容器件的测试以提升测试精度。参见附图3,当第三多路选择器51的数量为4时,译码器输出的选址信号例如可以为EN_0、EN_1、EN_2、EN_3。
本发明还提供了一种电容测试方法,利用上述的电容测试电路,对待测电容器件进行电容测试。
在一些实施例中,参见附图6,测试方法包括:
第一源测量单元和第二源测量单元分别提供第一电压VLow和第二电压VHigh,提供频率为f的第一时钟信号以产生第一方波电压,第一方波电压的振幅为Vamp、等效电压为Vm、频率为f,其中,
第三源测量单元和第四源测量单元分别进行测量得到第一电流I11和第二电流I21;
第一源测量单元和第二源测量单元分别提供第二电压VHigh和第一电压VLow,提供频率为f的第一时钟信号以产生第二方波电压,第二方波电压的振幅为Vamp、等效电压为Vm、频率为f,其中,
第三源测量单元和第四源测量单元分别进行测量得到第三电流I12和第四电流I22;
示例的情况中可以通过下公式计算得到待测电容器件的电容值C:
如此,通过交换第一源测量单元和第二源测量单元提供的电压的方式,可以增加测得电流中充放电电流占比,可提升测量精度。
这里,频率f例如可以为1MHz,振幅Vamp的范围例如可以为0.05V至1V。
在一些实施例中,计算得到待测电容器件的电容值C之前,电容测试方法还包括:
在等效电压Vm偏置范围内,使用相邻间隔为△V的M个电压分割点等分等效电压Vm,M为大于1的整数;
在每一个电压分割点的充电电压振幅Vamp=△V、Vm=-Vmin~Vmax的条件下,在每一个电压分割点计算出对应电压偏置下的电容值。
在一些实施例中,参见附图7,计算得到待测电容器件的电容值C之后,电容测试方法还包括:
根据每个电压分割点的电压与该电压条件下测试计算得出的电容值,绘制出C-V曲线。
值得注意的是,理论上根据微分的无穷分割原理,△V越小所得的C-V曲线越精确。但是实际测量情况下,△V越小,充电电压频率不变的条件下,充放电电流也越小,由于QVCM本身存在背景噪声电流,若充放电电流小于背景噪声电流,则精度反而下降。所以△V的选取是根据微分原理、充电电压频率以及仿真结果得到的一个经验值,综合上述三个方面的因素,△V例如可以为0.1V。在一些实施例中,△V可根据需求选择调节。上述不同电压偏置下的电容测试方法,使用微分原理的测试方法,可以方便地测试计算出不同电压偏置下待测器件的电容值,能够解决目前集成电路芯片前端电容在不同电压偏置下C-V曲线难以得到的技术难题。
在一些实施例中,第三源测量单元和第四源测量单元分别接地;第一时钟信号和第二时钟信号的频率相等,相位差为90°。
综上,本发明提供了一种电容测试电路,在待测电容器件的衬底B端、源极S端和漏极D端施加方波电压,在待测电容器件的栅极G端测量充放电电流,可以拓展现有QVCM测试电路的应用范围和应用手段,基于电容测试电路相适应的电容测试方法,可以降低工艺造成第一传输门和第二传输门失配对测量的影响,且增加测得电流中充放电电流占比,可提升测量精度。
本发明为了便于叙述清楚而采用的一些常用的英文名词或字母只是用于示例性指代而非限定性解释或特定用法,不应以其可能的中文翻译或具体字母来限定本发明的保护范围。
还需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
Claims (10)
1.一种电容测试电路,其特征在于,包括:
充电电压产生电路、QVCM测试电路和待测电容器件;其中,
所述充电电压产生电路包括第一传输门、第二传输门、第一源测量单元和第二源测量单元;其中,所述第一传输门和所述第二传输门的输入端分别连接所述第一源测量单元和所述第二源测量单元,所述第一源测量单元和所述第二源测量单元分别用于提供电压;所述第一传输门和所述第二传输门的输出端分别连接至第一节点,所述第一节点用于作为所述充电电压产生电路的电压输出端;所述第一传输门的第一控制端与所述第二传输门的第二控制端连接,所述第一传输门的第二控制端与所述第二传输门的第一控制端连接,所述第一传输门的第一控制端和所述第二传输门的第二控制端用于输入一对相反的第一时钟信号;
所述QVCM测试电路包括第三传输门、第四传输门、第三源测量单元和第四源测量单元;其中,所述第三传输门和所述第四传输门的输出端分别连接所述第三源测量单元和所述第四源测量单元,所述第三源测量单元和所述第四源测量单元分别用于测量电流;所述第三传输门和所述第四传输门的输入端分别连接至第二节点,所述第二节点用于作为所述QVCM测试电路的电压输入端;所述第三传输门的第一控制端与所述第四传输门的第二控制端连接,所述第三传输门的第二控制端与所述第四传输门的第一控制端连接,所述第三传输门的第一控制端和所述第四传输门的第二控制端用于输入一对相反的第二时钟信号;
所述待测电容器件的栅极G端与所述第二节点连接,所述待测电容器件的衬底B端、源极S端和漏极D端与所述第一节点连接。
2.根据权利要求1所述的电容测试电路,其特征在于,还包括:
不同测试项转换电路,所述充电电压产生电路通过所述不同测试项转换电路与所述待测电容器件连接;
所述不同测试项转换电路配置为:对不同测试项进行转换测试,所述测试项包括门极总电容、门极对衬底的电容和衬底电压下门极对源极及漏极的电容。
3.根据权利要求2所述的电容测试电路,其特征在于,所述不同测试项转换电路包括:
第一多路选择器,所述第一多路选择器与每一待测电容器件的衬底B端相连;
第二多路选择器,所述第二多路选择器与每一待测电容器件的源极S端和漏极D端相连;其中,
所述第一多路选择器包括第五传输门和第六传输门,所述第五传输门的输入端连接至第一节点,所述第六传输门的输入端连接至Bias电压信号,所述第五传输门和所述第六传输门的输出端与每一待测电容器件的衬底B端相连,所述第五传输门的第一控制端与所述第六传输门的第二控制端连接,所述第六传输门的第二控制端与所述第五传输门的第一控制端连接,所述第五传输门的第一控制端和所述第六传输门的第二控制端用于输入一对相反的第三控制信号;
所述第二多路选择器包括第七传输门和第八传输门,所述第七传输门的输入端连接至第一节点,所述第八传输门的输入端连接至Bias电压信号,所述第七传输门和所述第八传输门的输出端与每一待测电容器件的源极S端和漏极D端相连,所述第七传输门的第一控制端与所述第八传输门的第二控制端连接,所述第八传输门的第二控制端与所述第七传输门的第一控制端连接,所述第七传输门的第一控制端和所述第八传输门的第二控制端用于输入一对相反的第四控制信号。
4.根据权利要求3所述的电容测试电路,其特征在于,所述不同测试项转换电路具体配置为:
第二多路选择器中第七传输门导通、第八传输门断开,第一多路选择器中第五传输门导通、第六传输门断开,所述待测电容器件的源极S端、漏极D端和衬底B端共接至第一节点,所述QVCM测试电路在G端测量出门极总电容;
第二多路选择器中第七传输门导通、第八传输门断开,第一多路选择器中第五传输门断开、第六传输门导通,所述待测电容器件的源极S端、漏极D端共接至第一节点,所述待测电容器件的衬底B端连接至Bias电压信号,所述QVCM测试电路在栅极G端测量出衬底电压下门极对源极及漏极的电容;
第二多路选择器中第七传输门断开、第八传输门导通,第一多路选择器中第五传输门导通、第六传输门断开,所述待测电容器件的源极S端、漏极D端连接至Bias电压信号,所述待测电容器件的衬底B端连接至第一节点,所述QVCM测试电路在栅极G端测量出门极对衬底的电容。
5.根据权利要求1所述的电容测试电路,其特征在于,还包括:
寻址电路,所述QVCM测试电路通过所述寻址电路与多个待测电容器件连接,所述寻址电路用于选择待测电容器件进行连通测试。
6.根据权利要求5所述的电容测试电路,其特征在于,所述寻址电路包括:
至少一个译码器和多个第三多路选择器,所述第三多路选择器的数量与所述待测电容器件的数量相同且一一对应连接;
所述第三多路选择器的输出端与所述待测电容器件的栅极G端连接,每一所述多路选择器的两个输入端分别连接至第二节点和Disable信号;
所述译码器的数字信号输入端为X个,X=log2N,且当log2N不是整数时,则X取比log2N大且差值小于1的整数;所述译码器的输出端分别连接到对应的所述第三多路选择器,用于输出选择待测电容器件的选址信号。
7.一种电容测试方法,其特征在于,利用权利要求书1-6任意一项所述的电容测试电路,对待测电容器件进行电容测试。
8.根据权利要求7所述的电容测试方法,其特征在于,包括:
第一源测量单元和第二源测量单元分别提供第一电压VLow和第二电压VHigh,提供频率为f的第一时钟信号以产生第一方波电压,所述第一方波电压的振幅为Vamp、等效电压为Vm、频率为f,其中,
第三源测量单元和第四源测量单元分别进行测量得到第一电流I11和第二电流I21;
第一源测量单元和第二源测量单元分别提供第二电压VHigh和第一电压VLow,提供频率为f的第一时钟信号以产生第二方波电压,所述第二方波电压的振幅为Vamp、等效电压为Vm、频率为f,其中,
第三源测量单元和第四源测量单元分别进行测量得到第三电流I12和第四电流I22;
通过以下公式计算得到待测电容器件的电容值C:
9.根据权利要求8所述的电容测试方法,其特征在于,
计算得到待测电容器件的电容值C之前,所述电容测试方法还包括:
在等效电压Vm偏置范围内,使用相邻间隔为△V的M个电压分割点等分所述等效电压Vm,M为大于1的整数;
在每一个电压分割点的充电电压振幅Vamp=△V、Vm=-Vmin~Vmax的条件下,在每一个电压分割点计算出对应电压偏置下的电容值;
计算得到待测电容器件的电容值C之后,所述电容测试方法还包括:
根据每个电压分割点的电压与该电压条件下测试计算得出的电容值,绘制出C-V曲线。
10.根据权利要求8所述的电容测试方法,其特征在于,
所述第三源测量单元和所述第四源测量单元分别接地;
所述第一时钟信号和所述第二时钟信号的频率相等,相位差为90°。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310820763.XA CN116736085A (zh) | 2023-07-05 | 2023-07-05 | 一种电容测试电路及其测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310820763.XA CN116736085A (zh) | 2023-07-05 | 2023-07-05 | 一种电容测试电路及其测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116736085A true CN116736085A (zh) | 2023-09-12 |
Family
ID=87915054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310820763.XA Pending CN116736085A (zh) | 2023-07-05 | 2023-07-05 | 一种电容测试电路及其测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116736085A (zh) |
-
2023
- 2023-07-05 CN CN202310820763.XA patent/CN116736085A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6404222B1 (en) | Chip capacitance measurement circuit | |
KR100269704B1 (ko) | 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로 | |
US10837993B2 (en) | Circuit and method for bandwidth measurement | |
US20150069994A1 (en) | Timing Skew Characterization Apparatus and Method | |
CN101251575A (zh) | 一种基于伪随机信号激励的开关电流电路测试装置及方法 | |
KR20160045697A (ko) | 재구성 가능한 지연 회로, 및 그 지연 회로를 사용한 지연 모니터 회로, 편차 보정 회로, 편차 측정 방법 및 편차 보정 방법 | |
KR0180062B1 (ko) | 반도체 집적회로 | |
US7768848B2 (en) | On-chip characterization of noise-margins for memory arrays | |
Abas et al. | Built-in time measurement circuits–a comparative design study | |
CN116736085A (zh) | 一种电容测试电路及其测试方法 | |
US7046017B1 (en) | Full-wave rectifier for capacitance measurements | |
US9194909B2 (en) | Single level of metal test structure for differential timing and variability measurements of integrated circuits | |
Zhihong et al. | Self-calibrate two-step digital setup/hold time measurement | |
CN109991526B (zh) | 不同电压偏置下的电容测试方法及其测试芯片、系统 | |
CN210090563U (zh) | 用于反相器栅极动态电容测试的电路单元及测试电路 | |
Baruch et al. | A simple system for on-die measurement of atto-Farad capacitance | |
US20240027504A1 (en) | System and method of measuring capacitance of device-under-test | |
Bach et al. | Improvements to CBCM (charge-based capacitance measurement) for deep submicron CMOS technology | |
Xu et al. | A Calibration-Free Mismatch-Immune Quadrature-Clocked Voltage-Dependent Capacitance Measurement Method | |
CN112824983B (zh) | 时间测量电路、时间测量芯片及时间测量装置 | |
Tsuji et al. | Measurement of MOSFET CV curve variation using CBCM method | |
Jeong et al. | Process independent gain measurement with low overhead via BIST/DUT co-design | |
CN111323689B (zh) | 测试键检测电路 | |
US20230079961A1 (en) | Design-for-test circuit for evaluating bias temperature instability effect | |
Ogasahara et al. | Dynamic supply noise measurement circuit composed of standard cells suitable for in-site SoC power integrity verification |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |