JPS6338150B2 - - Google Patents

Info

Publication number
JPS6338150B2
JPS6338150B2 JP56147569A JP14756981A JPS6338150B2 JP S6338150 B2 JPS6338150 B2 JP S6338150B2 JP 56147569 A JP56147569 A JP 56147569A JP 14756981 A JP14756981 A JP 14756981A JP S6338150 B2 JPS6338150 B2 JP S6338150B2
Authority
JP
Japan
Prior art keywords
image signal
peak value
line
conversion means
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56147569A
Other languages
Japanese (ja)
Other versions
JPS5848572A (en
Inventor
Hideyuki Hanaoka
Mitsuo Togashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP56147569A priority Critical patent/JPS5848572A/en
Publication of JPS5848572A publication Critical patent/JPS5848572A/en
Publication of JPS6338150B2 publication Critical patent/JPS6338150B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Input (AREA)
  • Facsimile Image Signal Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、フアクシミリ送信機等における画情
報読取装置によつて得られた画信号の振幅を、光
源の光量および原稿の地の濃度の変化に応じて自
動的に補正する自動コントラスト補正回路に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention automatically corrects the amplitude of an image signal obtained by an image information reading device in a facsimile transmitter or the like in accordance with changes in the light intensity of a light source and the density of the background of a document. This invention relates to an automatic contrast correction circuit.

一般に、フアクシミリ送信機等の画情報読取装
置においては、原稿を照射する螢光灯等の光源の
立ち上り特性および経年変化による光量変化や、
原稿の地の濃度の変化による影響を除去するた
め、これらの変化に応じて画信号の振幅を補正す
る必要がある。
In general, in image information reading devices such as facsimile transmitters, changes in light intensity due to the rise characteristics of a light source such as a fluorescent lamp that illuminates a document and changes over time,
In order to eliminate the influence of changes in the background density of the original, it is necessary to correct the amplitude of the image signal in accordance with these changes.

第1図は、このような補正を行う従来の自動コ
ントラスト補正回路を示す。同図において、画情
報読取装置のイメージセンサ(図示せず)から出
力された画信号は、シエーデイング歪を除去され
て、画信号VINとされる。この画信号VINは、後
述する如く増幅率を制御される可変増幅回路1に
より増幅されることによつて、補正画信号VOUT
に変換されてこの補正回路から出力される。
FIG. 1 shows a conventional automatic contrast correction circuit that performs such correction. In the same figure, an image signal output from an image sensor (not shown) of an image information reading device has its shading distortion removed and becomes an image signal V IN . This image signal V IN is amplified by a variable amplifier circuit 1 whose amplification factor is controlled as described later, thereby producing a corrected image signal V OUT.
is converted into and output from this correction circuit.

また、同時に、前記補正画信号VOUTは標本化
区間選択回路2を通つてピーク値検出回路3に入
力される。このピーク値検出回路3は入力された
補正画信号VOUTからピーク値を検出し、かつ同
ピーク値をホールドする。ここで、前記標本化区
間選択回路2は同回路2に入力される区間選択信
号S1に従つて、補正画信号VOUTの1ライン中の
標本化する区間を選択する(通常は、原稿幅に対
応する区間を選択する)ものであり、前記ピーク
値の検出は、この標本化区間選択回路2によつて
選択された区間において行われる。
At the same time, the corrected image signal V OUT is inputted to the peak value detection circuit 3 through the sampling section selection circuit 2 . This peak value detection circuit 3 detects a peak value from the input corrected image signal V OUT and holds the same peak value. Here, the sampling section selection circuit 2 selects a section to be sampled in one line of the corrected image signal V OUT according to the section selection signal S 1 inputted to the circuit 2 (normally, the sampling section selection circuit 2 selects the section to be sampled in one line of the corrected image signal V OUT. The detection of the peak value is performed in the interval selected by the sampling interval selection circuit 2.

そして、前記ピーク値検出回路3にホールドさ
れたピーク値は、可変増幅回路1にフイードバツ
クされ、同ピーク値に応じて可変増幅回路1の増
幅率が制御される。なお、ピーク値検出回路3に
ホールドされるピーク値は、所定の時定数により
減衰するようにされているので、同ピーク値は、
それ以前よりも低いピーク値が現われた場合をも
含めて順次更新される(なお第3図における点線
は、前記ピーク値の変化を示す)。
The peak value held in the peak value detection circuit 3 is fed back to the variable amplifier circuit 1, and the amplification factor of the variable amplifier circuit 1 is controlled according to the peak value. Note that the peak value held in the peak value detection circuit 3 is attenuated by a predetermined time constant, so the peak value is
It is updated sequentially, including when a lower peak value appears than before (the dotted line in FIG. 3 indicates the change in the peak value).

したがつて、前記補正画信号VOUTは、光源の
光量および原稿の地の濃度の変化に対し、その振
幅を補正されたものとなる。
Therefore, the corrected image signal V OUT has its amplitude corrected for changes in the light amount of the light source and the density of the background of the document.

しかし、このような従来のコントラスト補正回
路では、前記時定数を大きく設定すると、光量や
原稿の地の濃度の急激な変化に追従できなくなる
一方、前記時定数を小さく設定すると、第3図の
VB,VCのように1ライン中に複数個のピーク値
が検知され、可変増幅回路1の増幅率の変化が激
しくなり、安定した補正画信号VOUTを得ること
がない欠点があつた。また、前記時定数の大きさ
の如何にかかわらず、第3図のVAのように、1
ラインの途中で、ピーク値検出回路3にホールド
されるピーク値が変化するので、前記増幅率も1
ラインの途中で変化してしまう欠点があつた。
However, in such a conventional contrast correction circuit, if the time constant is set large, it becomes impossible to follow sudden changes in the amount of light or the density of the background of the document, while if the time constant is set small, the contrast correction circuit shown in FIG.
Multiple peak values such as V B and V C are detected in one line, and the amplification factor of the variable amplifier circuit 1 changes rapidly, resulting in a disadvantage that a stable corrected image signal V OUT cannot be obtained. . Also, regardless of the size of the time constant, as shown in V A in Figure 3, 1
Since the peak value held in the peak value detection circuit 3 changes in the middle of the line, the amplification factor is also 1.
There was a drawback that it changed in the middle of the line.

また、従来、上記のようなコントラスト補正動
作を、デイジタル的に行つて精度を上げるコント
ラスト補正回路も提案されているが、これらは高
価なA/D変換器を必要とし、かつ回路規模が大
きくなるため、実用的でない欠点があつた。
Contrast correction circuits have also been proposed in which the above-mentioned contrast correction operation is performed digitally to improve accuracy, but these require expensive A/D converters and increase the circuit scale. Therefore, there were drawbacks that made it impractical.

本発明は、前記従来の欠点を解消するべくなさ
れたもので、利得制御処理をデイジタル化するこ
とにより、原稿の地の濃度および光量の急激な変
化に対する追従性が良く、かつ1ライン中に利得
が変化することがなく、安定した補正画信号が得
られ、しかも安価な自動コントラスト補正回路を
提供することを目的とする。
The present invention has been made in order to eliminate the above-mentioned drawbacks of the conventional art, and by digitalizing the gain control processing, it is possible to easily follow sudden changes in the density of the background of the document and the amount of light, and the gain can be controlled in one line. To provide an automatic contrast correction circuit which does not change, provides a stable corrected image signal, and is inexpensive.

以下本発明を図面に示す実施例に基づいて説明
する。
The present invention will be described below based on embodiments shown in the drawings.

第2図は本発明の一実施例を示す。4は画信号
の入力端子であり、前記従来回路の場合と同様の
シエーデイング歪を除去された画信号VINを入力
する。2は前記従来回路の場合と同様の標本化区
間選択回路、3は画信号入力端子4から標本化区
間選択回路2を介して画信号VINを入力するピー
ク値検出回路であり、ホールドしたピーク値をク
リア信号S2によつて1ライン毎にクリアされるこ
とにより、1ライン毎のピーク値を検出する。5
は抵抗ラダー型のD/A変換器、6はアナログス
イツチであり、原稿読取区間においては、画信号
入力端子4をD/A変換器5の基準電圧入力端子
に接続する一方、ブランキング区間においては、
基準電圧源7の出力端子をD/A変換器5の基準
電圧入力端子に接続する。8はピーク値検出回路
3の出力とD/A変換器5の出力とを比較するコ
ンパレータ、9は逐次比較レジスタであり、これ
らのコンパレータ8および比較レジスタ9はD/
A変換器5とともに逐次比較型A/D変換回路を
構成する。
FIG. 2 shows an embodiment of the invention. Reference numeral 4 denotes an input terminal for an image signal, into which an image signal V IN from which shading distortion has been removed, similar to that of the conventional circuit, is input. Reference numeral 2 designates a sampling interval selection circuit similar to that of the conventional circuit, and reference numeral 3 designates a peak value detection circuit which inputs the image signal V IN from the image signal input terminal 4 via the sampling interval selection circuit 2, and detects the held peak. By clearing the value line by line by the clear signal S2 , the peak value of each line is detected. 5
6 is a resistance ladder type D/A converter, and 6 is an analog switch. During the original reading period, the image signal input terminal 4 is connected to the reference voltage input terminal of the D/A converter 5, while during the blanking period, the image signal input terminal 4 is connected to the reference voltage input terminal of the D/A converter 5. teeth,
The output terminal of the reference voltage source 7 is connected to the reference voltage input terminal of the D/A converter 5. 8 is a comparator that compares the output of the peak value detection circuit 3 and the output of the D/A converter 5, and 9 is a successive approximation register.
Together with the A converter 5, it constitutes a successive approximation type A/D conversion circuit.

10は逐次比較レジスタ9の出力をアドレス入
力とするメモリであり、逐次比較レジスタ9の出
力がとり得る種々の値に対応する補正係数を格納
している。なお、このメモリ10は、本実施例に
おける補正係数発生回路を構成するものである。
11はデータセレクタであり、逐次比較レジスタ
9の出力とメモリ10の出力を選択的にD/A変
換器5に入力する。12はD/A変換器5の出力
を増幅する増幅器である。
A memory 10 receives the output of the successive approximation register 9 as an address input, and stores correction coefficients corresponding to various values that the output of the successive approximation register 9 can take. Note that this memory 10 constitutes a correction coefficient generation circuit in this embodiment.
A data selector 11 selectively inputs the output of the successive approximation register 9 and the output of the memory 10 to the D/A converter 5. 12 is an amplifier that amplifies the output of the D/A converter 5.

次に、本実施例の動作を説明する。原稿読取区
間においては、画信号入力端子4から画信号VIN
がアナログスイツチ6を通してD/A変換器5の
基準電圧入力端子に入力されるとともに、メモリ
10から後で詳しく説明する補正係数がデータセ
レクタ11を通してD/A変換器5に入力され
る。したがつて、D/A変換器5からは、画信号
VINに前記補正係数を掛算した信号が出力され
る。そして、この信号がさらに増幅器12によつ
て増幅されることにより、補正画信号VOUTが得
られる。
Next, the operation of this embodiment will be explained. During the document reading section, the image signal V IN is input from the image signal input terminal 4.
is inputted to the reference voltage input terminal of the D/A converter 5 through the analog switch 6, and a correction coefficient, which will be explained in detail later, is inputted from the memory 10 to the D/A converter 5 through the data selector 11. Therefore, the image signal from the D/A converter 5 is
A signal obtained by multiplying V IN by the correction coefficient is output. This signal is further amplified by the amplifier 12 to obtain a corrected image signal V OUT .

これと同時に画信号VINは標本化区間選択回路
2を通つてピーク値検出回路3に入力される。こ
れにより、ピーク値検出回路3は、画信号VIN
1ライン中のピーク値を検出する(なお、このピ
ーク値検出回路3は、十分大きな時定数をもつ
て、ピーク値をホールドするものとする)。
At the same time, the image signal V IN is input to the peak value detection circuit 3 through the sampling section selection circuit 2. As a result, the peak value detection circuit 3 detects the peak value in one line of the image signal V IN (the peak value detection circuit 3 is assumed to hold the peak value with a sufficiently large time constant). do).

次に、1ラインの原稿読取区間が終了し、ブラ
ンキング区間になると、アナログスイツチ6が区
間切換え信号S1によつて切り換えられて基準電圧
源7から一定の基準電圧VRefがアナログスイツチ
6を通してD/A変換器5の基準電圧入力端子に
入力されるようになるとともに、セレクタ11も
切り換えられてD/A変換器5に逐次比較レジス
タ9の出力が入力されるようになり、D/A変換
器5、コンパレータ8および逐次比較レジスタ9
から構成されるA/D変換回路がA/D変換動作
を開始する。
Next, when the one-line document reading section ends and a blanking section begins, the analog switch 6 is switched by the section switching signal S1 , and a constant reference voltage V Ref is applied from the reference voltage source 7 through the analog switch 6. At the same time, the selector 11 is also switched so that the output of the successive approximation register 9 is input to the D/A converter 5, and the D/A Converter 5, comparator 8 and successive approximation register 9
The A/D conversion circuit consisting of starts A/D conversion operation.

すなわち、前記A/D変換回路は、ピーク値検
出回路3にホールドされている1ライン前のピー
ク値とD/A変換器5の出力とを逐次比較するこ
とにより、逐次比較レジスタ9の内容を上位桁か
ら決定して行き、最終的に同レジスタ9の内容
を、前記ピーク値に対応するNビツトのデイジタ
ル値とする。換言すれば、このレジスタ9の内容
は、基準電圧VRefに対する前記ピーク値の比率を
デイジタル値で表わしたものとなる。
That is, the A/D conversion circuit successively compares the peak value of the previous line held in the peak value detection circuit 3 with the output of the D/A converter 5, thereby determining the contents of the successive approximation register 9. The value is determined starting from the most significant digits, and finally the contents of the register 9 are set to an N-bit digital value corresponding to the peak value. In other words, the content of this register 9 is a digital value representing the ratio of the peak value to the reference voltage V Ref .

次に、前記レジスタ9の内容がメモリ10にア
ドレスとして入力されることにより、前記レジス
タ9の内容に対応する補正係数がメモリ10から
出力される。ここで、この補正係数は、前記ピー
ク値と同一値がD/A変換器5の基準電圧入力端
子に入力されたときに、D/A変換器5の出力が
VRefに対して所定の減衰比を示すこととなる値に
設定されている。
Next, the contents of the register 9 are inputted to the memory 10 as an address, so that a correction coefficient corresponding to the contents of the register 9 is output from the memory 10. Here, this correction coefficient is determined by the output of the D/A converter 5 when the same value as the peak value is input to the reference voltage input terminal of the D/A converter 5.
It is set to a value that indicates a predetermined damping ratio with respect to V Ref .

そして、次のラインの読取区間が始まると、ア
ナログスイツチ6およびセレクタ11が切り換え
られて、再び画信号VINがアナログスイツチ6を
通してD/A変換器5の基準電圧入力端子に入力
されるとともに、メモリ10から前記補正係数が
セレクタ11を通してD/A変換器5に入力され
る。これにより、このラインの画信号VINは、前
ラインのピーク値から求められた前記補正係数に
よつて、その振幅を補正され、増幅器12から画
信号VOUTとして入力されることになる。
Then, when the reading section of the next line begins, the analog switch 6 and selector 11 are switched, and the image signal V IN is again input to the reference voltage input terminal of the D/A converter 5 through the analog switch 6. The correction coefficient is input from the memory 10 to the D/A converter 5 through the selector 11. As a result, the image signal V IN of this line has its amplitude corrected by the correction coefficient determined from the peak value of the previous line, and is inputted from the amplifier 12 as the image signal V OUT .

これをさらに、具体的に説明すると、仮に第4
図のように、あるラインにおける画信号VINのピ
ーク値がVDであつたとすると、このラインの読
取区間終了時には、ピーク値検出回路3にVE
ホールドされている。そして、次のブランキング
区間で、このVEが前記A/D変換回路により
A/D変換され、その結果がメモリ10に入力さ
れる。
To explain this more specifically, suppose that the fourth
As shown in the figure, if the peak value of the image signal V IN in a certain line is V D , at the end of the reading section of this line, the peak value detection circuit 3 holds V E. Then, in the next blanking interval, this V E is A/D converted by the A/D conversion circuit, and the result is input into the memory 10.

これにより、VEがD/A変換器5の基準電圧
入力端子に入力されたときに、同D/A変換器5
の出力がVRefに対して所定の減衰比を示すことと
なる補正係数が、メモリ10から出力される。す
なわち、例えば前記減衰比を1/2とすれば、(1/2
×VRef/VE)という補正係数がメモリ10から
出力される。したがつて、第4図のように次のラ
インのピーク値をVFとすると、当該ラインにお
けるD/A変換器5の出力のピーク値は(VF×
1/2×VRef/VE)となる。
As a result, when V E is input to the reference voltage input terminal of the D/A converter 5, the D/A converter 5
The memory 10 outputs a correction coefficient whose output indicates a predetermined damping ratio with respect to V Ref . That is, for example, if the damping ratio is set to 1/2, then (1/2
A correction coefficient of ×V Ref /V E ) is output from the memory 10. Therefore, if the peak value of the next line is V F as shown in FIG. 4, the peak value of the output of the D/A converter 5 on that line is (V F ×
1/2×V Ref /V E ).

また、増幅器12は、前記所定の減衰比の逆数
倍だけD/A変換器5の出力を増幅する。すなわ
ち、前述のように前記減衰比を1/2とする場合に
は、増幅器12は2倍の増幅を行う。したがつ
て、結局、画信号VINにおける前記ピーク値VF
は、補正画信号VOUTにおいては、 (VF×1/2×VRef/VE)×2=VF×VRef/VE となり、VF=VEであれば、この補正画信号VOUT
のピーク値はVRefに等しくなる。
Further, the amplifier 12 amplifies the output of the D/A converter 5 by a reciprocal multiple of the predetermined attenuation ratio. That is, when the attenuation ratio is set to 1/2 as described above, the amplifier 12 performs twice the amplification. Therefore, in the end, the peak value V F in the image signal V IN
In the corrected image signal V OUT , (V F × 1/2 × V Ref / V E ) × 2 = V F × V Ref / V E , and if V F = V E , this corrected image signal V OUT
The peak value of will be equal to V Ref .

このようにして本回路では、画信号VINの各ラ
インが、その前ラインのピーク値に応じて次々と
補正されて行く。
In this way, in this circuit, each line of the image signal V IN is corrected one after another according to the peak value of the previous line.

本回路では、このようにして画信号の振幅補正
が行われるので、原稿の地の濃度や光量が安定し
ている場合はもちろん、これらが急激に変化した
場合にも、2ライン以内には必ず追従でき、しか
も1ライン中は常に利得が一定である。また、各
ラインのピーク値をA/D変換する逐次比較型
A/D変換回路内のD/A変換器により補正演算
を行うので、コストを低減することができる。
In this circuit, the amplitude of the image signal is corrected in this way, so not only when the background density and light intensity of the original are stable, but also when these changes suddenly, the image signal is always within two lines. It can be followed, and the gain is always constant during one line. Further, since the correction calculation is performed by a D/A converter in a successive approximation type A/D conversion circuit that A/D converts the peak value of each line, costs can be reduced.

以上の説明から明らかなように本発明による自
動コントラスト補正回路は、各ライン毎にピーク
値を求め、これらのピーク値をブランキング区間
に逐次比較型A/D変換回路によりA/D変換
し、このA/D変換結果から前記ピーク値に対す
る補正係数をデイジタル値として求め、この補正
係数を次ラインの画信号に演算することにより、
画信号の振幅補正を行うようにし、かつ前記補正
係数と画信号との演算は、前記逐次比較型A/D
変換回路内のD/A変換器により行わせるように
したことにより、原稿の地の濃度および光量の変
化に対する追従性が非常に良く、かつ1ライン中
に利得が変化することがなく、安定した補正画信
号が得られ、しかも製造コストを安価とすること
ができる優れた効果が得られるものである。
As is clear from the above description, the automatic contrast correction circuit according to the present invention obtains peak values for each line, A/D converts these peak values using a successive approximation type A/D conversion circuit during the blanking interval, By obtaining a correction coefficient for the peak value as a digital value from this A/D conversion result and calculating this correction coefficient to the image signal of the next line,
The amplitude of the image signal is corrected, and the calculation of the correction coefficient and the image signal is carried out by the successive approximation type A/D.
By using the D/A converter in the conversion circuit, it has excellent followability to changes in the density of the original document and the amount of light, and the gain does not change during one line, making it stable. This provides an excellent effect in that a corrected image signal can be obtained and the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の自動コントラスト補正回路のブ
ロツク図、第2図は本発明の一実施例による自動
コントラスト補正回路のブロツク図、第3図は前
記従来回路における信号波形図、第4図は前記実
施例における信号波形図である。 3……ピーク値検出回路、5……D/A変換
器、6……アナログスイツチ、7……基準電圧
源、8……コンパレータ、9……逐次比較レジス
タ、10……メモリ、11……データセレクタ。
FIG. 1 is a block diagram of a conventional automatic contrast correction circuit, FIG. 2 is a block diagram of an automatic contrast correction circuit according to an embodiment of the present invention, FIG. 3 is a signal waveform diagram in the conventional circuit, and FIG. 4 is a block diagram of the automatic contrast correction circuit according to an embodiment of the present invention. It is a signal waveform diagram in an Example. 3... Peak value detection circuit, 5... D/A converter, 6... Analog switch, 7... Reference voltage source, 8... Comparator, 9... Successive approximation register, 10... Memory, 11... data selector.

Claims (1)

【特許請求の範囲】[Claims] 1 補正すべき読取り画信号の1ライン毎のピー
ク値を検出するピーク値検出手段と、逐次比較型
A/D変換手段と、このA/D変換手段の出力に
応じたデイジタル値の補正係数を出力する補正係
数発生手段と、一定基準電圧を供給する基準電圧
源とを備え、前記読取り画信号のブランキング区
間中に前記逐次比較型A/D変換手段内のD/A
変換手段の基準電圧入力端子に前記基準電圧源か
ら前記一定基準電圧を入力した状態にて、前記
A/D変換手段が前記ピーク値検出手段により検
出されたnライン目のピーク値をA/D変換し、
n+1ライン目の前記読取り画信号の画信号区間
中には、前記補正係数発生手段から前記A/D変
換結果に応じた補正係数が前記D/A変換手段に
入力されるとともに、そのD/A変換手段の前記
基準電圧入力端子に当該n+1ライン目の読取り
画信号が入力され、そのD/A変換手段により当
該n+1ライン目の読取り画信号の補正演算を行
うことを特徴とする自動コントラスト補正回路。
1. A peak value detection means for detecting the peak value of each line of the read image signal to be corrected, a successive approximation type A/D conversion means, and a digital value correction coefficient according to the output of this A/D conversion means. the D/A in the successive approximation type A/D conversion means during the blanking period of the read image signal;
With the constant reference voltage input from the reference voltage source to the reference voltage input terminal of the conversion means, the A/D conversion means A/D converts the peak value of the n-th line detected by the peak value detection means. Converted,
During the image signal section of the read image signal on the n+1th line, a correction coefficient corresponding to the A/D conversion result is input from the correction coefficient generation means to the D/A conversion means, and the D/A conversion means An automatic contrast correction circuit characterized in that the read image signal of the n+1st line is inputted to the reference voltage input terminal of the conversion means, and the D/A conversion means performs a correction calculation on the read image signal of the n+1th line. .
JP56147569A 1981-09-17 1981-09-17 Automatic contrast compensation circuit Granted JPS5848572A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56147569A JPS5848572A (en) 1981-09-17 1981-09-17 Automatic contrast compensation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56147569A JPS5848572A (en) 1981-09-17 1981-09-17 Automatic contrast compensation circuit

Publications (2)

Publication Number Publication Date
JPS5848572A JPS5848572A (en) 1983-03-22
JPS6338150B2 true JPS6338150B2 (en) 1988-07-28

Family

ID=15433311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56147569A Granted JPS5848572A (en) 1981-09-17 1981-09-17 Automatic contrast compensation circuit

Country Status (1)

Country Link
JP (1) JPS5848572A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980077483A (en) * 1997-04-19 1998-11-16 윤종용 Contrast adjustment method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4834412A (en) * 1971-09-06 1973-05-18
JPS5518131A (en) * 1978-07-24 1980-02-08 Mitsubishi Electric Corp Signal binary coding device
JPS55124360A (en) * 1979-03-20 1980-09-25 Nec Corp Setting circuit for picture signal slice level

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4834412A (en) * 1971-09-06 1973-05-18
JPS5518131A (en) * 1978-07-24 1980-02-08 Mitsubishi Electric Corp Signal binary coding device
JPS55124360A (en) * 1979-03-20 1980-09-25 Nec Corp Setting circuit for picture signal slice level

Also Published As

Publication number Publication date
JPS5848572A (en) 1983-03-22

Similar Documents

Publication Publication Date Title
US6750910B1 (en) Optical black and offset correction in CCD signal processing
JPH04219063A (en) Image reader
JPS6335149B2 (en)
US4723174A (en) Picture image processor
US4868685A (en) Signal preprocessing circuit of a line sensor
US5329111A (en) Image reader with adjustable contrast range
US4667237A (en) Image signal processing device
JPS58172061A (en) Signal processor
JPS5925267B2 (en) optical character reader
JPS6338150B2 (en)
US4812667A (en) Past record correcting/reading apparatus
JPH0556356A (en) Signal processing circuit
JP2584747B2 (en) Image processing device
JP2614738B2 (en) Image input device
JPH0249075B2 (en)
JPH06204869A (en) Subrange analog/digital converter
JPS6236425B2 (en)
JPH09307441A (en) Signal processing circuit
JPH065882B2 (en) Image sensor output correction circuit
JPH0795407A (en) Image forming device
JPH02202772A (en) Picture signal correcting system
JPS6340072B2 (en)
JPH0213509B2 (en)
JPH0786944A (en) A/d conversion circuit for video signal
JPS6161559A (en) Information reading device