JPS6334557B2 - - Google Patents
Info
- Publication number
- JPS6334557B2 JPS6334557B2 JP59037696A JP3769684A JPS6334557B2 JP S6334557 B2 JPS6334557 B2 JP S6334557B2 JP 59037696 A JP59037696 A JP 59037696A JP 3769684 A JP3769684 A JP 3769684A JP S6334557 B2 JPS6334557 B2 JP S6334557B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- bubble
- state
- input
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007704 transition Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 3
- MPXTYZZFIJTPPA-JOQRFCRPSA-N [(2s,3r,4s,5r)-2-[(2s,3r,4s,5s)-3-acetyloxy-2-[[(3r,8s,9r,10r,13s,14r,16r,17s)-3,17-dihydroxy-10,13-dimethyl-17-[(2s)-6-methyl-3-oxoheptan-2-yl]-1,2,3,4,7,8,9,11,12,14,15,16-dodecahydrocyclopenta[a]phenanthren-16-yl]oxy]-5-hydroxyoxan-4-yl]oxy-4,5-dihydro Chemical compound C1=CC(OC)=CC=C1C(=O)O[C@H]1[C@H](O[C@@H]2[C@H]([C@H](O[C@H]3[C@]([C@@]4(C)CC[C@H]5[C@@]6(C)CC[C@@H](O)CC6=CC[C@@H]5[C@H]4C3)(O)[C@H](C)C(=O)CCC(C)C)OC[C@@H]2O)OC(C)=O)OC[C@@H](O)[C@@H]1O MPXTYZZFIJTPPA-JOQRFCRPSA-N 0.000 description 2
- 241001347978 Major minor Species 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、磁性媒体であるバブルウエハ中で磁
気バブル(以下「バブル」と略す)を発生させ、
転送することで、情報の読書きと記憶を行う磁気
バブル駆動方式に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention involves generating magnetic bubbles (hereinafter abbreviated as "bubbles") in a bubble wafer, which is a magnetic medium, and
This invention relates to a magnetic bubble drive system that reads, writes, and stores information by transferring it.
第1図は公知の磁気バブル記憶素子のメジヤ
ー・マイナループ構成を示す図、第2図はこの磁
気バブル記憶素子を駆動するための従来の磁気バ
ブル駆動方式のブロツク図である。Mは1個の磁
気バブル記憶素子で、ウエハ上に第2図のような
転送パターンが形成されている。即ち書込み側の
メジヤーライン(またはメジヤーループ)1と各
マイナループ2…との間はスワツプゲートやトラ
ンスフアゲートなどの転送ゲートTiを介して接
続され、また各マイナループ2…と読み出し側の
メジヤーライン(またはメジヤーループ)3との
間は、転送ゲートToを介して接続されている。
書込み側のメジヤーライン1はバブル発生器Gに
接続され、読み出し側のメジヤーライン3はバブ
ル読み出し器Dに接続されている。
FIG. 1 is a diagram showing a major/minor loop configuration of a known magnetic bubble storage element, and FIG. 2 is a block diagram of a conventional magnetic bubble drive system for driving this magnetic bubble storage element. M is one magnetic bubble memory element, and a transfer pattern as shown in FIG. 2 is formed on the wafer. That is, the major line (or major loop) 1 on the writing side and each minor loop 2 are connected via a transfer gate Ti such as a swap gate or transfer gate, and each minor loop 2 is connected to the major line (or major loop) 3 on the reading side. are connected via a transfer gate To.
The measuring line 1 on the writing side is connected to a bubble generator G, and the measuring line 3 on the reading side is connected to a bubble reader D.
バブル発生器Gでは、情報の“1”“0”に対
応してバブルを発生させ、メジヤーライン1上を
転送し、1列のバブルが転送ゲートTi上に到達
した時点で、転送ゲートTiに定電流のパルスを
流して、一斉にマイナループ2…上に転送し、以
後マイナループ2…中で巡回させて記憶させる。
またバブルが転送ゲートTo上に到来した時点で
転送ゲートToにパルス電流を流して、マイナル
ープ2…中のバブルをメジヤーライン3に転送
し、読み出し器Dで読取りが行われる。 Bubble generator G generates bubbles in response to information "1" and "0", transfers them on major line 1, and when one row of bubbles reaches transfer gate Ti, it is set at transfer gate Ti. A pulse of current is applied and transferred all at once to the minor loop 2, and thereafter it is circulated and stored in the minor loop 2.
When the bubble arrives on the transfer gate To, a pulse current is applied to the transfer gate To to transfer the bubble in the minor loop 2 to the major line 3, and the reader D reads the bubble.
このようにバブル発生器Gや、転送ゲートTi,
Toを駆動するためのパルス電流は、第2図の定
電流回路4で得られる。即ちコントローラ5か
ら、定電流回路4にジエネレータイネイブル信号
が、定電流回路4のジエネレータイネイブル端子
TGEに入力すると、定電流回路4から磁気バブ
ル記憶素子Mのジエネレータ端子Geを介して、
バブル発生器Gに定電流のバブル発生パルスが流
れて、バブルが発生する。同様にしてコントロー
ラ5からスワツプイネイブル信号が定電流回路4
のスワツプイネイブル端子TSWに入力すると、
定電流回路4から磁気バブル記憶素子Mのスワツ
プゲート端子SWを介して、転送ゲートTiに定電
流のトランスフアパルスが流れ、転送動作が行わ
れる。 In this way, the bubble generator G, transfer gate Ti,
The pulse current for driving To is obtained by the constant current circuit 4 shown in FIG. That is, the generator tie enable signal is sent from the controller 5 to the constant current circuit 4, and the generator tie enable terminal of the constant current circuit 4 is sent to the generator tie enable terminal of the constant current circuit 4.
When input to TGE, from the constant current circuit 4 through the generator terminal Ge of the magnetic bubble storage element M,
A constant current bubble generation pulse flows through the bubble generator G to generate bubbles. Similarly, a swap enable signal is sent from the controller 5 to the constant current circuit 4.
When inputting to the swap enable terminal TSW of
A constant current transfer pulse flows from the constant current circuit 4 to the transfer gate Ti via the swap gate terminal SW of the magnetic bubble storage element M, and a transfer operation is performed.
バブルの読み出しも同様にして、定電流回路4
から読み出しパルスを転送ゲートToに供給して
行われる。また、複数の磁気バブル記憶素子を配
設し、順次駆動する場合は、コントローラ5から
定電流回路4に、各素子ごとに異なるタイミング
でチツプセレクト信号が入力し、磁気バブル記憶
素子を順次選択して、駆動される。 Bubble reading is done in the same way, constant current circuit 4
This is done by supplying a read pulse from 1 to the transfer gate To. In addition, when multiple magnetic bubble memory elements are arranged and driven sequentially, a chip select signal is input from the controller 5 to the constant current circuit 4 at different timings for each element, and the magnetic bubble memory elements are sequentially selected. and is driven.
ところでバブルの転送レートを上げるには、複
数の磁気バブル記憶素子を並列に同時駆動するこ
とで高速化が可能となる。しかしながら第2図の
ような駆動方式では、磁気バブル記憶素子Mを複
数にすると、各磁気バブル記憶素子ごとに定電流
回路4を設け、各定電流回路ごとに、ジエネレー
タイネイブル信号線やスワツプイネイブル信号線
などでコントローラ5に接続しなければならな
い。そのため、複数の磁気バブル記憶素子を同時
駆動するには、コントローラからのイネイブル信
号線が増え過ぎて、制御も困難となり、コントロ
ーラ5を大規模にしなければならない。 By the way, the bubble transfer rate can be increased by simultaneously driving a plurality of magnetic bubble storage elements in parallel. However, in the drive system shown in FIG. 2, when a plurality of magnetic bubble memory elements M are provided, a constant current circuit 4 is provided for each magnetic bubble memory element, and a generator tie enable signal line and a swap are provided for each constant current circuit. It must be connected to the controller 5 via a plug-enable signal line or the like. Therefore, in order to drive a plurality of magnetic bubble storage elements simultaneously, the number of enable signal lines from the controller increases too much, making control difficult, and the controller 5 must be large-scale.
本発明の目的は、従来の磁気バブル駆動方式に
おけるこのような問題を解消し、複数の磁気バブ
ル記憶素子を並列して同時駆動する場合でも、信
号線が少なくて済む磁気バブル駆動方式を実現す
ることにある。
The purpose of the present invention is to solve such problems in the conventional magnetic bubble drive method, and to realize a magnetic bubble drive method that requires fewer signal lines even when multiple magnetic bubble storage elements are driven simultaneously in parallel. There is a particular thing.
この目的を達成するために講じた本発明による
技術的手段は、メジヤー・マイナ方式の磁気バブ
ル記憶素子と、少なくとも該記憶素子内に磁気バ
ブルを発生させるバブル発生手段と、前記記憶素
子内の前記メジヤーラインまたはメジヤーループ
上の磁気バブルを前記マイナループ上に転送する
バブル転送手段と、前記バブル発生手段およびバ
ブル転送手段に定電流を供給する定電流供給手段
とを備えたものにおいて、前記定電流供給手段の
選択信号と、第1および第2の制御信号を具備
し、前記選択信号が選択状態になり、かつ前記第
1の制御信号が第1の状態から第2の状態に遷移
してこの状態を保持している期間に、前記第2の
制御信号が第1の状態から第2の状態に遷移した
後に、前記バブル発生手段に定電流を供給するた
めのイネイブル信号が前記定電流供給手段に与え
られた時のみ、前記バブル発生手段に定電流が供
給され、また前記選択信号が選択状態になり、前
記第2の制御信号が第1の状態から第2の状態に
遷移した後に、前記バブル転送手段に定電流を供
給するためのイネイブル信号が前記定電流供給手
段に与えられた時のみ、前記バブル転送手段に定
電流が供給される構成を採つている。
Technical means according to the present invention taken to achieve this object include a major-minor type magnetic bubble storage element, a bubble generating means for generating at least a magnetic bubble in the storage element, and a magnetic bubble storage element in the storage element. A device comprising a bubble transfer means for transferring a magnetic bubble on a major line or a major loop onto the minor loop, and a constant current supply means for supplying a constant current to the bubble generation means and the bubble transfer means, wherein the constant current supply means comprising a selection signal and first and second control signals, wherein the selection signal enters a selection state, and the first control signal transitions from a first state to a second state and maintains this state. After the second control signal has transitioned from the first state to the second state during the period when Only when a constant current is supplied to the bubble generation means, and after the selection signal is in the selection state and the second control signal has transitioned from the first state to the second state, the bubble transfer means A configuration is adopted in which a constant current is supplied to the bubble transfer means only when an enable signal for supplying a constant current to the bubble transfer means is applied to the constant current supply means.
次に本発明による磁気バブル駆動方式が実際上
どのように具体化されるかを実施例で説明する。
第3図は本発明による磁気バブル駆動方式の基本
構成を示すブロツク図、第4図は同方式の動作を
示すタイムチヤートである。第3図において、定
電流回路6の入力側は、ジエネレータイネイブル
端子TGeやスワツプイネイブル端子TSW、チツ
プセレクト信号端子CSのほかに、2つの制御信
号端子A,Bが増設されている。これら2つの制
御信号も、コントローラ5から出力される。
Next, how the magnetic bubble drive system according to the present invention is actually implemented will be explained using examples.
FIG. 3 is a block diagram showing the basic configuration of the magnetic bubble drive system according to the present invention, and FIG. 4 is a time chart showing the operation of the system. In Fig. 3, on the input side of the constant current circuit 6, in addition to the generator tie enable terminal TGe, swap enable terminal TSW, and chip select signal terminal CS, two control signal terminals A and B are added. . These two control signals are also output from the controller 5.
第4図は定電流回路6の動作を示すもので、定
電流回路6の入力側および出力側の端子における
波形を表している。いまチツプセレクト信号端子
CSに入力するチツプセレクト信号がLレベルの
状態で、第1の制御信号端子Aに入力する第1の
制御信号αがHレベルとなり、かつ第2の制御信
号端子Bに入力する制御信号βが一旦Hレベルに
なつた後Lレベルとなるように、コントローラ7
から制御信号α,βを入力させる。 FIG. 4 shows the operation of the constant current circuit 6, and shows waveforms at the input and output terminals of the constant current circuit 6. Chip select signal terminal
When the chip select signal input to CS is at L level, the first control signal α input to first control signal terminal A is at H level, and the control signal β input to second control signal terminal B is at H level. The controller 7
Control signals α and β are input from
そして次に定電流回路6のジエネレータイネイ
ブル端子TGEにバブル発生信号が入力すると、
対応する出力端子OGEを介して、磁気バブル記
憶素子Mに、定電流パルスが流れる。即ちバブル
発生器が駆動されて、バブルの発生が行われる。 Then, when a bubble generation signal is input to the generator tie enable terminal TGE of the constant current circuit 6,
A constant current pulse flows through the magnetic bubble storage element M via the corresponding output terminal OGE. That is, the bubble generator is driven to generate bubbles.
次に同じくチツプセレクト信号端子CSに入力
するチツプセレクト信号がLレベルであれば、第
1の制御信号端子Aに入力する制御信号αの状態
のいかんに拘わらず、もう一つ制御信号端子Bに
入力する第2の制御信号βがHレベルからLレベ
ルに立ち下がる時点で、スワツプ端子TSWにゲ
ート信号を入力させる。すると対応する出力端子
OSWを介して、磁気バブル記憶素子Mに定電流
パルスが流れて、転送ゲートTiによるバブルの
転送が一斉に行われる。 Next, if the chip select signal input to the chip select signal terminal CS is at L level, regardless of the state of the control signal α input to the first control signal terminal A, another control signal terminal B is input to the chip select signal terminal B. At the time when the input second control signal β falls from the H level to the L level, a gate signal is input to the swap terminal TSW. Then the corresponding output terminal
A constant current pulse flows through the magnetic bubble storage element M through the OSW, and the bubbles are transferred all at once by the transfer gate Ti.
ところが第1の制御信号αが入力しても第2の
制御信号βが端子Bに入力しない場合は、ジエネ
レータ信号端子TGEに信号が入力しても、出力
端子OGEにはジエネレータパルスは流れない。
また第2の制御信号βが入力しない時点で、スワ
ツプイネイブル信号が入力しても、出力端子
OSWからゲート駆動パルスは流れない。なおチ
ツプセレクト信号がHレベルの場合は、どのよう
な信号が入力しようと、磁気バブル記憶素子Mは
駆動されない。 However, if the second control signal β is not input to terminal B even if the first control signal α is input, no generator pulse will flow to the output terminal OGE even if a signal is input to the generator signal terminal TGE. .
Furthermore, even if the swap enable signal is input at the time when the second control signal β is not input, the output terminal
No gate drive pulse flows from OSW. Note that when the chip select signal is at H level, the magnetic bubble memory element M is not driven no matter what signal is input.
第5図はこのような動作を行わせる定電流回路
6の具体例を示すもので、6aは定電流部、6b
は本発明により追加された制御回路である。制御
回路6bには、2つのフリツプフロツプFF1,
FF2と2つのオア回路8,9を備えている。そし
て第1の制御信号αが入力するフリツプフロツプ
FF1の出力は、ジエネレータイネイブル信号が入
力するオア回路8の他方の端子に入力する。また
第2の制御信号βは両方のフリツプフロツプ
FF1,FF2に入力し、第2のフリツプフロツプ
FF2の出力は、スワツプイネイブル信号が入力す
るオア回路8の他方の入力端子に入力する。 FIG. 5 shows a specific example of a constant current circuit 6 that performs such an operation, where 6a is a constant current section, and 6b is a constant current section.
is a control circuit added according to the present invention. The control circuit 6b includes two flip-flops FF 1 ,
It is equipped with FF 2 and two OR circuits 8 and 9. and a flip-flop to which the first control signal α is input.
The output of FF 1 is input to the other terminal of the OR circuit 8 to which the generator enable signal is input. Also, the second control signal β is applied to both flip-flops.
input to FF 1 and FF 2 , and the second flip-flop
The output of FF 2 is input to the other input terminal of the OR circuit 8 to which the swap enable signal is input.
いまLレベルのチツプセレクト信号が端子CS
に入力すると、インバータ10で反転されて、フ
リツプフロツプFF1,FF2のクリヤ端子CLRにH
レベルとなつて入力し、フリツプフロツプFF1,
FF2の出力端子がHレベルとなる。そしてこの状
態では、端子TGE,TSWにイネイブル信号が入
力しても、オア回路8,9の出力端はLレベルと
ならない。いま第1の制御信号αがHレベルとな
つて、フリツプフロツプFF1に入力している間
に、第2の制御信号βが入力すると、フリツプフ
ロツプFF1の出力はLレベルとなつて、オア回路
9のゲートを開く。したがつてこの状態で、ジエ
ネレータイネイブル信号が端子TGEに入力する
と、オア回路9から定電流部の出力端子OGEを
介して、磁気バブル記憶素子Mにジエネレータパ
ルスが流れる。 The chip select signal that is currently at L level is the terminal CS.
is inverted by the inverter 10 and sent to the clear terminals CLR of flip-flops FF1 and FF2 .
level and input flip-flop FF 1 ,
The output terminal of FF 2 becomes H level. In this state, even if the enable signal is input to the terminals TGE and TSW, the output terminals of the OR circuits 8 and 9 do not go to L level. If the second control signal β is input while the first control signal α is now at the H level and is input to the flip-flop FF 1 , the output of the flip-flop FF 1 becomes the L level and is input to the OR circuit 9. Open the gate. Therefore, in this state, when the generator enable signal is input to the terminal TGE, the generator pulse flows from the OR circuit 9 to the magnetic bubble storage element M via the output terminal OGE of the constant current section.
ところが第1の制御信号αがフリツプフロツプ
FF1に入力してない状態では、該フリツプフロツ
プFF1の出力はHレベルのままであるから、ジエ
ネレータイネイブル信号が入力しても、オア回路
9を通過できない。 However, the first control signal α is a flip-flop
Since the output of flip-flop FF 1 remains at the H level when no signal is input to FF 1 , even if the generator enable signal is input, it cannot pass through the OR circuit 9.
また第1の制御信号αが入力しない状態で、第
2の制御信号βがHレベルとなると、フリツプフ
ロツプFF1は第1の制御信号αが入力しないない
ために、出力はHレベルのままであるが、フリツ
プフロツプFF2は、Vccが加わつているので、第
2の制御信号βが入力することで、フリツプフロ
ツプFF2の出力がLレベルとなつて、オア回路8
のゲートを開く。したがつてこの状態で、スワツ
プイネイブル信号が入力すると、オア回路8の出
力で定電流部61がイネイブル状態となつて、定
電流部のトランスフアゲート端子OSWを介して、
ゲートパルスが流れる。 Furthermore, when the second control signal β goes to H level while the first control signal α is not input, the output of flip-flop FF 1 remains at H level because the first control signal α is not input. However, since Vcc is applied to the flip-flop FF 2 , when the second control signal β is input, the output of the flip-flop FF 2 becomes L level, and the OR circuit 8
Open the gate. Therefore, when the swap enable signal is input in this state, the constant current section 61 is enabled by the output of the OR circuit 8, and the voltage is output via the transfer gate terminal OSW of the constant current section.
Gate pulse flows.
第6図は第5図の制御回路を利用して、2つの
磁気バブル記憶素子M1,M2を並列に同時駆動す
る場合の実施例である。定電流回路61,62は
第3図や第5図の定電流回路6と同じであり、そ
れぞれの入力端子も、コントローラ7の各出力端
子から分岐して並列接続され、共通の信号が入力
する。第2の制御信号入力端子B1,B2のみ、コ
ントローラ7から別々の制御信号α,βが入力す
る。なお第7図のタイムチヤートに信号ように、
2つ制御信号B1,B2は周期を少しずらした信号
である。 FIG. 6 shows an embodiment in which two magnetic bubble storage elements M 1 and M 2 are simultaneously driven in parallel using the control circuit shown in FIG. 5. The constant current circuits 61 and 62 are the same as the constant current circuit 6 in FIGS. 3 and 5, and their respective input terminals are branched from each output terminal of the controller 7 and connected in parallel, so that a common signal is input. . Separate control signals α and β are input from the controller 7 only to the second control signal input terminals B 1 and B 2 . As shown in the time chart in Figure 7,
The two control signals B 1 and B 2 are signals whose periods are slightly shifted.
いま第7図のタイムチヤートにおいて、第1の
制御信号αと第2の制御信号β1とは、第4図の第
1の制御信号αと第2の制御信号βとの関係と同
じである。したがつて、ジエネレータイネイブル
信号が各定電流回路61,62に入力しても、第
2の制御信号β1に対応する定電流回路61の出力
端子OGE1からのみイネイブル信号が出力して、
磁気バブル記憶素子M1のみバブルが発生する。
ただし第2の制御信号β2に対応する定電流回路6
2では、ジエネレータイネイブルとならないの
で、第2の磁気バブル記憶素子M2では、バブル
は発生せず、論理“0”の情報となる。 Now, in the time chart of FIG. 7, the first control signal α and the second control signal β 1 are the same as the relationship between the first control signal α and the second control signal β of FIG. . Therefore, even if the generator enable signal is input to each constant current circuit 61, 62, the enable signal is output only from the output terminal OGE1 of the constant current circuit 61 corresponding to the second control signal β1 . ,
Bubbles are generated only in the magnetic bubble storage element M1 .
However, the constant current circuit 6 corresponding to the second control signal β 2
Since the generator is not enabled in M2, no bubble is generated in the second magnetic bubble storage element M2 , and the information becomes logic "0".
ついでスワツプイネイブル信号が各定電流回路
61,62に入力すると、第2の制御信号β1もβ2
も共に入力しているので、両方の定電流回路6
1,62の出力端子OSW1,OSW2がスワツプイ
ネイブル状態となつて、磁気バブル記憶素子M1
もM2も、転送ゲートが動作してマイナループへ
の転送が一斉に行われる。 Next, when the swap enable signal is input to each constant current circuit 61, 62, the second control signal β 1 also becomes β 2
are also input, so both constant current circuits 6
1 and 62 output terminals OSW 1 and OSW 2 are in the swap enable state, and the magnetic bubble storage element M 1
For both M2 and M2 , the transfer gate operates and transfer to the minor loop is performed all at once.
次は、第1の制御信号αの入力を遅らせて、第
2の制御信号β2と第1の制御信号αが、第4図と
同じ関係となるようにする。すると、次にジエネ
レータイネイブル信号が入力すると、第2の制御
信号β2に対応する定電流回路62の出力端子
OGE2のみイネイブル状態となつて、バブル発生
が行われる。第1の制御信号β1が入力しても、そ
の出力端子OGE1はイネイブル状態とならないの
で、バブルは発生せず、論理“0”の状態とな
る。 Next, the input of the first control signal α is delayed so that the second control signal β 2 and the first control signal α have the same relationship as in FIG. 4. Then, when the generator enable signal is input next, the output terminal of the constant current circuit 62 corresponding to the second control signal β 2
Only OGE 2 is enabled and bubble generation is performed. Even if the first control signal β 1 is input, the output terminal OGE 1 is not enabled, so no bubble is generated and the output terminal OGE 1 is in the logic “0” state.
そして第2の制御信号β1もβ2も入力しているの
で、次にスワツプイネイブル信号が入力すると、
定電流回路61,62とも出力端子OSW1,
OSW2はイネイブル状態となり、磁気バブル記憶
素子M1,M2両方の転送ゲートが動作して、マイ
ナループへのバブルの転送が行われる。 Since the second control signals β 1 and β 2 are also input, the next time the swap enable signal is input,
Both constant current circuits 61 and 62 have output terminals OSW 1 ,
OSW 2 is enabled, and the transfer gates of both magnetic bubble storage elements M 1 and M 2 operate to transfer bubbles to the minor loop.
磁気バブル記憶素子が3つ以上の場合は、第1
の制御信号αを、α1、α2というように、増やして
いくことで、更にマルチ化できる。 If there are three or more magnetic bubble memory elements, the first
By increasing the control signal α to α 1 , α 2 , etc., it is possible to further increase the multiplicity.
第2の制御信号はβ1,β2…のように、タイミン
グをずらして入力されるが、この第2の制御信号
β1,β2…を選択的に入力することで、所望の磁気
バブル記憶素子のみを駆動することも可能であ
り、デバツグを行うとか、特定の素子のみ情報を
書き替えたい等の要求にも応えることができる。 The second control signals are input with shifted timings, such as β 1 , β 2 . . . , and by selectively inputting the second control signals β 1 , β 2 . It is also possible to drive only the memory element, which can meet requests such as debugging or rewriting information only in a specific element.
以上のように本発明によれば、複数の磁気バブ
ル素子のそれぞれの定電流回路を1つのコントロ
ーラに接続して、イネイブル信号線を共通にする
と共に、第2の信号線のみ、タイミングをずらし
て入力する方式になつている。そのため、第1の
制御信号と第2の制御信号とのタイミングによつ
て、バブルの発生や転送ゲートにおけるバブルの
転送などの制御を行うことが可能となる。その結
果、コントローラから各定電流回路への信号線が
少なくて済み、またコントローラの構成や制御も
簡素化できる。
As described above, according to the present invention, the constant current circuits of the plurality of magnetic bubble elements are connected to one controller, the enable signal line is shared, and only the second signal line is connected at different timings. It is now a method of input. Therefore, depending on the timing of the first control signal and the second control signal, it is possible to control the generation of bubbles and the transfer of bubbles at the transfer gate. As a result, the number of signal lines from the controller to each constant current circuit can be reduced, and the configuration and control of the controller can be simplified.
第1図は公知の磁気バブル記憶素子のメジヤ
ー・マイナループ構成を示す図、第2図はこの磁
気バブル記憶素子を駆動するための従来の磁気バ
ブル駆動方式のブロツク図、第3図は本発明によ
る磁気バブル駆動方式の基本構成を示すブロツク
図、第4図は同構成における動作を示すタイムチ
ヤート、第5図は同構成の具体例を示す回路図、
第6図は、本発明による磁気バブル駆動方式の実
施例を示すブロツク図、第7図は同実施例におけ
る動作を示すタイムチヤートである。
図において、M,M1,M2は磁気バブル素子、
6,61,62は定電流回路、6aは定電流部、
6bは制御回路、7はコントローラ、TGEはジ
エネレータイネイブル信号端子、TSWはスワツ
プイネイブル信号端子、CSはチツプセレクト信
号端子、Aは第1の制御信号端子、Bは第2の制
御信号端子をそれぞれ示す。
Fig. 1 is a diagram showing the major/minor loop configuration of a known magnetic bubble storage element, Fig. 2 is a block diagram of a conventional magnetic bubble drive system for driving this magnetic bubble storage element, and Fig. 3 is a diagram according to the present invention. A block diagram showing the basic configuration of the magnetic bubble drive system, FIG. 4 is a time chart showing the operation of the same configuration, and FIG. 5 is a circuit diagram showing a specific example of the same configuration.
FIG. 6 is a block diagram showing an embodiment of the magnetic bubble drive system according to the present invention, and FIG. 7 is a time chart showing the operation of the same embodiment. In the figure, M, M 1 , M 2 are magnetic bubble elements,
6, 61, 62 are constant current circuits, 6a is a constant current section,
6b is a control circuit, 7 is a controller, TGE is a generator enable signal terminal, TSW is a swap enable signal terminal, CS is a chip select signal terminal, A is a first control signal terminal, B is a second control signal Each terminal is shown.
Claims (1)
と、少なくとも該記憶素子内に磁気バブルを発生
させるバブル発生手段と、前記記憶素子内の前記
メジヤーラインまたはメジヤーループ上の磁気バ
ブルを前記マイナループ上に転送するバブル転送
手段と、前記バブル発生手段およびバブル転送手
段に定電流を供給する定電流供給手段とを備えた
ものにおいて、前記定電流供給手段の選択信号
と、第1および第2の制御信号を具備し、前記選
択信号が選択状態になり、かつ前記第1の制御信
号が第1の状態から第2の状態に遷移してこの状
態を保持している期間に、前記第2の制御信号が
第1の状態から第2の状態に遷移した後に、前記
バブル発生手段に定電流を供給するためのイネイ
ブル信号が前記定電流供給手段に与えられた時の
み、前記バブル発生手段に定電流が供給され、ま
た前記選択信号が選択状態になり、前記第2の制
御信号が第1の状態から第2の状態に遷移した後
に、前記バブル転送手段に定電流を供給するため
のイネイブル信号が前記定電流供給手段に与えら
れた時のみ、前記バブル転送手段に定電流が供給
されることを特徴とする磁気バブル駆動方式。1. A major/minor type magnetic bubble storage element, a bubble generating means for generating at least a magnetic bubble in the storage element, and a bubble transfer for transferring the magnetic bubble on the major line or the major loop in the storage element onto the minor loop. and constant current supply means for supplying a constant current to the bubble generation means and the bubble transfer means, comprising a selection signal for the constant current supply means and first and second control signals, During a period in which the selection signal is in the selection state and the first control signal is transitioning from the first state to the second state and maintaining this state, the second control signal is in the first state. A constant current is supplied to the bubble generating means only when an enable signal for supplying a constant current to the bubble generating means is given to the constant current supplying means after transition from the state to the second state, and After the selection signal enters the selection state and the second control signal transitions from the first state to the second state, an enable signal for supplying a constant current to the bubble transfer means is activated by the constant current supply means. A magnetic bubble drive system characterized in that a constant current is supplied to the bubble transfer means only when the current is applied to the bubble transfer means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59037696A JPS60182590A (en) | 1984-02-29 | 1984-02-29 | Magnetic bubble drive system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59037696A JPS60182590A (en) | 1984-02-29 | 1984-02-29 | Magnetic bubble drive system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60182590A JPS60182590A (en) | 1985-09-18 |
JPS6334557B2 true JPS6334557B2 (en) | 1988-07-11 |
Family
ID=12504710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59037696A Granted JPS60182590A (en) | 1984-02-29 | 1984-02-29 | Magnetic bubble drive system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60182590A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0260426B2 (en) * | 1988-09-27 | 1990-12-17 | Hanano Shoji Kk |
-
1984
- 1984-02-29 JP JP59037696A patent/JPS60182590A/en active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0260426B2 (en) * | 1988-09-27 | 1990-12-17 | Hanano Shoji Kk |
Also Published As
Publication number | Publication date |
---|---|
JPS60182590A (en) | 1985-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0016827B1 (en) | High density memory system | |
CN100530415C (en) | Method and memory system having mode selection between dual data strobe mode and single data strobe mode with inversion | |
US5357469A (en) | Method for data transfer for a semiconductor memory using combined control signals to provide high speed transfer, and semiconductor memory for carrying out the method | |
CN101136195A (en) | Drive circuit for display apparatus with selective inactivation of amplifier units for reducing power consumption | |
JPS6141074B2 (en) | ||
EP0198673A2 (en) | Image memory | |
US4543644A (en) | Control circuit for matrix-driven recording | |
US4563598A (en) | Low power consuming decoder circuit for a semiconductor memory device | |
JPS6334557B2 (en) | ||
KR100253565B1 (en) | Data input and output circuit of synchronous memory device | |
US4918657A (en) | Semiconductor memory device provided with an improved precharge and enable control circuit | |
JPS6146916B2 (en) | ||
JPS58215376A (en) | Heat-sensitive recorder | |
KR100211483B1 (en) | Semiconductor memory using block writing system | |
JPH09180443A (en) | Semiconductor memory circuit | |
JP2953633B2 (en) | Test vector generator for logic IC testing machine | |
JP2575306B2 (en) | Heating element drive circuit for thermal transfer printer head | |
US4032904A (en) | Means for refreshing ac stable storage cells | |
JP2568524B2 (en) | Thermal printer head | |
JP3026341B2 (en) | Semiconductor memory device | |
JPH081745B2 (en) | Serial access memory | |
JP2661741B2 (en) | Semiconductor memory circuit | |
JPH0331564Y2 (en) | ||
JPS5978395A (en) | Circuit and method of driving matrix type liquid crystal display unit | |
JPH0973785A (en) | Semiconductor device |