JPS6333175A - Joining method for metallic member - Google Patents
Joining method for metallic memberInfo
- Publication number
- JPS6333175A JPS6333175A JP17543186A JP17543186A JPS6333175A JP S6333175 A JPS6333175 A JP S6333175A JP 17543186 A JP17543186 A JP 17543186A JP 17543186 A JP17543186 A JP 17543186A JP S6333175 A JPS6333175 A JP S6333175A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- alloy
- layer
- face
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000005304 joining Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 30
- 238000002844 melting Methods 0.000 claims abstract description 20
- 230000008018 melting Effects 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract 2
- 239000000203 mixture Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 30
- 239000010410 layer Substances 0.000 abstract description 27
- 229910045601 alloy Inorganic materials 0.000 abstract description 22
- 239000000956 alloy Substances 0.000 abstract description 22
- 239000000919 ceramic Substances 0.000 abstract description 8
- 239000011247 coating layer Substances 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract description 2
- 150000002739 metals Chemical class 0.000 abstract 1
- 238000003825 pressing Methods 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910001316 Ag alloy Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910001369 Brass Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 239000010951 brass Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000007736 thin film deposition technique Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- YCKOAAUKSGOOJH-UHFFFAOYSA-N copper silver Chemical compound [Cu].[Ag].[Ag] YCKOAAUKSGOOJH-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001325 element alloy Inorganic materials 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は金属部材を一体に接合する方法に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a method of joining metal members together.
［従来の技術及び発明が解決しようとする問題点］ハイ
ブリッド回路の製造においては、２つの金属部材を導電
性を保って接合（導電接合）することがしばしば必要で
あったり、望ましい。たとえば、薄膜蒸着技術によりセ
ラミック基板上に導電路として形成された金属層と、こ
の導電路を他の回路要素に接触するリードを形成してい
る金属部材との接続に上述の導電接合は望ましい。[Prior Art and Problems to be Solved by the Invention] In the manufacture of hybrid circuits, it is often necessary or desirable to join two metal members while maintaining conductivity (conductive joining). For example, the conductive bond described above is desirable for connecting a metal layer formed as a conductive path on a ceramic substrate by thin film deposition techniques to a metal member forming a lead that contacts the conductive path to another circuit element.
金属リードとセラミック基板上の薄膜導電路との導電接
合を行うのに、従来はハンダ・プリフォームを利用した
。しかしながら、プリフォームの利用には基板、リード
及びプリフォームの３つの要素を位置調節しなければな
らないという欠点がある。さらに一般のハンダは、融点
が低い（約５００℃未満）ので、接合を損なわないよう
にするためその後のハイブリッ回路の処置を比較的低い
温度で行わなければならないという欠点もある。Traditionally, solder preforms have been used to make conductive connections between metal leads and thin film conductive tracks on ceramic substrates. However, the use of preforms has the disadvantage that three elements must be aligned: the substrate, the leads, and the preform. A further disadvantage of common solders is that they have low melting points (less than about 500° C.), so subsequent processing of the hybrid circuit must be performed at relatively low temperatures to avoid damaging the bond.
ハイブリッド回路の製造においては、ハイブリッドを利
用する環境から基板上のモノリシック集積回路チップを
分離するために基板上にふたを取付けることが従来前な
われていた。一般にはこのふたをハンダによって基板上
に固定する。ＩＣチップを効果的に分離するためには、
基板のスルーホールを密封しなければならず、これらの
スルーホールにガラスやプラスチック材料をつめて、密
封することが従来一般に行なわれていた。しかしながら
、ふたを基板にハンダづけする温度では、一部のプラス
チックやガラスの熱膨張係数は負であるため、基板に引
張力を生じる結果となる。セラミックの基板の場合この
現象は不利に働く。なぜならセラミックは、圧縮には強
いが引張には比較的弱いからである。In the manufacture of hybrid circuits, it has traditionally been the practice to attach a lid to the substrate to isolate the monolithic integrated circuit chip on the substrate from the environment in which the hybrid will be utilized. Generally, this lid is fixed onto the board with solder. In order to effectively separate IC chips,
The through-holes in the substrate must be sealed, and conventionally it has been common practice to fill these through-holes with glass or plastic material and seal them. However, at the temperatures at which the lid is soldered to the substrate, the coefficient of thermal expansion of some plastics and glasses is negative, resulting in tensile forces on the substrate. This phenomenon works disadvantageously in the case of ceramic substrates. This is because ceramics are strong in compression but relatively weak in tension.
以上のことから、本発明の目的は、上述の従来技術の欠
点を克服した金属部材の接合方法を提供することにある
。In light of the above, an object of the present invention is to provide a method for joining metal members that overcomes the drawbacks of the prior art described above.
［問題を解決するための手段及び作用］本発明を適切に
具体化すると、少なくとも一方の金属部材の表面に少な
くとも１つの金属層を設けて、第１金属部材と第２金属
部材を各々の表面の一定の範囲にわたってしっかりと接
合する。ここで各々の金属層は少なくとも１つの元素成
分を有しており、本質的には一定の領域で均一な構造で
あり、均一な厚さである。２つの部材を互いに対面させ
、各々の層の金属を溶融すべく熱と圧力を加える。よっ
て、融点が５００℃から９００℃の範囲である合金によ
って各部材を接合する。[Means and effects for solving the problem] When the present invention is appropriately embodied, at least one metal layer is provided on the surface of at least one metal member, and the first metal member and the second metal member are coated on each surface. firmly bond over a certain range. Each metal layer here has at least one elemental component, is of essentially uniform structure in a certain area, and is of uniform thickness. The two parts are placed facing each other and heat and pressure are applied to melt the metal in each layer. Therefore, each member is joined using an alloy having a melting point in the range of 500°C to 900°C.
適切な実施において、金属部材の１つはセラミック基板
の金属コーティングである。また、金属コーティングの
一定の領域内で一方の端を開口するめっきスルーホール
と共に基板を形成する。溶融した金属はこの穴に流れ込
み、凝固して穴をふさぐ。In a suitable implementation, one of the metal components is a metal coating on a ceramic substrate. The substrate is also formed with plated through holes opening at one end within a certain area of the metal coating. Molten metal flows into this hole, solidifies, and seals the hole.
ここでは２種類の基本的な金属成分、即ち金属元素が好
ましい。その２種類とは銀と銅であって、この２者によ
る合金の最低融点に近い融点が実現するような比率であ
ることが望ましい。Two basic metallic components are preferred here: metallic elements. The two types are silver and copper, and it is desirable that the ratio be such that a melting point close to the lowest melting point of the alloy of these two is achieved.
［実施例］
第１図は、部分的に金属コーティングされたハイブリッ
ド回路基板２を示す。基板は、例えば高品質のアルミナ
・セラミックである。コーティングは多層コーティング
でもよく、チタニウム層（厚４０ｎｍ）、パラジウム層
（厚８０ｎｍ）及び金層（厚１０１００ｎがこの順番で
薄膜蒸着方法によって付着した基礎の暦と、さらに電解
法により付着した金層（厚６μｍ）から成っている。EXAMPLE FIG. 1 shows a partially metal-coated hybrid circuit board 2. FIG. The substrate is, for example, high quality alumina ceramic. The coating may be a multilayer coating, consisting of a titanium layer (40 nm thick), a palladium layer (80 nm thick) and a gold layer (10100 nm thick) deposited in this order by a thin film deposition method, and a further gold layer (deposited by an electrolytic method). 6 μm thick).
チタニウム層を用いるのは、セラミック材料への付着性
が良好なためであり、蒸着とめっきによる金層を用いる
のは、銅と銀の合金が金へ付着するのが良好なためであ
る。蒸着の層はめっきによる層の付着を良好にするため
に用いる。パラジウム層は、チタニウムが金層へと浸潤
するのを防ぐ障壁の役割をする。これら基礎の層を、ス
ルーホール６の内側表面も含めて基板全露出表面にわた
って蒸着し、金めつきを行わない部分をマスクする。A titanium layer is used because it has good adhesion to ceramic materials, and a vapor-deposited and plated gold layer is used because a copper-silver alloy adheres well to gold. The vapor deposited layer is used to improve the adhesion of the plating layer. The palladium layer acts as a barrier to prevent titanium from infiltrating into the gold layer. These basic layers are deposited over the entire exposed surface of the substrate, including the inner surfaces of the through-holes 6, masking the parts that are not to be gold plated.
次に、電解付着により、金めつきを行う。マスク物質を
取り除き、このように露出した蒸着金属をエツチングに
より除去する。この時点では、めっきされた金にマスク
を施す必要はない。なぜならこのめっきされた層は、蒸
着による層よりもはるかに厚いからである。その結果、
下側の導電路（金属部材）４、スルーホール６の内側及
び上側導電路８のごとく適切に限定した領域にわたる多
重の金属層と共に基板２が得られる。スルーホールの内
側に形成された金属層は導電路４と８を電気的に接続す
る。代表的なものとしては、モノリシック集積回路チッ
プの接触パッド（図示せず）を導電路８にワイヤーボン
ディングかその他の手段によって接続することになろう
。基板の底面図である第２図に示すように、下側の導電
路４は、スルーホール６の下端を中心に取り囲む環状部
分４ａと、この環状部分から基板の外周へ伸びる帯状部
分４６
とから成っている。ハイブリッド回路の構造は１９８５
年４月２６日に出願されたアメリカ合衆国特許出願第７
２７．９４６号（特願昭６１−９６６００号に対応）に
より詳細に記述されている。Next, gold plating is performed by electrolytic deposition. The mask material is removed and the thus exposed deposited metal is etched away. There is no need to mask the plated gold at this point. This is because the plated layer is much thicker than the vapor deposited layer. the result,
A substrate 2 is obtained with multiple metal layers over suitably defined areas such as the lower conductive track (metallic member) 4, the inside of the through-hole 6 and the upper conductive track 8. A metal layer formed inside the through hole electrically connects the conductive paths 4 and 8. Typically, contact pads (not shown) of the monolithic integrated circuit chip will be connected to conductive tracks 8 by wire bonding or other means. As shown in FIG. 2, which is a bottom view of the board, the lower conductive path 4 consists of an annular part 4a that surrounds the lower end of the through hole 6, and a band-shaped part 46 that extends from this annular part to the outer periphery of the board. It is made. The structure of the hybrid circuit was established in 1985.
United States Patent Application No. 7 filed on April 26, 2013
27.946 (corresponding to Japanese Patent Application No. 61-96600).
、第１図はまたリードフレーム１０も示している。1 also shows a lead frame 10. FIG.
リードフレーム１０はコバール（Ｋｏｖａｒ）か又はｙ
ｏイ４２（Ａｌｌｏｙ ４２）のような低展性の合金
で作られており、代表的な形としては矩形であるフレー
ム部分１２ （リードフレームの拡大平面図である第３
図参照）と、フレーム部分１２からこれによって限定さ
れる開口の内側部にむかって伸びる多数のリード（金属
部材）１４とから成っている。リード１４が基板２に付
着するまで予め決めた相対位置にリード１４を保持する
ためにフレーム部分を利用する。ここではフレーム部分
をリードから分離し、このリードを基板から片持ちばり
の形状で延びている状態にする。リードフレームは、一
般に選ばれた低展性の合金のテープから作る。リードフ
レームはスタンピングにより形成してもよいが、この場
合、リードの形成と同時に上記のテープからリードフレ
ームを切断する。この代わりにリードの形状を、化学的
なエツチングと、機械的切断操作によるテープからのリ
ードフレームの切り離しとによって決めてもよい。The lead frame 10 is made of Kovar or Y
The frame portion 12 is made of a low malleability alloy such as Alloy 42, and is typically rectangular in shape.
(see figure) and a number of leads (metallic members) 14 extending from the frame portion 12 toward the inside of the opening defined by the frame portion 12. The frame portion is utilized to hold the lead 14 in a predetermined relative position until the lead 14 is attached to the substrate 2. Here, the frame portion is separated from the leads, and the leads are left extending in a cantilever shape from the substrate. Lead frames are typically made from tape of selected low malleability alloys. The lead frame may be formed by stamping, but in this case, the lead frame is cut from the tape at the same time as the leads are formed. Alternatively, the shape of the leads may be determined by chemical etching and separation of the lead frame from the tape by a mechanical cutting operation.
なお、機械的な切断操作はエツチング工程の前または後
で行う。Note that the mechanical cutting operation is performed before or after the etching process.
第３図に示すリードフレームの各リード１４は、基板２
に接合すべきリードの領域にわたるコーティング層（金
属層）１６を伴っている。このコーティングは、最低融
点をつくる比率に近い比率で混合された銀と銅とで成っ
ており、その比率は銅１に対して銀２，１７４の重量比
率である。リードフレーム１０と基板２とを接合するた
めに、リード１４と導電路４とが整合した状態でリード
フレームのコーティングされた表面と基板の下面とを第
１図に示すように向かい合わせにする。リード１４を導
電路４に接触させ、圧力と熱を加えることによりコーテ
ィング１６が溶融し、その後、冷却によってリードフレ
ームと導電路４とをしっかりと冶金的に結合する。一部
の溶融金属は、第４図（接合された基板及びリードフレ
ームを示す）の１８に示すように、スルーホール６に流
入するので、リード１４と上面の導電路８との間に良好
な電気的接続が得られると共に、スルーホール６は密封
される。Each lead 14 of the lead frame shown in FIG.
with a coating layer (metallic layer) 16 over the area of the leads to be joined to. This coating consists of silver and copper mixed in a ratio close to that which produces the lowest melting point, which is a weight ratio of 2,174 parts silver to 1 part copper. To join lead frame 10 and substrate 2, the coated surface of the lead frame and the bottom surface of the substrate are faced as shown in FIG. 1, with leads 14 and conductive paths 4 aligned. The leads 14 are brought into contact with the conductive paths 4 and the application of pressure and heat melts the coating 16, followed by cooling to firmly metallurgically bond the lead frame and the conductive paths 4. Some of the molten metal flows into the through hole 6, as shown at 18 in FIG. An electrical connection is obtained and the through hole 6 is sealed.
リードフレーム１０上にコーティング［１６Ｇ施す方法
は多数ある。たとえば予め形成したリードフレームを、
コーティングをすべきところだけを除いてマスクしても
よく、このコーティングは銀及び銅を順次めっきするか
、これら２元素の合金をめっきしてもよい。この２元素
合金のめっきを所望の配合に調整することが非常に困難
である乙とは当業者にとって理解しうろことである。さ
らに、合金の成分を順次めっきしたとしても熱と圧力を
作用させることで、この合成の層が２元素合金の温度と
ほぼ同じ温度で溶融するであろうことも当業者に理解さ
れうる。代わりに、低展性合金のテープからリードフレ
ームをスタンピングすることに先だって、低融点合金の
テープ及び低展性合金のテープをロールの間に送って、
これら合金のテープをはり合わせてもよい。その後、リ
ードフレームはこの合成テープのスタンピングかエツチ
ングによって形が決まり、フレーム部分１２上とり−ド
１４の外側端上へ及ぶ最低融点合金のめっきは、コーテ
ィング１６を残すように選択したエツチングによって取
り除かれる。銅と銀の最低融点合金は、約７７９℃で溶
融する。しかし、融点を９００℃程度に高く設定すべく
合金成分を調整することは可能である。ハイブリッド回
路のその後の処理工程中に、冶金的接合と（スルーホー
ルの）密封の性能を損なわないように、この合金の融点
は少なくとも５００℃である必要がある。There are many ways to apply the coating [16G] on the lead frame 10. For example, a preformed lead frame,
The area to be coated may be masked, and the coating may be sequentially plated with silver and copper, or an alloy of these two elements. Those skilled in the art will understand that it is extremely difficult to adjust the plating of this two-element alloy to a desired composition. Additionally, one skilled in the art will appreciate that even if the components of the alloy are plated sequentially, upon application of heat and pressure, the composite layer will melt at approximately the same temperature as the binary alloy. Alternatively, prior to stamping the lead frame from the low malleability tape, the low melting point alloy tape and the low malleability alloy tape are fed between rolls.
Tapes of these alloys may be laminated together. The lead frame is then shaped by stamping or etching this synthetic tape, and the plating of the lowest melting point alloy extending over the outer edge of the lead 14 on the frame portion 12 is removed by etching selected to leave the coating 16. . The lowest melting point alloy of copper and silver melts at about 779°C. However, it is possible to adjust the alloy components so as to set the melting point as high as about 900°C. The melting point of this alloy must be at least 500° C. so as not to impair the metallurgical bonding and sealing performance (of the through-holes) during the subsequent processing steps of the hybrid circuit.
低温度具ちゅう又はハンダの代わりとして比較的高温度
の真ちゅうを用いて、めっきされた金層とリードフレー
ムとの冶金的結合を実現することで、本発明の一層の利
点が得られる。よって、この合金の融点以下のすべての
温度において、合金の収縮により、スルーホール６を囲
むセラミック物質の円周方向の応力が確実に圧縮力とな
る。Further advantages of the present invention are obtained by using relatively high temperature brass in place of low temperature metallization or solder to achieve the metallurgical bond between the plated gold layer and the lead frame. Thus, at all temperatures below the melting point of this alloy, contraction of the alloy ensures that the circumferential stress in the ceramic material surrounding the through hole 6 becomes compressive.
本発明は上述の特定方法に限定されるものではなく、本
発明の要旨を逸脱することなく種々の変形が可能である
。たとえば銀・銅最低融点合金思外の合金を用いて真ち
ゅうを形成してもよい。またコーティング層１６はリー
ドフレーム上の代わりに、基板の導電路４の上に施して
も°よい。さらにこれら層を共に溶融するのに、２つの
成分が共にリードフレーム上か又は基板上にあるときよ
りも高い圧力が必要となるが、合金１つの成分をリード
フレーム上に付着させ、他の成分を基板上に付着させて
もよい。本発明は２元素合金だけに限られるものではな
い。The present invention is not limited to the above-described specific method, and various modifications can be made without departing from the gist of the present invention. For example, brass may be formed using an alloy other than the lowest melting point alloy of silver and copper. Furthermore, the coating layer 16 may be applied on the conductive path 4 of the substrate instead of on the lead frame. Furthermore, melting these layers together requires higher pressure than when the two components are both on the leadframe or the substrate, but deposits one component of the alloy on the leadframe and deposits the other component on the leadframe. may be deposited on the substrate. The invention is not limited to binary alloys.
［発明の効果］
上述より明らかな如く、本発明の効果は、次の通りであ
る。すなわち
１） 従来のハンダによる基板、リード、プリフォーム
の接合では、接合時に位置調整が必要であったが、本発
明ではその必要がなくなる。[Effects of the Invention] As is clear from the above, the effects of the present invention are as follows. That is, 1) In the conventional bonding of substrates, leads, and preforms using solder, position adjustment was required at the time of bonding, but this is no longer necessary in the present invention.
２） 一般のハンダは融点が低く（ＳＯＯ℃未満）ハイ
ブリッド回路の処理がこの温度をこえて行うことができ
ない場合があるが、本発明の合金の接合方法によれば融
点が５００℃から９００℃の間に設定できるので、ハイ
ブリッド回路の処理温度も設定融点に応じて高める乙と
ができる。2) General solder has a low melting point (less than SOO℃), and hybrid circuit processing may not be possible above this temperature; however, according to the alloy joining method of the present invention, the melting point is between 500℃ and 900℃. The processing temperature of the hybrid circuit can also be increased according to the set melting point.
３） ハンダによる基板とハイブリッド回路の接合の場
合、従来はスルーホールを密封する材料として、一部の
プラスチックやガラスが用いられてきたが、これらのも
のの中に、ある温度範囲の加熱で収縮するものがあり、
これがセラミック基板に引張力を与える結果になってい
る。本発明の方法によれば、合金の接合層が溶融しスル
ーホールに流入して穴を密封する。この合金の膨張係数
は正なので、流入した合金には、温度の上昇とともに収
縮するという性質はなくセラミック基板に引張力を与え
ることがない。3) When bonding a board and a hybrid circuit using solder, some plastics and glass have traditionally been used as materials to seal through holes, but some of these materials shrink when heated within a certain temperature range. There are things,
This results in a tensile force being applied to the ceramic substrate. According to the method of the invention, a bonding layer of alloy melts and flows into the through hole to seal it. Since the coefficient of expansion of this alloy is positive, the alloy that has flowed into it does not have the property of contracting as the temperature rises and does not apply any tensile force to the ceramic substrate.
第１図は本発明に用いるハイブリッド回路基板とリード
フレームとの拡大断面図、第２図ζ土本発明に用いる基
板の底面の部分拡大図、第３図は本発明に用いるリード
フレームの上面の部分拡大図、第４図は、第１図の基板
とリードフレームが接合されたときの図である。
図において、４及び１４は金属部材、１６は金属層であ
る。Fig. 1 is an enlarged sectional view of the hybrid circuit board and lead frame used in the present invention, Fig. 2 is a partial enlarged view of the bottom of the board used in the present invention, and Fig. 3 is a top view of the lead frame used in the present invention. The partially enlarged view of FIG. 4 is a diagram when the substrate of FIG. 1 and the lead frame are joined. In the figure, 4 and 14 are metal members, and 16 is a metal layer.
Claims (1)
００℃から９００℃の範囲の金属層を、第１及び第２金
属部材の少なくとも一方の表面にほぼ均一な厚みで設け
、上記第１及び第２金属部材の各表面を向かい合わせに
して接触させ、上記金属層を加熱することにより溶融し
、上記第１及び第２金属部材を接合することを特徴とす
る金属部材の接合方法。A homogeneous composition consisting of at least one element with a melting point of 5
A metal layer having a temperature in the range of 00°C to 900°C is provided with a substantially uniform thickness on at least one surface of the first and second metal members, and each surface of the first and second metal members is brought into contact with each other while facing each other. A method for joining metal members, characterized in that the metal layer is melted by heating and the first and second metal members are joined.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US76349785A | 1985-08-08 | 1985-08-08 | |
| US763497 | 1985-08-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6333175A true JPS6333175A (en) | 1988-02-12 |
Family
ID=25067990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17543186A Pending JPS6333175A (en) | 1985-08-08 | 1986-07-25 | Joining method for metallic member |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6333175A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021502668A (en) * | 2017-11-08 | 2021-01-28 | フォトニス フランスＰｈｏｔｏｎｉｓ Ｆｒａｎｃｅ | How to make a sealed electrical connection inside a ceramic case and an image photomultiplier tube containing the case |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50142457A (en) * | 1974-05-02 | 1975-11-17 | ||
| JPS5218447A (en) * | 1975-07-16 | 1977-02-12 | Gen Electric | Method of forming metallurgical joint |
| JPS5330093A (en) * | 1976-09-01 | 1978-03-20 | Makoto Neshiro | Paper punch rule for many holes |
| JPS548344A (en) * | 1977-06-20 | 1979-01-22 | Sumitomo Electric Industries | Tandem master cylinder for twoowheel barrow |
-
1986
- 1986-07-25 JP JP17543186A patent/JPS6333175A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50142457A (en) * | 1974-05-02 | 1975-11-17 | ||
| JPS5218447A (en) * | 1975-07-16 | 1977-02-12 | Gen Electric | Method of forming metallurgical joint |
| JPS5330093A (en) * | 1976-09-01 | 1978-03-20 | Makoto Neshiro | Paper punch rule for many holes |
| JPS548344A (en) * | 1977-06-20 | 1979-01-22 | Sumitomo Electric Industries | Tandem master cylinder for twoowheel barrow |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021502668A (en) * | 2017-11-08 | 2021-01-28 | フォトニス フランスＰｈｏｔｏｎｉｓ Ｆｒａｎｃｅ | How to make a sealed electrical connection inside a ceramic case and an image photomultiplier tube containing the case |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727633A (en) | Method of securing metallic members together | |
| US5744752A (en) | Hermetic thin film metallized sealband for SCM and MCM-D modules | |
| US5001546A (en) | Clad metal lead frame substrates | |
| US4640436A (en) | Hermetic sealing cover and a method of producing the same | |
| JPS6231819B2 (en) | ||
| US4096983A (en) | Bonding copper leads to gold film coatings on alumina ceramic substrate | |
| JPS61142750A (en) | Insulating substrate | |
| JPS6333175A (en) | Joining method for metallic member | |
| US4501768A (en) | Thin film floating zone metal coating technique | |
| US4765528A (en) | Plating process for an electronic part | |
| EP0089604B1 (en) | Method for selectively coating metallurgical patterns on dielectric substrates | |
| US4921158A (en) | Brazing material | |
| JPH11186423A (en) | Hermetic seal cover and its manufacture | |
| JP2001196393A (en) | Method for manufacturing semiconductor device | |
| JPS63287038A (en) | Package structure | |
| JP3402620B2 (en) | High density mounting method of bare chip | |
| Smith et al. | Hybrid Microcircuit Tape Chip Carrier Materials/Processing Trade-Offs | |
| JP2848373B2 (en) | Semiconductor device | |
| KR100250140B1 (en) | Method for manufacturing semiconductor part | |
| JPH05259632A (en) | Printed wiring board and manufacture thereof | |
| JPH07147292A (en) | Manufacture of semiconductor device | |
| JP2675077B2 (en) | Lead frame for semiconductor device | |
| JPS6117394A (en) | Production of joined material | |
| JPH07106489A (en) | Semiconductor device and its manufacture | |
| JPS63211655A (en) | Solder-buried resist sheet |