JPS6332292B2 - - Google Patents
Info
- Publication number
- JPS6332292B2 JPS6332292B2 JP56035035A JP3503581A JPS6332292B2 JP S6332292 B2 JPS6332292 B2 JP S6332292B2 JP 56035035 A JP56035035 A JP 56035035A JP 3503581 A JP3503581 A JP 3503581A JP S6332292 B2 JPS6332292 B2 JP S6332292B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- conversion
- output
- input
- position information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 83
- 238000001514 detection method Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
本発明はコード変換回路方式に係り、特に任意
のコード系の符号を不定長の直列符号に変換する
回路方式に関する。
のコード系の符号を不定長の直列符号に変換する
回路方式に関する。
従来、あるコード系の符号を不定長の直列符号
列に変換する回路方式としては、入力符号に対す
る変換符号を格納した変換テーブルと、該変換符
号の長（ビツト長）さを格納したテーブルを別々
に設け、前記両テーブルを同時に読み出して、変
換符号並列直列変換器に、変換符号長を計数器に
それぞれセツトし転送クロツクに同期させて計数
器出力により並直列変換器を制御し直列符号を得
る回路方式が知られているが、この方式では１つ
の入力符号に対して１度しか変換テーブルを引け
ない為、１つの出力変換符号列の最大長は、変換
テーブルの出力のビツト長に制限されるという欠
点がある。また変換テーブルが２つ必要であり、
部品点数が多くなること、更には変換テーブルに
無駄なスペースが多くなることなどの欠点があつ
た。
列に変換する回路方式としては、入力符号に対す
る変換符号を格納した変換テーブルと、該変換符
号の長（ビツト長）さを格納したテーブルを別々
に設け、前記両テーブルを同時に読み出して、変
換符号並列直列変換器に、変換符号長を計数器に
それぞれセツトし転送クロツクに同期させて計数
器出力により並直列変換器を制御し直列符号を得
る回路方式が知られているが、この方式では１つ
の入力符号に対して１度しか変換テーブルを引け
ない為、１つの出力変換符号列の最大長は、変換
テーブルの出力のビツト長に制限されるという欠
点がある。また変換テーブルが２つ必要であり、
部品点数が多くなること、更には変換テーブルに
無駄なスペースが多くなることなどの欠点があつ
た。
別の回路方式としては変換符号情報と符号長情
報を同一テーブルに持ち、それぞれを時分割に読
み出し、以後前述の方式と同様の変換を行なう方
式もあるが、この方式では前述の方式の欠点の上
に、更に時分割に読み出す為の制御の複雑さ、部
品点数の増加を伴なう欠点があつた。
報を同一テーブルに持ち、それぞれを時分割に読
み出し、以後前述の方式と同様の変換を行なう方
式もあるが、この方式では前述の方式の欠点の上
に、更に時分割に読み出す為の制御の複雑さ、部
品点数の増加を伴なう欠点があつた。
従つて本発明の目的は出力変換符号長が任意に
設定でき、かつ部品点数を少なくすることのでき
る符号変換方式を提供することにあり、この目的
は、ｎビツト並列な入力符号が入力され該ｎを超
えない並列変換符号を出力すると共に該並列変換
符号内の変換有効ビツト長を指摘する最終ビツト
位置情報を出力する符号変換テーブルと、クロツ
ク信号に応じて歩進される計数値を出力する計数
手段と、該並列変換符号と該最終ビツト位置情報
が入力され該並列変換符号を直列変換符号として
出力すると共に該最終ビツト位置情報に基づいて
該並列変換符号の直列変換出力を終了する検出信
号を送出するデータ選択手段とを設け、該計数手
段の上位の計数出力を該符号変換テーブルに入力
する事で該計数出力が更新される毎に該入力符号
に応じた変換符号及びその変換符号の有効長を指
摘する最終ビツト位置情報を出力させると共に、
該計数手段の下位の計数出力を該データ選択手段
入力する事でその計数出力値に従う順序で並列直
列変換を行なつて固定長なコードを不定長なコー
ドに変換するように制御したことを特徴とするコ
ード変換回路方式によつて達成される。
設定でき、かつ部品点数を少なくすることのでき
る符号変換方式を提供することにあり、この目的
は、ｎビツト並列な入力符号が入力され該ｎを超
えない並列変換符号を出力すると共に該並列変換
符号内の変換有効ビツト長を指摘する最終ビツト
位置情報を出力する符号変換テーブルと、クロツ
ク信号に応じて歩進される計数値を出力する計数
手段と、該並列変換符号と該最終ビツト位置情報
が入力され該並列変換符号を直列変換符号として
出力すると共に該最終ビツト位置情報に基づいて
該並列変換符号の直列変換出力を終了する検出信
号を送出するデータ選択手段とを設け、該計数手
段の上位の計数出力を該符号変換テーブルに入力
する事で該計数出力が更新される毎に該入力符号
に応じた変換符号及びその変換符号の有効長を指
摘する最終ビツト位置情報を出力させると共に、
該計数手段の下位の計数出力を該データ選択手段
入力する事でその計数出力値に従う順序で並列直
列変換を行なつて固定長なコードを不定長なコー
ドに変換するように制御したことを特徴とするコ
ード変換回路方式によつて達成される。
すなわち本発明は入力符号に対して変換される
符号の長さがテーブルのビツト長により制限され
ないように、符号長が長い場合には符号変換テー
ブルを複数回検索できるようにし、その出力変換
符号を結合（連続的に直列変換）することによつ
て変換を行なうものであり、符号変換テーブルは
入力符号に応じた変換符号の他に、前記変換符号
内の変換に有効なビツト長を示す最終ビツト位置
情報を出力するようにし、かつクロツクにより歩
進する計数手段の計数出力により符号変換テーブ
ルからの並列な変換符号を直列出力する順序を制
御するものである。
符号の長さがテーブルのビツト長により制限され
ないように、符号長が長い場合には符号変換テー
ブルを複数回検索できるようにし、その出力変換
符号を結合（連続的に直列変換）することによつ
て変換を行なうものであり、符号変換テーブルは
入力符号に応じた変換符号の他に、前記変換符号
内の変換に有効なビツト長を示す最終ビツト位置
情報を出力するようにし、かつクロツクにより歩
進する計数手段の計数出力により符号変換テーブ
ルからの並列な変換符号を直列出力する順序を制
御するものである。
以下図面に従つて本発明を詳細に説明する。
第１図は本発明の一実施例を示す図であり、第
２図は第１図回路の動作を説明するためのタイム
チヤートであり、第１図の各部信号の波形を示す
ものである。
２図は第１図回路の動作を説明するためのタイム
チヤートであり、第１図の各部信号の波形を示す
ものである。
第１図第２図において、１９は符号変換テーブ
ルであり８ビツト並列な入力符号１３に対する４
ビツトの変換符号１５及び４ビツトで示す最終ビ
ツト位置情報１５′を出力するものである。１８
は４ビツト出力の計数器であり、クロツク１１に
より歩進され、計数出力１２の下位２ビツトはデ
ータ選択回路１１０に入力される変換符号１５の
並列符号を順序づけ、直列符号１６とし出力する
制御のためにデータ選択回路１１０に印加され
る。
ルであり８ビツト並列な入力符号１３に対する４
ビツトの変換符号１５及び４ビツトで示す最終ビ
ツト位置情報１５′を出力するものである。１８
は４ビツト出力の計数器であり、クロツク１１に
より歩進され、計数出力１２の下位２ビツトはデ
ータ選択回路１１０に入力される変換符号１５の
並列符号を順序づけ、直列符号１６とし出力する
制御のためにデータ選択回路１１０に印加され
る。
また計数器１８の計数出力１２の上位２ビツト
は符号変換テーブル１９に入力され、最終ビツト
位置情報１５′に“１”が出力されない場合（す
なわち変換がまだ終了していない場合）に更に引
き続き符号変換テーブル１９から連続すべき変換
符号１５を出力するように制御する。すなわち、
計数器１８は変換制御の機能もあわせ有するもの
である。
は符号変換テーブル１９に入力され、最終ビツト
位置情報１５′に“１”が出力されない場合（す
なわち変換がまだ終了していない場合）に更に引
き続き符号変換テーブル１９から連続すべき変換
符号１５を出力するように制御する。すなわち、
計数器１８は変換制御の機能もあわせ有するもの
である。
最終ビツト位置情報１５′に“１”が検出され
るとデータ選択回路１１０から検出信号１７が出
力され、計数器１８をリセツトし、かつ新たな入
力符号に更新する入力更新信号１４を発生するも
のである。
るとデータ選択回路１１０から検出信号１７が出
力され、計数器１８をリセツトし、かつ新たな入
力符号に更新する入力更新信号１４を発生するも
のである。
次に第２図タイムチヤートを用いて第１図実施
例の動作を説明する。
例の動作を説明する。
さて入力符号１３として次のものを考える。
入力符号 直列符号
〓 〓
47（16進） 110010
48（16進） 111
〓 〓
to時には前の入力符号１３に対応する符号の最
終ビツト位置情報１５′が出力されているものと
する。そこで検出信号１７が１となり、入力符号
更新を指示する入力更新信号１４のクロツクが出
る。入力更新信号１４によりt1からは新しい入力
符号１３の“47(16進)”が入力される。また、検
出信号１７が１でクロツク１１の立ち上がり時に
計数器１８がイニシヤライズ（リセツト）されて
４ビツト分の計数出力１２がオール０になる。
終ビツト位置情報１５′が出力されているものと
する。そこで検出信号１７が１となり、入力符号
更新を指示する入力更新信号１４のクロツクが出
る。入力更新信号１４によりt1からは新しい入力
符号１３の“47(16進)”が入力される。また、検
出信号１７が１でクロツク１１の立ち上がり時に
計数器１８がイニシヤライズ（リセツト）されて
４ビツト分の計数出力１２がオール０になる。
以後計数器１８はクロツク１１が入力される毎
に歩進され、最終ビツト位置情報１５′が出され
た後で入力更新信号１４によりリセツトされる。
この計数器１８の計数出力１２は上位２ビツトが
符号変換テーブル１９に加えられ、値の更新があ
ると入力符号１３に基づくテーブルの検索を再開
する。また、計数出力１２の下位２ビツトは出力
選択回路１１０へ加えられ、並列入力された変換
符号１５を順序づけて直列出力するように制御す
る。
に歩進され、最終ビツト位置情報１５′が出され
た後で入力更新信号１４によりリセツトされる。
この計数器１８の計数出力１２は上位２ビツトが
符号変換テーブル１９に加えられ、値の更新があ
ると入力符号１３に基づくテーブルの検索を再開
する。また、計数出力１２の下位２ビツトは出力
選択回路１１０へ加えられ、並列入力された変換
符号１５を順序づけて直列出力するように制御す
る。
すなわち、符号変換テーブル１９の出力８ビツ
トはそれぞれ４ビツトの変換符号１５と最終ビツ
ト位置情報１５′にわかれており、計数出力１２
の下位２ビツトは直列変換する際の変換符号１５
のビツト位置を指示するものであり、上位２ビツ
トは最終ビツト位置情報１５′がオール０の場合
に、入力符号１３に基づき符号変換テーブル１９
から引き続く変換符号１５を出力させるように制
御するものである。
トはそれぞれ４ビツトの変換符号１５と最終ビツ
ト位置情報１５′にわかれており、計数出力１２
の下位２ビツトは直列変換する際の変換符号１５
のビツト位置を指示するものであり、上位２ビツ
トは最終ビツト位置情報１５′がオール０の場合
に、入力符号１３に基づき符号変換テーブル１９
から引き続く変換符号１５を出力させるように制
御するものである。
従つて第２図タイムチヤートに示されるよう
に、t1時に計数出力１２が０にリセツトされる
と、上位２ビツトは入力符号１３とともに符号変
換テーブル１９に入力され、変換符号１５
“0011”、最終ビツト位置情報１５′“0000”が出
力される。このとき計数出力１２の下位２ビツト
は“00”であるから変換符号１５“0011”の右端
（０位）のデータ“１”がデータ選択回路１１０
により直列符号１６として選択出力される。t2時
には計数出力１２の下位２ビツトは“01”である
から同様に変換符号１５“0011”の右端より２番
目（１位）のデータ“１”が出力される。以下同
様にしてt4時まで進み、直列符号１６としては
“1100”の順で出力される。ここまでの最終ビツ
ト位置情報１５′は“0000”であり、符号変換が
未完了であることを示し、計数器１８は更に歩進
され、計数出力１２は“0100”となる。この上位
２ビツト“01”が符号変換テーブル１９に入力さ
れることで検索が再開され、次の変換符号１５
“0001”、最終ビツト位置情報“0010”が出力され
る。そして計数器１８によつてt6時まで前述と同
様に直列変換され、先の直列符号１６の“1100”
に続いて“10”が出力される。
に、t1時に計数出力１２が０にリセツトされる
と、上位２ビツトは入力符号１３とともに符号変
換テーブル１９に入力され、変換符号１５
“0011”、最終ビツト位置情報１５′“0000”が出
力される。このとき計数出力１２の下位２ビツト
は“00”であるから変換符号１５“0011”の右端
（０位）のデータ“１”がデータ選択回路１１０
により直列符号１６として選択出力される。t2時
には計数出力１２の下位２ビツトは“01”である
から同様に変換符号１５“0011”の右端より２番
目（１位）のデータ“１”が出力される。以下同
様にしてt4時まで進み、直列符号１６としては
“1100”の順で出力される。ここまでの最終ビツ
ト位置情報１５′は“0000”であり、符号変換が
未完了であることを示し、計数器１８は更に歩進
され、計数出力１２は“0100”となる。この上位
２ビツト“01”が符号変換テーブル１９に入力さ
れることで検索が再開され、次の変換符号１５
“0001”、最終ビツト位置情報“0010”が出力され
る。そして計数器１８によつてt6時まで前述と同
様に直列変換され、先の直列符号１６の“1100”
に続いて“10”が出力される。
このt6時において、最終ビツト位置情報１５′
は２ビツト目にフラグ“１”が指示されており、
変換符号１５の２ビツト目の“０”が最終ビツト
であることを示しており、データ選択回路１０に
より検出され、検出信号１７が出力される。従つ
てt7時には計数器１８がリセツトされ、計数出力
１２が０にもどるとともに入力更新信号１４が発
生され、次の入力符号48(16進)が入力され変換テ
ーブル１９に加えられることとなる。
は２ビツト目にフラグ“１”が指示されており、
変換符号１５の２ビツト目の“０”が最終ビツト
であることを示しており、データ選択回路１０に
より検出され、検出信号１７が出力される。従つ
てt7時には計数器１８がリセツトされ、計数出力
１２が０にもどるとともに入力更新信号１４が発
生され、次の入力符号48(16進)が入力され変換テ
ーブル１９に加えられることとなる。
本発明によればこのようにして変換が終了する
まで複数回変換テーブルを検索するよう構成する
ことにより、ある符号を不定長の直列符号に変換
する場合に出力ビツト長を長くできるものであ
る。
まで複数回変換テーブルを検索するよう構成する
ことにより、ある符号を不定長の直列符号に変換
する場合に出力ビツト長を長くできるものであ
る。
すなわち第１図実施例では、変換符号１５は４
ビツトであるが計数出力上位２ビツトにより、４
回まで変換テーブル１９を検索でき、最大16ビツ
トまでの符号変換が可能である。また同様の考え
方で更に符号長を長くするように構成することも
明らかである。
ビツトであるが計数出力上位２ビツトにより、４
回まで変換テーブル１９を検索でき、最大16ビツ
トまでの符号変換が可能である。また同様の考え
方で更に符号長を長くするように構成することも
明らかである。
また部品点数も少なくてすむという利点、変換
テーブルもビツト幅が大きくなくても使用できる
という利点がある。
テーブルもビツト幅が大きくなくても使用できる
という利点がある。
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図実施例の動作タイムチヤートであ
る。 図中１８……計数器、１９……符号変換テーブ
ル、１１０……データ選択回路、１１……クロツ
ク、１２……計数出力、１３……入力符号、１４
……入力更新信号、１５……変換符号、１５′…
…最終ビツト位置情報、１６……直列符号、１７
……検出信号。
第２図は第１図実施例の動作タイムチヤートであ
る。 図中１８……計数器、１９……符号変換テーブ
ル、１１０……データ選択回路、１１……クロツ
ク、１２……計数出力、１３……入力符号、１４
……入力更新信号、１５……変換符号、１５′…
…最終ビツト位置情報、１６……直列符号、１７
……検出信号。
Claims (1)
- 【特許請求の範囲】 １ ｎビツト並列な入力符号が入力され該ｎを超
えない並列変換符号を出力すると共に該並列変換
符号内の変換有効ビツト長を指摘する最終ビツト
位置情報を出力する符号変換テーブルと、クロツ
ク信号に応じて歩進される計数値を出力する計数
手段と、該並列変換符号と該最終ビツト位置情報
が入力され該並列変換符号を直列変換符号として
出力すると共に該最終ビツト位置情報に基づいて
該並列変換符号の直列変換出力を終了する検出信
号を送出するデータ選択手段とを設け、 該計数手段の上位の計数出力を該符号変換テー
ブルに入力する事で該計数出力が更新される毎に
該入力符号に応じた変換符号及びその変換符号の
有効長を指摘する最終ビツト位置情報を出力させ
ると共に、該計数手段の下位の計数出力を該デー
タ選択手段入力する事でその計数出力値に従う順
序で並列直列変換を行なつて固定長なコードを不
定長なコードに変換するように制御したことを特
徴とするコード変換回路方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3503581A JPS57150035A (en) | 1981-03-11 | 1981-03-11 | Code converting circuit system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3503581A JPS57150035A (en) | 1981-03-11 | 1981-03-11 | Code converting circuit system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57150035A JPS57150035A (en) | 1982-09-16 |
| JPS6332292B2 true JPS6332292B2 (ja) | 1988-06-29 |
Family
ID=12430793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3503581A Granted JPS57150035A (en) | 1981-03-11 | 1981-03-11 | Code converting circuit system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57150035A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60229428A (ja) * | 1984-04-27 | 1985-11-14 | Nec Home Electronics Ltd | Ｍｈランレングス符号の復号化方法 |
| JP5123063B2 (ja) | 2008-06-12 | 2013-01-16 | 株式会社東海理化電機製作所 | 車両用インナミラー装置のピボット連結構造 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53107226A (en) * | 1977-03-02 | 1978-09-19 | Hitachi Ltd | Decoding system for variable-length code |
| JPS54150905A (en) * | 1978-05-18 | 1979-11-27 | Mitsubishi Electric Corp | Decoding device |
-
1981
- 1981-03-11 JP JP3503581A patent/JPS57150035A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53107226A (en) * | 1977-03-02 | 1978-09-19 | Hitachi Ltd | Decoding system for variable-length code |
| JPS54150905A (en) * | 1978-05-18 | 1979-11-27 | Mitsubishi Electric Corp | Decoding device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57150035A (en) | 1982-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3717851A (en) | Processing of compacted data | |
| US3675211A (en) | Data compaction using modified variable-length coding | |
| US4472788A (en) | Shift circuit having a plurality of cascade-connected data selectors | |
| US3257547A (en) | Fractional binary to binary-coded-decimal and binary-coded-decimal to whole number binary conversion devices | |
| JPS6332292B2 (ja) | ||
| EP0297581A3 (en) | Pseudo-noise sequence generator | |
| JPS5927347A (ja) | 到来信号の所望の関数を発生する関数発生器 | |
| US2973511A (en) | Code converter | |
| US3526759A (en) | Parallel binary to parallel binary coded decimal converter | |
| JPS6362151B2 (ja) | ||
| JPS5939049B2 (ja) | コ−ド変換方式 | |
| SU1545329A1 (ru) | Преобразователь кодовых форм | |
| SU842786A1 (ru) | Устройство дл приведени р-кодовфибОНАччи K МиНиМАльНОй фОРМЕ | |
| JPS6255737B2 (ja) | ||
| JPS63284930A (ja) | ｍＢｎＢ符号変換回路 | |
| SU1488783A2 (ru) | УСТРОЙСТВО ДЛЯ ВЫБОРА ЭКСТРЕМАЛЬНОГО ИЗ η та-РАЗРЯДНЫХ ДВОИЧНЫХ ЧИСЕЛ | |
| SU1547071A1 (ru) | Преобразователь кодов | |
| KR920004439Y1 (ko) | 데이타 변환회로 | |
| SU843269A1 (ru) | Устройство дл формировани кода | |
| SU1741271A2 (ru) | Преобразователь кодов | |
| SU860056A1 (ru) | Преобразователь параллельного кода в последовательный | |
| SU892441A1 (ru) | Цифровой делитель частоты с дробным коэффициентом делени | |
| SU1418731A1 (ru) | Устройство дл нумерации перестановок натурального р да чисел и нул | |
| SU732852A1 (ru) | Преобразователь позиционного кода в код с большим основанием | |
| SU763950A1 (ru) | Устройство кодировани речевого сигнала в системах вывода информации голосом |