JPS63314920A - ガロア体演算方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は光ディスク等の媒体にデータを記録再生する場
合に使用する符号誤り検査訂正装置に適用するガロア体
演算方法に関するものである。

従来の技術 近年光ディスクを用いたデータ記録再生装置の開発が盛
んである。光デイスクメモリは磁気ディスクに比べ大容
量のデータが記録可能である反面、記録媒体の生のエラ
ー率が高いという欠点金持つ。

このため記録時にはデータに誤り検査訂正符号を付加し
て光ディスクにはデータと誤り検査訂正符号の両方を記
録し、再生時には前記誤り検査訂正符号を用いてデータ
の誤りを検出訂正する方法が一般に用いられる。この様
な誤り検査訂正符号として近年注目されているものに最
小距ｕｄ＝１７程度のリードソロモン符号がある。通常
リードソロモン符号の復号は、まず受信語よりシンドロ
ームを計算し、次にシンドロームがら誤り個数と誤り位
置多項式σ（ｘ）および誤り量多項式ω（Ｘ）を求め、
最後に各多項式より誤り位置と誤り量を推定して訂正を
実行するのであるが、最小距疏が大きいため復号過程が
複雑で復号に長時間ががりまたハードウェアで実現する
ためには大きな回路が必要である９このうちシンドロー
ムの計算は復号速度に非常に影響するため並列演算ハー
ドウェアが使われる場合が多いが、特に高速性が要求さ
れる場合には他の訂正処理も純粋なハードウエアでなく
マイクロプログラミング手法によってハードウェアに近
い速度で処理を行う場合がある。このとき、誤り位置多
項式と誤り量多項式の導出計算にはユークリッドの互除
法等の高速解法アルゴリズムが知られており、誤り位置
多項式から誤り位置を求めるのにはＣｈｉｅｎのアルゴ
リズムが用いられる。また誤り量は誤り位置多項式をガ
ロア体上で形式微分した多項式と誤り量多項式の計算に
より求められる。このうちＣｈｉｅｎのアルゴリズムと
誤り位置多項式を微分した多項式の計算と誤り量多項式
の計算は、大部分が多項式にある変数を代入してその多
項式の値を求める計算である。多項式の値をある程度高
速に求める方法として一部１ヒしたＨｏｒｎｅｒの方法
と呼ばれる繰り返し積和計算に帰着させる方法が従来用
いられてきた。（例えば電子通信学会技術報告Ｉ　Ｔａ
２−４３、シストリックアルゴリズムに基ず（Ｒｅｅｄ
−３ｏ　ｌ　ｏｍｏｎ符号の復号器の構成法、木村他、
ｐａｇｅ５） 以下図面を参照しながら、従来のガロア体演算方法につ
いて説明する。第３図、第４図は従来の訂正処理で用い
られているガロア休演算回路の一部を示すものである。

第３図において１１は０元判定回路、１２．１３．３４
は入力バイブラインレジスタ、２８はメモリー、２つは
ガロア体乗算回路、３０はガロア体加算回路（排他的論
理和演算回路）、３１．３２はスイッチ論理ゲート回路
、３３は原始元αの累乗発生回路（位置数発生回路）で
ある。この演算はＧＦ　（２ｒ）上で行なわれる。

以下に従来のガロア休演算装置による多項式の計算につ
いて以下その動作を説明する。まず光ディスクより読み
出された受信語は、ディンターリーブ後シンドローム計
算回路に入力される。得られたシンドロームが全て０で
ない場合には誤りがあったと判定され、このシンドロー
ムをガロア休演算装置に送出し、誤り個数の計算および
誤り位置、誤り量の推定を行うのである。２８のメモリ
ーには符号の最小距離をｄとしたとき（ｄ−１）個のシ
ンドロームがシンドローム演算回路から送られ、２９の
乗算器および３０の加算器、あるいは図には記していな
いがマイクロプログラムによる制御論理回路、逆光メモ
リー等によって誤りの個数ｔおよび（ｔ−！−１）個の
誤り位置多項式の各次数の係数（０次を含む）が算出格
納される。いま、誤り位置多項式の根αＮがすでに求ま
っていて、同じガロア体演算回路を用いて誤り位置多項
式を微分した多項式にα８を代入した値を求める動作を
説明する。全簡略化のため３個の誤りがあったとすると
誤り位置多項式は に３Ｘ３＋に２Ｘ２＋に、Ｘ＋に、であり、この誤り位
置多項式を微分した多項式はｋ　３Ｘ２＋に、である。

したがって３１のスイッチ論理ゲート回路を３３のαの
ガロア体加算回路側に、３２のスイッチ論理ゲート回路
を２８のメモリー側に倒し１４のＲＣにはに３．０１ｋ
ｌ、と係数を、１２のＲａにはα８を代入する。１３の
Ｒｂの内容は計算実行に先立ちＯにクリアされているも
のとする。この時の３０の加算器の出力はバ・イブライ
ン後α’＊Ｏ＋に３、αＮ＊に３＋Ｑ、αＮ＊（α’＊
に３）＋ｋｌとなり、３ステツプめで誤り位置多項式を
微分した多項式に誤り位置を代入計算した値が計算され
る。なお上式は全てガロア体上の演算であり、演算子士
は加算、＊は乗算をしめす。一般に計算に必要なステッ
プ数は初期設定を除いて多項式の次数とおなしだけ必要
である。また０元判定回路１１、αの累乗発生回路３３
は誤り位置の計算において誤り位置多項式に誤り位置数
を代入して根であるか否かを判定するのに用いる。この
計算は、前述の多項式の計算方法と同一手順で行い得る
ので省略する。第４図は２９の乗算回路の内部を示した
ちのである。第４図において１．２．３．４．５．６．
７．８はガロア体の固定係数乗算器、９は１２のパイプ
ラインレジスタの各ビットがＯのとき対応して各固定係
数乗算器出力に直列に０元を乗算する論理積回路であり
各固定係数乗算器出力に対して各ビット毎にそれぞれ設
けられている。また１０はパリティジェネレータ回路で
あり乗算結果の全シンボルについて各ビットごとの排泄
的論理和を出力する。

発明が解決しようとする問題点 しかしながら上記のような方法では、誤りの発生個数が
多くなるほど誤り位置多項式と誤り位置多項式の次数が
大きくなり多項式の値を求めるための積和計算の量か増
加し復号時間が長くなるという問題点を有していた。た
とえば、誤り位置αｌが求まっているとき、その誤り位
置に対応する誤り量ｅ、は、誤り位置多項式をσ（Ｘ）
、誤り量多工貞式をω（ｘ）としたとき ｅ、＝−αｔ・ω（αｔ）　　σ“　（αｒ）−１で計
算できるが、多項式の計算としてω（α゛）の計算とσ
′　（α゛）の計算をおこなわなければならす、誤りの
発生個数が）い場合はと積和計算の計算量が多くなって
しまう。通常光ディスク等の記録再生にリードソロモン
符号を使する場合にはリアルタイムでデータを転送する
必要上復号時間が制限されているため、高能力の符号を
実用的に使用するためには、復号時間すなわち復号に要
する計算量を低減することが必要である。本発明は上記
問題点に鑑み高速性と小さなハードウェア量を両立させ
るガロア体演算方法を提供するものである。

問題点を解決するための手段 上記問題点に諾み本発明は、符号語がガロア体ＧＦ（２
ｒ）の元から構成されるリードソロモン符号のｔ次の誤
り位置多項式の各次数の係数値及び誤り位置多項式に位
置数を代入して計算した各次数における（ｔ＋１）シン
ボル以上の中間計算結果と記憶する記憶素子群と、前記
記憶素子に係数値を格納する手段と、第一の任意の１シ
ンボル入力に対して共通に前記ガロア体ＧＦ　（２ｒ）
の原始元αの０から（ｒ−１）累乗すなわちα０からα
ｒ−１までのｒ個の固定］糸数を乗ずるかあるいはまた
前記ｒ個以内である（ｔ＋１）シンボルの記憶素子群に
対してα０からαｔまでの固定係数を乗ずるｒ個の乗算
器群と、ＧＦ（２ｒ）の下位０番目ビットから始めて偶
数番目のビットがＯ１奇数番目のビットが１となるシン
ボルを発生する固定係数発生回路と、前記とは別の第二
の任意の１シンボル入力の２進表現の下位０番目ビット
からｒ−１番目ビットに対応して前記α０からαｒ−１
までのｒ個の固定係数を前記ガロア体ＧＦ（２ｒ）上の
０元の固定（糸数に切り換える手段と、前記第二の１シ
ンボル入力を前記固定係数発生回路の出力する固定係数
に切り換える手段と、前記第一の任意のシンボルと前記
記憶素子群の出力の値を入力として切り換えＡ択された
結果を前記乗算器群の入力に供給する手段と、前記乗算
器群によって得られた結果のｒ個のシンボルの２元ベク
トル各成分毎の排泄論理和をとり１シンボルの結果な得
るｒ個の奇偶判定器群と、前記奇偶判定器群の出力シン
ボルが０元であるかを検出する手段と、前記乗算器群に
よって得られた（ｔ＋１）シンボルの出力を前記記憶素
子群に帰還格納する手段とを備えたガロア体演算装置に
おいて、ガロア体の乗算を行う場合には第一の任意の１
シンボル入力にαＯからα・川まてのｒ個の固定１系数
を乗じかつ第二の任意の１シシボル入力の２進表現の０
番目ビットからｒ−１番目ビットに対応して各ビットが
０ならば前記α０からα″′−１までのｒ個の固定係数
を前記ガロア体ＧＦ（２ｒ）上の０元の固定係数に切り
換えて乗算結果を前記奇偶判定器群野出力シンボルに得
て、誤り位置数および誤り位置多項式の微分を求める場
合には前記固定係数乗算器のαｔに対応する前記記憶素
子群に誤り位置多項式の第を次の係数を各々格納した後
、前記の第二の１シンボル入力として少なくとも下位か
らｔビット目まで１を与えかつ前記乗算器の各入力とし
て対応する前記記＋１素子の各々ご選択して前記乗算器
による（ｔ＋１）シンボルの乗算結果を各々の前言己記
憶素子に帰還して前記の奇遇判定器群の出力が０元とな
ったとき帰還を一旦停止して帰還回数を計測し誤り位置
数を得た後、更に前記第二の１シンボル入力として前記
の固定係数発生回路の出力を与え前記奇遇判定器群の出
力に誤り位置多項式の微分演算結果を得た後、再び・Ｉ
ｉ還を継続して帰還回数が符号長−１回に至るまで上記
の操作を繰り返す。また本発明のガロア体演算方法はｒ
次以上の誤り位置数を求める場合誤り位置多項式の各次
数の係数値及び誤り位置多項式に誤り位置数を代入して
計算した各次数における中間結果を記憶する記・憶素子
群と前記ｒ次以上の誤り位置数に対応する記憶素子群の
出力に前記αｔ以上の固定係数乗算器群と前記αｔ以上
の固定係数乗算器群の固定係数を０元に切り替える手段
とα０からαｔ−１までの固定乗算器群によって得られ
た乗算結果と前記αｔ以上の固定乗数乗算器群によって
得られた乗算結果の合計ｒ＋１個以上である（ｔ＋１）
閥のシンボルの２元ベクトル各成分海の排他論理和をと
って１シンボルの結果を得るｒ＠の奇偶判定器群を設け
、ガロア体の乗算を行う場合には前記第一の任意の１シ
ンボル入力にα０からαｒ−１までのｒ個の固定係数を
乗じかつ第二の任意の１シンボル入力の２進表現の下位
０番目ピントからｒ−１番目ビットの各と、・トがＯな
らば対応する前記α０からαｒ−１までのｒ個の固定係
数乗算器群の固定係数を前記ガロア体ＧＦ（２ｒ）上の
０元の固定係数に切り換えるととらに前記奇偶Ｉ′ｌＩ
定器群の入力に前記αｔ以上の固定１系数乗算器群の出
力が０元を供給させるような手段を有して乗算結果を前
記奇遇判定器群の出力に得て、ｒ次以上の誤り位置数を
求める場合には前記の第二の１シンボル入力として各と
７１・に１を４えるとと乙に前記奇偶判定器群の入力に
前記α・以上の固定係数乗算器「Ｙの出力が入力される
ようにし、誤り位置多項式の微分を求める場合には第二
の任意の１シンボル入力として前記固定係数発生回路の
出力を与えるととらに前記６１以上の固定係数乗算器群
のｒ番目から始めて偶数番目の固定係数乗算器出力が０
元を出力して前記奇偶判定器群の入力に供給するように
して誤り位置多項式の最高次数がｒ次以上の場合におい
ても前記と同様の操作を繰り返すのである。

作用 ガロア体ＧＦ（２ｒ）の乗算は共通の１シンボルの乗数
に対してα０からαｒ伺までの固定係数を掛けたｒ個の
結果をまず求め、被乗数シンボルの２元ベクトルのｒ次
成分がＯならばｒ次成分に対応した前記固定乗数乗算結
果を０とし、得られたｒ個のシンボルの排他論理和をと
るという手順で実行することができる。また同じ固定乗
数回路を使用して誤り位置多項式の０次からｔ次まで係
数値計算結果を格納したメモリー出力を固定乗数回路の
入力とし、メモリー出力にαＯからαｔまでの固定係数
をそれぞれ乗じかつ乗算結果を各次数毎にメモリーに帰
還しながら固定係数乗算器群によって得られた結果のｔ
ｌのシンボルの排他論理和を取り１シンボルの結果を得
て誤り位置多項式に誤り位置を代入した計算結果を求め
ることができろ。

このとき被乗数はその２進ベクトルがすべてｌとなるよ
うにレジスタに設定すればよい。そして誤り個数ｔが（
ｒ−１）より大きい場きには、誤り位置多項式に位置を
代入して計算した各次数における中間結果を記憶する記
憶素子群の出力シンボルにさらにｒ次以上の固定係数乗
３Ｆ　２％群を設ければよい。また前記誤り位置多項式
に誤り位置を代入した計算結果が０元であった時、その
誤り位置は誤り位置多項式の解である。ここで次の誤り
位置の計算にはいる前に誤り位置多項式の各次成分が求
まっていることを利用して誤り位置多項式を微分した多
項式に誤り位置を代入した多項式の値を求めることがで
きる。ガロア体での多項式の微分は、微分前の偶数次の
項は微分後はＯ１１紋分前の奇数次の項の係数はそのま
まは背後に１吹酸次の項の係数となる。すなわち σ　（Ｘ）　　＝に、Ｘ’＋に７Ｘフ＋ｋ　６’Ｘ　６
＋　ｋ　５Ｘ　’　＋に４Ｘ’＋に３Ｘ３＋に２Ｘ２＋
ｋｌＸ＋に、の微分は、σ’　　（Ｘ）＝に７Ｘ６＋に
、Ｘ４＋に３Ｘ２４−ｋ。

という関１系であるが、このとき Ｘ　・　σ　（Ｘ）＝に７Ｘフ＋に５Ｘ’＋に３Ｘ３＋
−に、Ｘ’であることを利用してＸ・σ（Ｘ）を同じハ
ードウェアを使用して容易にもとめることができる。

すなわち誤り位置多項式の０次からｔ次まで各次数計算
結果を格納したメモリー出力にα０からαｔまでの固定
係数をそれぞれ乗じた結果に対して、被乗数として２進
ベクトルが下位から偶数番目のビットがＯ１下位から奇
数番目のビットが１となるようなシンボルを用いれば、
固定係数乗算器群の出力のうちαの偶数乗に対応すると
・ソｒ成分がＯとなり、αの奇数乗のみの固定乗数乗算
結果の排他的論理和をとることになり、誤り位置多項式
を微分した多項式に誤り位置を代入した結果Ｘσ（Ｘ）
を特別な計算をすることなく容易に求めることが可能で
ある。このようにして求めた微分した多項式の値は微分
時に多項式変数の次数を１次下げるという計算がはいっ
ていないため、実際に１蚊分した多項式の値に比較して
誤り位置が１送金分に掛かった値が求まるが、これは誤
り量を求める過程において例えば誤り量に誤り位置を１
口金分に掛けるという方法で解決可能である。

実施例 以下本発明の一実ｌ７ａｉ例のガロア休演算方法につい
て図面を参照しながら説明する。第１図ａ−１および第
１図ａ−２は本発明の第１の実施例の流れ図と示すもの
であり第１図すは本発明の第一の実施例に適用する装で
のブロック図を示すものである。第１図すにおいて、１
．２．３．４．５．６．７．８はガロア木の固定係数乗
算器、９は論理積回路、１０はパリティジェネレータ回
路、１２．１３はパイプラインレジスタで以上は第４図
と同じものである。１１は０元判定回路、１４．１５．
３６はスイッチ論理ゲート回路、１６．１７．１８は誤
り位置多項式の係数入力値及び各次数の誤り位置多項式
の位置数を乗じた中間値を記憶するレジスタである。３
５は８ヒツト固定シンボル発生回路で２進００００００
１０の定数を発生する。３７はパイプラインレジスタで
ある。これらの演算はＧＦ（２８＞上で行なわれ、第一
の実施例では誤りの個数ｔは２以下の場合を扱っている
０以上のように構成されたガロア体演算装置に適用する
演算方法ついて、以下第１図を用いてその流れを説明す
る。シンドロームのガロア体上での乗除算、加算処理に
より誤り個数と誤り位置多項式の各次数の係数渣含求め
る時、乗算はある１シンボル乗数入力に対して共通にＧ
Ｆ（２ｒ）の原始元αのＯから（ｒ　−１）累乗すなわ
ちα０からαｒ−１までのｒＨの固定係数を乗じ被乗数
シンボルの２元ベクトルの各ｒ次成分に対応して０元の
固定１系数を直列に更に乗じて得たｒ個の乗算結果のシ
ンボルの排他論理和をとり１シンボルの乗算結果を得る
のであり、第１図の１５のスイッチ論理ゲート回路を１
３の入力バイブラインレジスタ側に切り換えることによ
り本実施例のガロア体演算装置は第４図の乗算回路と同
様の働きをする。除算、加算は本実施例には記入してい
ない別のブロックの機能を含めて実行するのであるが、
例えば除算は逆光ＲＯＭと本実施例の乗算器により構成
することができる。この後誤り位置多項式の各次数の係
数の値をスイッチ論理ゲート回路１４を帰還側てない入
力端にセットして１６．１７．１８のレジスタに格納す
る。スイッチ論理ゲート回路１５は乗算回路機能時の被
乗数シンボルを格納する１３のパイプラインレジスタ出
力とαＯからα２までの固定係数をそれぞれ乗じて誤り
位置多項式の各次数の誤り位置多項式の位置数を代入し
た中間値の帰還値を格納する１６．１７．１８のレジス
タ出力とを切り換えるものであり、スイッチ論理ゲート
回路１４を帰還側にして符号長ｎに相当するステｙプ数
だけ帰還を繰り返す。この時１３の入力バイブラインレ
ジスタには０元を入力しておき、１２の入力パイプライ
ンレジスタにはすべてのビットに１を立てておいてα３
次以上の項が影響しないようにする。この処理は並列処
理であるため非常に高速に行なわれ、パリティジェネレ
ータ回路３７の出力シンボルが０元であるかをＯ元判定
回路１１により確認することにより根の判定を行ない、
求める誤りの位置は帰還回数によって得ることが出来る
。なお、本実施例では０元判定回路１１は固定係数乗算
器のあとにあるため、誤り位置多項式の根がα０である
場合には０元判定回路１１では根の判定が行えないが、
このときは誤り位置多項式の各法の係数の排他的論理和
が０であることと根がα０であることとが同じであるこ
とを利用して、例えば、レジスタ１６．１７．１８に係
数値を格納する際などに並行して排他論理和をとりαＯ
の根を持つことを確認可能である。ここで帰還ステップ
中に０元判定回路１１により誤り位置多項式の根が求ま
ったとき、次の帰還ステップに移る前にスイッチ論理ゲ
ート３６を固定パターン発生器３５側に切り替える。帰
還値レジスタ１６．１７．１８には誤り位置多項式に誤
り位置を代入した式の各１系数値が格納されている状態
であり固定パターン発生器３６は２進００００００１０
のシンボルを発生しているのでパリティジェネレータ回
路１０にはαｔ次の項のみが出力され、パイプラインレ
ジスタ３７には、誤り位置多項式を微分した多項式に誤
り位置を代入した場合の式の値を格納する。この式の値
を後の誤り量の計算に用いることにより、誤り位置の計
算に際し多項式の計算量を減らすことができる。説明を
簡単にするため本例では誤りの個数は２個以下の場合を
しめしているが、特に誤りの発生個数が多く誤り位置多
項式の次数が高くなったとき、すなわち従来の方法では
計算時間が多くかかる場合はど計算量の低減効果が大き
い。以上のように本実施例では第４図の乗算回路にαＯ
からαｒ−１までのｒｖＩＡの固定係数乗算器による部
分積を帰還し各ステップ毎の中間結果を記憶するレジス
タを設け、更にビット方向のパリティをとった出力シン
ボルが０元であることを検出する論理回路、被乗数のか
わりに１０固定シンボルを発生する論理回路、一般的な
乗算と誤り位置多項式の根の計算と誤り位置多項式を微
分した多項式の値の計算の機能を切り換える論理回路を
付は加えてハードウェア資産の有効利用と高速化を同時
に実現している。

なお、本発明の第一の実施例において１６．１７．１８
の記憶素子であるレジスタは専用のものを設ける必要は
なく、誤り位置多項式の１系数を算出する過程において
使用するメモリーでもよく、しかも誤り位置多項式の根
を求める過程においていつも同じ領域に帰還されなけれ
ばならないらのでもない。また１４のスイッチ論理ゲー
ト回路を使用せずに論理和ゲート回路を使用して同様な
処理を行ってもよい。次に本発明の第二の実施例につい
て図面を参照しながら説明する。第２図ａ　−１および
第２図ａ−２は本発明の第２の実施例の流れ図を示すも
のであり、第２図すは本発明の第二の実施例に適用する
ガロア体演算装置に於けるブロック図である。第２図す
において１．２．３．４．５．６．７．８はガロア体の
固定係数乗算器、９は論理積回路、ｌＯはパリティジェ
ネレータ回路、１２．１３はパイプラインレジスタであ
って以上は第４図と同じものである。１１は０元判定回
路、１４．１５．３６はスイッチ論理ゲート回路、１６
．１７．１８は誤り位置多項式の係数入力値及び各次数
の誤り位置多項式の位置数を乗じた中間値を記憶するレ
ジスタでこれらは第１図と同じものである。また１９．
２０．２１．２２．２３．２４は誤り位置多項式の係数
入力値及び各次数の誤り位置多項式の位置数を乗じた中
間値を記憶するレジスタ、２５はα８の固定係数乗算器
である、２６は１系統の論理スイッチ回路であり、２７
は論理積回路である。３５は８ビツト固定シンボル発生
回路で２進１０１０１０１０の定数を発生する。３７は
パイプラインレジスタである。

これらの演算はＧＦ　（２８）上で行なわれ、第二の実
施例では誤りの個数ｔは８以下の場合を扱うため、記憶
素子の数を増やすと共に誤りの個数ｔがｒを超過した分
、固定係数乗算器を誤り位置多項式の１以上の次数の計
算専用に追加している。以上のように構成されたガロア
体演算装置について、以下第２図すを用いてその動作を
説明する。誤り個数と誤り位置多項式の各次数の係数の
値を求める時、ガロア体での乗算は第１図ａ−１、第１
図ａ−２あるいは第４図における場合と同様に行なうが
、α８の乗算器の項の影響を除くため論理スイッチ回路
２６はＬレベルにする。このとき論理積回路２７の出力
はすべてＬレベルになりα８の乗算器２５の出力が乗算
結果に影響することはない。

誤り位置多項式の計算は第１図ａ−１、第１図ａ−２と
同様にして行なうが誤り位置多項式の各次数は誤りの個
数に応じて最大８次の項まで初期設定される。また誤り
の個数が７個以下の場合に誤り位置多項式の根の計算及
び誤り位置多項式の微分した値の計算をする場合には使
用しない次数に対応するレジスタに０元を初期設定すれ
ば問題無く計算出来る。この様にしてＣｈｉｅｎの方法
によって誤り位置が確定した後、再び乗算回路を使用し
て誤り位置を微分した式の値を求めることができる。な
お通常のガロア体乗算器として働かすときには２６の論
理スイッチのかわりに２４のレジスタに０元を代入して
おいてもよい。

発明の効果 以上述べてきたように本発明の方式によれば、符号誤り
検査訂正装置のガロア体演算装置の一部分である乗算器
の多くの部分を誤り位置多項式の微分式の値を求める計
算に１吏用することができ、かつこの計算を高速容易に
行なうことができる。

特に誤りの発生１周数が多く誤り位置多項式の次数が高
くなったとき、すなわち従来の方法では計算時間か多く
かかる場合はど計算量の低減効果が大きい。このように
してハードウェア資産の共用により高速復号と小さなハ
ードウェアが同時に実現することになり、高速かつ高機
能要求される光デイスク装置等において、高い生誤り率
を有する記ｊヨ媒体の陵号念実用的に実行出来るためそ
の効果は大なるものがある。

【図面の簡単な説明】

第１図ａは本発明の第一の実施例の流れ図、第１図すは
本発明の第一の実施例に適用するガロア体演算装置に於
けるブロック図、第２図ａは本発明の第２の実施例の流
れ図、第２図すは本発明の第二の実施例に適用するガロ
ア体演算装置に於けるブロック図、第３図は従来例にお
けるガロア体演算装置のブロック図、第４図は従来例に
おけるガロア体乗算回路のブロック図である。 １・・・α０ガロア体固定係数乗算器、２　・・αｌガ
ロア体固定係数乗算器、３・・　α２ガロア体固定係数
乗算器、４・・・α３ガロア体固定係数乗算器、５・・
・α４ガロア体固定係数乗算器、（ン・・・α５ガロア
体固定係数乗算器、７・・・α６ガロア体固定係数乗算
器、８・・・α７ガロア体固定係数乗算器、９・・・論
理積回路、１０・・・パリティジェネレータ回路、１１
・　・０元判定回路、１２ｒ・・パイプラインレジスタ
回路、１３・・・パイプラインレジスタ回路、１４・・
・スイッチ論理ゲート回路、１５・・　スイッチ論理ゲ
ート回路、１６・・・レジスタ回路、１７・・・レジス
タ回路、１８・・・レジスタ回路、３５・・・固定パタ
ーン発生回路、３７　・・パイプラインレジスタ回路。 代理人の氏名　弁理士　中尾敏男はか１名＝７コ　χ： 第１図　ｃｔ（その１） 第　１　図　　　α（〈の２） ｌ〜８−゛一方０７＃ｌ：！］χ係紋東算５９−′−輪
理−η８路 Ｋ）−−パリティジェネレータ凹路 第２図　　（Ｌ−２ ４２図　　　　　　　　α−） 第２図　　ｂ 第３図 真４図 手続補正書く方式） ％式％ １　事件の表示 昭和６２年特許願第　１５１８６３　　号２　発明の名
称 ガロア体演算方法 ３　補正をする者 事件との関係　　特　許　出　願　人 任　所　　大阪府門真市大字門真１００６番地名　称　
　（５８２）　　松下電器産業株式会社代表者　　　　
　　　　　谷　　　井　　　昭　　　雄４代理人　〒５
７１ 住　所　　大阪府門真市大字門真１００６番地（ほか１
名） ［連絡先　電話（東京）　４３７−１１２１　　東京法
務分室１７　補正の内容

Claims (2)

【特許請求の範囲】
1. （１）符号語がガロア体ＧＦ（２＾ｒ）の元から構成さ
   れるリードソロモン符号のｔ次の誤り位置多項式の各次
   数の係数値及び誤り位置多項式に位置数を代入して計算
   した各次数における（ｔ＋１）シンボル以上の中間計算
   結果を記憶する記憶素子群と、前記記憶素子に係数値を
   格納する手段と、第一の任意の１シンボル入力に対して
   共通に前記ガロア体ＧＦ（２＾ｒ）の原始元αの０から
   （ｒ−１）累乗すなわちα＾０からα＾ｒ＾−＾１まで
   のｒ個の固定係数を乗ずるかあるいはまた前記ｒ個以内
   である（ｔ＋１）シンボルの記憶素子群に対してα＾０
   からα＾ｔまでの固定係数を乗ずるｒ個の乗算器群と、
   ＧＦ（２＾ｒ）の下位０番目ビットから始めて偶数番目
   のビットが０、奇数番目のビットが１となるシンボルを
   発生する固定係数発生回路と、第二の任意の１シンボル
   入力の２進表現の下位０番目ビットからｒ−１番目ビッ
   トに対応して前記α＾０からα＾ｒ＾−＾１までのｒ個
   の固定係数を前記ガロア体ＧＦ（２＾ｒ）上の０元の固
   定係数に切り換える手段と、前記第二の１シンボル入力
   を前記固定係数発生回路の出力する固定係数に切り換え
   る手段と、前記第一の任意のシンボルと前記記憶素子群
   の出力の値を入力として切り換え選択された結果を前記
   乗算器群の入力に供給する手段と、前記乗算器群によっ
   て得られた結果のｒ個のシンボルの２元ベクトル各成分
   毎の排他論理和をとり１シンボルの結果を得るｒ個の奇
   偶判定器群と、前記奇偶判定器群の出力シンボルが０元
   であるかを検出する手段と、前記乗算器群によって得ら
   れた（ｔ＋１）シンボルの出力を前記記憶素子群に帰還
   格納する手段とを備えたガロア体演算装置において、ガ
   ロア体の乗算を行う場合には前記第一の任意の１シンボ
   ル入力にα＾０からα＾ｒ＾−＾１までのｒ個の固定係
   数を乗じかつ第二の任意の１シンボル入力の２進表現の
   ０番目ビットからｒ−１番目ビットに対応して各ビット
   が０ならば前記α＾０からα＾ｒ＾−＾１までのｒ個の
   固定係数を前記ガロア体ＧＦ（２＾ｒ）上の０元の固定
   係数に切り換えて乗算結果を前記奇遇判定器群の出力シ
   ンボルに得て、誤り位置数および誤り位置多項式の微分
   を求める場合には前記固定係数乗算器のα＾ｔに対応す
   る前記記憶素子群に誤り位置多項式の第ｔ次の係数を各
   々格納した後、前記の第二の１シンボル入力として少な
   くとも下位からをビット目まで１を与えかつ前記乗算器
   の各入力として対応する前記記憶素子の各々を選択 ■■O記乗算器による（ｔ＋１）シンボルの乗算結果を
   各々の前記記憶素子に帰還して前記の奇遇判定器群の出
   力が０元となったとき帰還を一旦停止して帰還回数を計
   測し誤り位置数を得た後、更に前記第二の１シンボル入
   力として前記の固定係数発生回路の出力を与え前記奇遇
   判定器群の出力に誤り位置多項式の微分演算結果を得た
   後、再び帰還を継続して帰還回数が符号長−１回に至る
   まで上記の操作を繰り返すことを特徴とするガロア体演
   算方法。
2. （２）ｒ次以上の誤り位置多項式の各次数の係数値及び
   誤り位置多項式に誤り位置数を代入して計算した各次数
   における中間結果を記憶する記憶素子群と前記に次以上
   の誤り位置数に対応する記憶素子群の出力にα＾ｒ以上
   の固定係数乗算器群と前記α＾ｒ以上の固定係数乗算器
   群の固定係数を０元に切り替える手段とを設け前記α＾
   ０からα＾ｒ＾−＾１までの固定乗算器群によって得ら
   れた乗算結果と前記α＾ｒ以上の固定乗数乗算器群によ
   って得られた乗算結果の合計ｒ＋１個以上である（ｔ＋
   １）個のシンボルの２元ベクトル各成分毎の排他論理和
   をとって１シンボルの結果を得るｒ個の奇偶判定器群を
   設け、ガロア体の乗算を行う場合には前記第一の任意の
   １シンボル入力にα＾０からα＾ｒ＾−＾１までのｒ個
   の固定係数を乗じかつ第二の任意の１シンボル入力の２
   進表現の下位０番目ビットからｒ−１番目ビットの各ビ
   ットが０ならば対応するα＾０からα＾ｒ＾−＾１まで
   のｒ個の前記固定係数乗算器群の固定係数を前記ガロア
   体ＧＦ（２＾ｒ）上の０元の固定係数に切り換えるとと
   もに前記奇偶判定器群の入力に前記α＾ｒ以上の固定係
   数乗算器群の出力が０元を供給させるような手段を有し
   て乗算結果を前記奇遇判定器群の出力に得て、ｒ次以上
   の誤り位置数を求める場合には前記の第二の１シンボル
   入力として各ビットに１を与えるとともに前記奇偶判定
   器群の入力に前記αｒ以上の固定係数乗算器群の出力が
   入力されるようにし、誤り位置多項式の微分を求める場
   合には第二の任意の１シンボル入力として前記固定係数
   発生回路の出力を与えるとともに前記α＾ｒ以上の固定
   係数乗算器群のｒ番目から始めて偶数番目の固定係数乗
   算器出力が０元を出力して前記奇偶判定器群の入力に供
   給するようにして同様な手順の操作を行うところの特許
   請求の範囲第１項記載のガロア体演算方法。