JPS6331411Y2 - - Google Patents

Info

Publication number
JPS6331411Y2
JPS6331411Y2 JP1549282U JP1549282U JPS6331411Y2 JP S6331411 Y2 JPS6331411 Y2 JP S6331411Y2 JP 1549282 U JP1549282 U JP 1549282U JP 1549282 U JP1549282 U JP 1549282U JP S6331411 Y2 JPS6331411 Y2 JP S6331411Y2
Authority
JP
Japan
Prior art keywords
gto
layer
cathode
region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1549282U
Other languages
Japanese (ja)
Other versions
JPS58118754U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1549282U priority Critical patent/JPS58118754U/en
Publication of JPS58118754U publication Critical patent/JPS58118754U/en
Application granted granted Critical
Publication of JPS6331411Y2 publication Critical patent/JPS6331411Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Description

【考案の詳細な説明】 本考案は、増幅ゲート構造のゲートターンオフ
サイリスタ(GTOとも称される)、特に埋込ゲー
ト層を有するGTOに関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a gate turn-off thyristor (also referred to as GTO) with an amplified gate structure, particularly a GTO with a buried gate layer.

この種のGTOは、カソードエミツタを二つに
分けて補助GTO領域と主GTO領域とし、かつカ
ソードエミツタに接合するP層(ベース)に高不
純物濃度の埋込ゲート層を形成したものであり、
締付可能な全圧力の増加を考慮した構造のGTO
を第1図、第2図に示す。
In this type of GTO, the cathode emitter is divided into two parts, an auxiliary GTO region and a main GTO region, and a buried gate layer with a high impurity concentration is formed in the P layer (base) that is connected to the cathode emitter. can be,
GTO designed to increase total tightening pressure
are shown in Figures 1 and 2.

第1図において、1は補強用タングステン板、
2はP層(アノードエミツタ)、3はN層、4は
P層、7はP-層(カソードベース)、8はN層、
9及び10はカソードエミツタであり、タングス
テン板1上にPNPN層が形成されている。前記
カソードエミツタ9及び10の如く二つに分けた
ことにより、補助GTO領域Aと主GTO領域Cが
形成される。5及び6はP層4に形成された埋込
ゲート層(高不純物濃度層)、11はオフゲート
電極、12はアルミ電極(カソード)、13はオ
ンゲート電極、14はアルミ配線、15はモリブ
デン板、16は酸化膜(Si O2)である。前記埋
込ゲート層5,6間は主GTO領域Cと補助GTO
領域Aを分離する領域Bとなる。この領域Bは補
助GTOのオンゲート電極13から流れるゲート
電流が矢印a1の経路を通つて主GTOに流れ込む
のを防止するためのものであり、これによつて、
ゲート電流はその大部分が補助GTOを点弧する
ためのものとなる。また、この領域Bは、締付面
を増加させるため、必要最小限の幅としており、
これに伴つてアルミ電極12が補助GTO方向に
延設されるとともに、主GTO領域Cにおける埋
込ゲート層5には補助GTO方向に伸びてアルミ
配線14の主GTO側の端部の直下に達する延伸
部5Aが設けてある。なお、アルミ電極12の延
設部(領域C1)とP-層7の間が絶縁されるよう
に酸化膜16が形成されている。
In Fig. 1, 1 is a reinforcing tungsten plate;
2 is P layer (anode emitter), 3 is N layer, 4 is P layer, 7 is P - layer (cathode base), 8 is N layer,
9 and 10 are cathode emitters, and a PNPN layer is formed on the tungsten plate 1. By dividing the cathode emitters 9 and 10 into two, an auxiliary GTO region A and a main GTO region C are formed. 5 and 6 are buried gate layers (high impurity concentration layer) formed in the P layer 4, 11 is an off-gate electrode, 12 is an aluminum electrode (cathode), 13 is an on-gate electrode, 14 is an aluminum wiring, 15 is a molybdenum plate, 16 is an oxide film (SiO 2 ). Between the buried gate layers 5 and 6 is a main GTO region C and an auxiliary GTO.
This becomes region B which separates region A. This region B is for preventing the gate current flowing from the on-gate electrode 13 of the auxiliary GTO from flowing into the main GTO through the path indicated by arrow a1 .
Most of the gate current is for firing the auxiliary GTO. In addition, this area B has the minimum necessary width in order to increase the tightening surface.
Along with this, the aluminum electrode 12 is extended in the auxiliary GTO direction, and the buried gate layer 5 in the main GTO region C is extended in the auxiliary GTO direction to reach just below the end of the aluminum wiring 14 on the main GTO side. A stretching section 5A is provided. Note that the oxide film 16 is formed so that the extended portion (region C 1 ) of the aluminum electrode 12 and the P - layer 7 are insulated.

このように分離領域Bを縮小してその分アルミ
電極に、埋込ゲート層5を補助GTO方向に延設
すると、アルミ電極12に接触するモリブデン板
15の面積拡大が可能となり、締付可能な全圧力
を増加できることになる。
By reducing the separation region B in this way and extending the buried gate layer 5 in the direction of the auxiliary GTO on the aluminum electrode, it becomes possible to expand the area of the molybdenum plate 15 that contacts the aluminum electrode 12, making it possible to tighten it. This allows the total pressure to be increased.

ところが、上記構造では、加圧面積の拡大は図
れても、酸化膜16のアルミ電極12とカソード
ベース7の間の部分の一部が絶縁不良になると、
カソードベース7とアルミ電極12がシヨートさ
れることになる。このような状態でGTOを使用
すると、通常GTOをターンオフさせたり、オフ
状態に保つ時には、カソードアルミ電極12とカ
ソードベース7との間に数十Vの電圧を印加する
ので、漏れ電流が多くなる。
However, with the above structure, although the pressurized area can be expanded, if a part of the oxide film 16 between the aluminum electrode 12 and the cathode base 7 becomes insulated,
The cathode base 7 and aluminum electrode 12 will be shot. If the GTO is used in such a state, a voltage of several tens of V is normally applied between the cathode aluminum electrode 12 and the cathode base 7 when turning off the GTO or keeping it in the off state, resulting in a large amount of leakage current. .

また、第2図に示す構造のGTOは、カソード
エミツタ9も補助GTO方向へ延設しており、第
1図と同様に加圧面積の増加が可能である。ただ
し、この場合にはアルミ電極12とカソードエミ
ツタ9は略全面で接着されている。
Further, in the GTO having the structure shown in FIG. 2, the cathode emitter 9 is also extended in the direction of the auxiliary GTO, and the pressurizing area can be increased as in FIG. 1. However, in this case, the aluminum electrode 12 and the cathode emitter 9 are bonded over substantially the entire surface.

この構造のGTOにおいては、矢印a2に示すよ
うに増幅されたゲート電流が流れるが、この電流
のうち、カソードエミツタ9とカソードベース7
の接合の延設部(領域C2)に流れる電流は、主
GTO点弧に寄与しない。従つて、点弧特性は第
1図の構造のGTOよりも悪くなる。
In the GTO with this structure, an amplified gate current flows as shown by the arrow a2 , but some of this current flows between the cathode emitter 9 and the cathode base 7.
The current flowing through the extension of the junction (area C 2 ) is mainly
Does not contribute to GTO ignition. Therefore, the ignition characteristic is worse than that of the GTO having the structure shown in FIG.

本考案は上記のような欠点を除去するためにな
されたもので、分離領域を必要最小限の幅とする
ように主GTO領域のカソードエミツタ、カソー
ド電極及び埋込ゲート層を補助GTO方向へ延設
するとともに、カソードエミツタとカソード電極
の間の延設部分に酸化膜を形成して絶縁すること
により、十分な性能を維持しながら加圧面積の増
加が図れる増幅ゲート構造のゲートターンオフサ
イリスタを提供することを目的とする。
This invention was made to eliminate the above-mentioned drawbacks, and the cathode emitter, cathode electrode, and buried gate layer of the main GTO region are moved toward the auxiliary GTO so that the separation region has the minimum necessary width. A gate turn-off thyristor with an amplification gate structure that can increase the pressurized area while maintaining sufficient performance by extending the extension and forming an oxide film on the extended part between the cathode emitter and cathode electrode to insulate it. The purpose is to provide

以下、本考案を図示の実施例に基づいて詳細に
説明する。
Hereinafter, the present invention will be explained in detail based on illustrated embodiments.

第3図は本考案の一実施例を示すもので、第1
図及び第2図と同一部分には同じ符号を付してい
る。本実施例は、主GTO領域Cのアルミ電極1
2、カソードエミツタ9及び埋込ゲート層(高濃
度P型埋込層)5を分離領域Bが必要最小限の幅
となる如く補助GTO方向へ延長した点は第2図
の場合と同様であるが、本実施例では延設部(領
域C1,C2)においてアルミ電極12とカソード
エミツタ9との間が絶縁されるように酸化膜16
を形成している。前記埋込ゲート層5に設けた延
設部5Aの端縁は、アルミ配線14の主GTO側
の端部の直下に達している。
Figure 3 shows one embodiment of the present invention.
The same parts as in the figures and FIG. 2 are given the same reference numerals. In this example, the aluminum electrode 1 of the main GTO area C is
2. The cathode emitter 9 and the buried gate layer (high concentration P-type buried layer) 5 are extended in the direction of the auxiliary GTO so that the isolation region B has the minimum necessary width, as in the case of Fig. 2. However, in this embodiment, the oxide film 16 is provided so that the aluminum electrode 12 and the cathode emitter 9 are insulated in the extended portions (regions C 1 and C 2 ).
is formed. The edge of the extended portion 5A provided in the buried gate layer 5 reaches directly below the end of the aluminum wiring 14 on the main GTO side.

上記のような構造とすると、アルミ電極12の
面積が増大して広面積のモリブデン板15の使用
が可能となり、締付可能な全圧力を増加できて熱
抵抗の低減が図れる。また、領域C1,C2におい
てはカソードエミツタ9も延設され、アルミ電極
12とカソードエミツタ9の間に酸化膜16が形
成されているので、酸化膜16の一部に欠陥が生
じても、カソードアルミ電極12とカソードベー
ス7がシヨートすることはなくなり、GTOのタ
ーンオフ時やオフ状態の維持時の漏れ電流が極力
低減される。しかも、この部分に酸化膜16が存
在しているため、補助GTOで増幅されたゲート
電流(矢印a2)が主GTOの点弧用ゲート電流と
して有効に用いられる。
With the above structure, the area of the aluminum electrode 12 increases, allowing the use of a wide area molybdenum plate 15, increasing the total tightening pressure, and reducing thermal resistance. Furthermore, in the regions C 1 and C 2 , the cathode emitters 9 are also extended, and the oxide film 16 is formed between the aluminum electrode 12 and the cathode emitters 9 , so some defects may occur in the oxide film 16 . Even if the GTO is turned off, the cathode aluminum electrode 12 and the cathode base 7 will not shoot, and the leakage current when the GTO is turned off or maintained in the off state is reduced as much as possible. Moreover, since the oxide film 16 is present in this portion, the gate current (arrow a 2 ) amplified by the auxiliary GTO is effectively used as the ignition gate current of the main GTO.

以上のように本考案によれば、十分に性能を維
持しながら加圧面積の増加が図れる増幅ゲート構
造のゲートターンオフサイリスタを提供すること
ができる。
As described above, according to the present invention, it is possible to provide a gate turn-off thyristor with an amplification gate structure that can increase the pressurized area while maintaining sufficient performance.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図はそれぞれ増幅ゲート構造の
GTOの構造例を示す縦断面図、第3図は本考案
の一実施例を示す縦断面図である。 1……補強用タングステン板、2……P層(ア
ノードエミツタ)、3……N層、4……P層、5,
5A及び6……埋込ゲート層、7……P-層(カ
ソードベース)、9及び10……カソードエミツ
タ、12……カソードアルミ電極、13……ゲー
ト電極、14……アルミ配線、15……モリブデ
ン板、16……酸化膜。
Figures 1 and 2 show the amplification gate structure, respectively.
FIG. 3 is a vertical cross-sectional view showing an example of the structure of a GTO, and FIG. 3 is a vertical cross-sectional view showing an embodiment of the present invention. 1...Tungsten plate for reinforcement, 2...P layer (anode emitter), 3...N layer, 4...P layer, 5,
5A and 6...Buried gate layer, 7...P - layer (cathode base), 9 and 10...Cathode emitter, 12...Cathode aluminum electrode, 13...Gate electrode, 14...Aluminum wiring, 15 ...Molybdenum plate, 16...Oxide film.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] PNPN層のカソードエミツタとしてのN層を
二つに分けて補助GTO領域と主GTO領域とし、
かつカソードエミツタに接合するP層に高濃度埋
込層を形成した増幅ゲート構造のゲートターンオ
フサイリスタにおいて、主GTOのカソード電極、
カソードエミツタ及び高濃度埋込層を、補助
GTO領域と主GTO領域の中間の分離領域が必要
最小限の幅となるように補助GTO方向へ延設す
るとともに、カソード電極とカソードエミツタの
間に延設部分に相当する範囲で酸化膜を形成した
ことを特徴とする増幅ゲート構造のゲートターン
オフサイリスタ。
The N layer, which serves as the cathode emitter of the PNPN layer, is divided into two, an auxiliary GTO region and a main GTO region,
In a gate turn-off thyristor with an amplification gate structure in which a high concentration buried layer is formed in the P layer connected to the cathode emitter, the cathode electrode of the main GTO,
Assists cathode emitter and high concentration buried layer
The isolation region between the GTO region and the main GTO region is extended in the direction of the auxiliary GTO so that it has the minimum necessary width, and an oxide film is placed between the cathode electrode and the cathode emitter in an area corresponding to the extended portion. A gate turn-off thyristor having an amplification gate structure.
JP1549282U 1982-02-05 1982-02-05 Gate turn-off thyristor with amplification gate structure Granted JPS58118754U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1549282U JPS58118754U (en) 1982-02-05 1982-02-05 Gate turn-off thyristor with amplification gate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1549282U JPS58118754U (en) 1982-02-05 1982-02-05 Gate turn-off thyristor with amplification gate structure

Publications (2)

Publication Number Publication Date
JPS58118754U JPS58118754U (en) 1983-08-13
JPS6331411Y2 true JPS6331411Y2 (en) 1988-08-22

Family

ID=30027914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1549282U Granted JPS58118754U (en) 1982-02-05 1982-02-05 Gate turn-off thyristor with amplification gate structure

Country Status (1)

Country Link
JP (1) JPS58118754U (en)

Also Published As

Publication number Publication date
JPS58118754U (en) 1983-08-13

Similar Documents

Publication Publication Date Title
JPH0534834B2 (en)
JP3119931B2 (en) Thyristor
US6380565B1 (en) Bidirectional switch with increased switching breakdown voltage
JPS6331411Y2 (en)
US4529998A (en) Amplified gate thyristor with non-latching amplified control transistors across base layers
JP2557818B2 (en) Reverse conduction gate turn-off thyristor device
JPS6364908B2 (en)
US4298880A (en) Power thyristor and method of fabrication therefore utilizing control, generating, and firing gates
JP2511018B2 (en) Insulation gate type thyristor electrode wiring structure
JPS5972171A (en) Buried gate type turn-off thyristor
JPS59163865A (en) Gate turn-off thyristor
JP3272784B2 (en) Insulated gate semiconductor device
JPS6146983B2 (en)
JPS6122867B2 (en)
JPH0528781Y2 (en)
JP2633602B2 (en) Turn-off thyristor with insulated gate
JP2829026B2 (en) Self-extinguishing semiconductor device
JPH07111326A (en) Reverse conducting gate turn-off thyristor
JPS583388B2 (en) Hand tie souchi
JPS5931221B2 (en) reverse conducting thyristor
JPS58134470A (en) Gate turn-off thyristor of amplifying gate structure
JPS633168Y2 (en)
JPH0236277Y2 (en)
JPH025544Y2 (en)
JPS593969A (en) Amplification gate type gate turn off thyristor