JPS6331242A - Switch signal transfer system - Google Patents
Switch signal transfer systemInfo
- Publication number
- JPS6331242A JPS6331242A JP17358686A JP17358686A JPS6331242A JP S6331242 A JPS6331242 A JP S6331242A JP 17358686 A JP17358686 A JP 17358686A JP 17358686 A JP17358686 A JP 17358686A JP S6331242 A JPS6331242 A JP S6331242A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- logic
- circuit
- circuits
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
- 230000010365 information processing Effects 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 abstract 1
- 238000010521 absorption reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置の信号転送方式に関し、特に、
信頼性の高いスイッチ信号の転送方式に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a signal transfer method for an information processing device, and in particular,
This invention relates to a highly reliable switch signal transfer method.
従来のスイッチ信号の転送方式は、スイッチ。 The conventional switch signal transfer method is a switch.
スイッチ信号電圧レベル変換回路、チャツタ吸収回路、
ラインドライバー回路、ケーブル、ラインレシーバ−回
路、スイッチ信号の取り込み回路で構成されていた。Switch signal voltage level conversion circuit, chatter absorption circuit,
It consisted of a line driver circuit, cable, line receiver circuit, and switch signal capture circuit.
」二辺した従来のスイッチ信号転送方式では、スイッチ
信号を1本のケーブルで転送し、そのケーブル−にの信
号の論理レベル“0”、“1”を見て当該スイッチが押
されたか否かを決定している。In the conventional switch signal transfer method, which has two sides, the switch signal is transferred through a single cable, and the logic level of the signal on that cable is checked to determine whether or not the switch has been pressed. has been decided.
この結果、信号転送経路で起こる誘導ノイズに影響され
易いという欠点があった。As a result, there is a drawback that it is susceptible to induced noise occurring in the signal transfer path.
本発明の目的は、信号転送経路で起こる誘導ノイズによ
る影響を全く受けない信頼性の高いスイッチ信号転送方
式を提供するごとにある。An object of the present invention is to provide a highly reliable switch signal transfer method that is completely unaffected by induced noise occurring in the signal transfer path.
本発明のスイッチ信号転送方式は、
スイッチ信号に応答して論理回路が起動される情報処理
装置あるいはシステムのスイッチ信号転送方式において
、トランスファ接点を持つ2極双投スイッチと、各スイ
ッチ接点を論理レベルに電圧変換する4つの変換回路と
、各極のスイッチ・チャッタを吸収する2つの論理回路
と、これら論理回路に対応し、これら論理回路の出力を
送出させるための2つのラインドライバー回路とを有す
るスイッチ装置と、
前記ラインドライバー回路の出力をそれぞれ伝達する一
対のケーブルと、
これら各々のケーブルを通して送られてくる前記ライン
ドライバー回路の出力を受ける2つのラインレシーバ−
回路と、これらラインレシーバ−回路の出力の論理積を
取る論理積回路とを有するスイッチ信号受信装置と、
から構成されることを特徴とするものである。The switch signal transfer method of the present invention is a switch signal transfer method for an information processing device or system in which a logic circuit is activated in response to a switch signal. It has four conversion circuits that convert the voltage to , two logic circuits that absorb the switch chatter of each pole, and two line driver circuits that correspond to these logic circuits and send out the outputs of these logic circuits. a switch device, a pair of cables each transmitting the output of the line driver circuit, and two line receivers receiving the output of the line driver circuit sent through each of these cables.
and a switch signal receiving device having an AND circuit for calculating the AND of the outputs of these line receiver circuits.
以下、図面を参照しながら本発明を詳述する。 Hereinafter, the present invention will be explained in detail with reference to the drawings.
第1図は、本発明の一実施例を示す論理回路系統図であ
る。1はスイッチ装置、2は一対のケーブル、3はスイ
ッチ信号受信装置である。FIG. 1 is a logic circuit system diagram showing one embodiment of the present invention. 1 is a switch device, 2 is a pair of cables, and 3 is a switch signal receiving device.
スイッチ装置1は、以下の構成より成る。即ち、1−1
はトランスファ接点1−1−1.1−1−2を持つ2極
双投スイッチ(以下スイッチと呼ぶ)、l−2−1〜1
2−4はスイッチ信号を論理信号レベルに変換する変換
回路(COVT)、ill、1−12はスイッチ信号の
チャツタを吸収する論理回路(以下チャツタ吸収回路と
いう)、及び1−4−1.1−4−2はラインドライバ
ー回路である。The switch device 1 has the following configuration. That is, 1-1
is a two-pole double-throw switch (hereinafter referred to as a switch) with transfer contacts 1-1-1.1-1-2, l-2-1 to 1
2-4 is a conversion circuit (COVT) that converts the switch signal to a logic signal level, 1-12 is a logic circuit that absorbs chatter of the switch signal (hereinafter referred to as chatter absorption circuit), and 1-4-1.1 -4-2 is a line driver circuit.
ケーブル2は、第1のケーブル2−1及び第2のケーブ
ル2−2で一対を成す。The cables 2 form a pair including a first cable 2-1 and a second cable 2-2.
またスイッチ信号受信装置3には3−L 3−2で示
されたラインレシーバ−回路、これら2つのラインレシ
ーバ−回路3−1.3−2の出力のANDを取る論理積
回路3−3が設けられている。The switch signal receiving device 3 also includes a line receiver circuit 3-L 3-2 and an AND circuit 3-3 that ANDs the outputs of these two line receiver circuits 3-1 and 3-2. It is provided.
次に、これら回路の動作について説明する。第1図に示
す状態、即ち2極双投スイッチ1−1が押されていない
状態では変換回路1−1−1及び12−3の出力は論理
“0”となっていると共に、他の変換回路1−2−2及
び1−2−4は論理“1″となっている。チャツタ吸収
回路1−3−1は2人力NANDゲートのタスキ掛は回
路で構成されており、入力側の変換回路12−1が論理
“0”、変換回路1−2−2が論理″1”となっている
ので出力aO″となり、ラインドライバー回路1−4−
1及び第1のケーブル2−1を通して論理“O”をスイ
ッチ信号受信装置3に送る。Next, the operation of these circuits will be explained. In the state shown in FIG. 1, that is, the state in which the double-pole double-throw switch 1-1 is not pressed, the outputs of the conversion circuits 1-1-1 and 12-3 are logic "0", and the outputs of the other conversion circuits are at logic "0". Circuits 1-2-2 and 1-2-4 are at logic "1". The chatter absorption circuit 1-3-1 is composed of a two-man NAND gate task circuit, and the conversion circuit 12-1 on the input side has a logic "0", and the conversion circuit 1-2-2 has a logic "1". Therefore, the output is aO'', and the line driver circuit 1-4-
1 and the first cable 2-1 to send a logic "O" to the switch signal receiving device 3.
同様にチャツタ吸収回路1−3−2も2人力NANDゲ
ートのタスキ掛は回路で構成されており、入力側の変換
回路1−2−3が論理“0”、変換回路1−2−4が論
理“1”とそれぞれなっているので、チャツタ吸収回路
1−3−2の出力は論理“0”となり、ラインドライバ
ー回路1−4−2及び第2のケーブル2−2を通して論
理“0”をスイッチ信号受信装置3に送る。Similarly, the chatter absorption circuit 1-3-2 is also composed of a two-man NAND gate task circuit, with the conversion circuit 1-2-3 on the input side being logic "0" and the conversion circuit 1-2-4 being logic "0". Therefore, the output of the chatter absorption circuit 1-3-2 becomes logic "0" and outputs logic "0" through the line driver circuit 1-4-2 and the second cable 2-2. The signal is sent to the switch signal receiving device 3.
スイッチ信号受信装置3のラインレシーバ−回路3−1
及び3−2は入力が論理“0′のため出力は各々論理“
0”となる。従って論理積回路3−3は入力がともに論
理“O”であるため出力も論理“0”となり、スイッチ
装置1のスイッチ1−1が不作動であることを知ること
ができる。Line receiver circuit 3-1 of switch signal receiving device 3
and 3-2, the input is logic “0”, so the output is logic “0”.
Therefore, since both inputs of the AND circuit 3-3 are logic "0", the output is also logic "0", and it can be known that the switch 1-1 of the switch device 1 is inactive. .
次にスイッチ装置1のスイッチ1−1がオンとなると(
図示の状態と反対になる)、変換回路1−2−1及び1
2−3の出力は論理“1”、他の変換回路1i2及び1
−2−4の出力は論理“0”に変わる。従ってチャツタ
吸収回路1−3−1及び1−3−2の出力は論理“1”
となり、それぞれの回路に対応するラインドライバー回
路14−1.14−2及び一対のケーブル2−1.2−
2を通してスイッチ信号受信装置3に送られる。Next, when switch 1-1 of switch device 1 is turned on (
), conversion circuits 1-2-1 and 1
The output of 2-3 is logic "1", and the other conversion circuits 1i2 and 1
The output of -2-4 changes to logic "0". Therefore, the outputs of chatter absorption circuits 1-3-1 and 1-3-2 are logic "1".
and a line driver circuit 14-1.14-2 and a pair of cables 2-1.2- corresponding to each circuit.
2 to the switch signal receiving device 3.
スイッチのチャツタはスイッチ1−1がプレーり接点か
ら離れ、メータ接点に接触する間でチャツタ吸収回路1
−1−1.1−3−2によって取り除かれるようになっ
ている。The chatter of the switch is caused by the chatter absorbing circuit 1 between the switch 1-1 leaving the play contact and contacting the meter contact.
-1-1.1-3-2.
一方、スイッチ信号受信装w3のラインレシーバ−回路
3−1及び3−2はそれぞれ論理“1″の信号を受け、
それぞれ論理“M””を出力する。On the other hand, the line receiver circuits 3-1 and 3-2 of the switch signal receiver w3 each receive a logic "1" signal,
Each outputs a logic "M".
後段の論理積回路3−3では、これら2つの信号で論理
積が成立し、出力“1”を出す。これがスイッチオンの
信号として認識される。In the subsequent AND circuit 3-3, an AND is established between these two signals and outputs "1". This is recognized as a switch-on signal.
また、スイッチオフ時の動作も以上の説明に従って第1
図の回路を動作させることができる。Also, the operation when the switch is turned off is the same as the first one according to the above explanation.
The circuit shown in the figure can be operated.
以」二説明したように本発明によれば、2極双投スイッ
チを用いて、2種類の同相の信号を発生させ、それぞれ
を異なる一対のケーブルを通して送信し、受信側ではこ
れら2種類の信号の論理積を取ってスイッチのオン/オ
フを判定することができるので、これら一対のケーブル
間での誘導ノイズの影響を極力小さくでき、且つ、より
信頼性の高いスイッチ信号転送を行えるという効果があ
る。As explained above, according to the present invention, two types of in-phase signals are generated using a two-pole double-throw switch, and each signal is transmitted through a different pair of cables, and the receiving side receives these two types of signals. Since it is possible to determine whether a switch is on or off by taking the logical product of be.
第1図は本発明の一実施例を示す論理回路系統図である
。
1・・・・・・・・・スイッチ装置
1−1・・・・・・・2極双投スイッチ1−2−1〜1
−2−4・・変換回路
1−3−1.l−3−2・・チャツタ吸収回路
1−4−1.1−4−2・・ライン
ドライバー回路
2・・・・・・・・・ケーブルFIG. 1 is a logic circuit system diagram showing one embodiment of the present invention. 1...Switch device 1-1...2-pole double-throw switch 1-2-1~1
-2-4...Conversion circuit 1-3-1. l-3-2...Chatter absorption circuit 1-4-1.1-4-2...Line driver circuit 2...Cable
Claims (1)
報処理装置あるいはシステムのスイッチ信号転送方式に
おいて、トランスファ接点を持つ2極双投スイッチと、
各スイッチ接点を論理レベルに電圧変換する4つの変換
回路と、各極のスイッチ・チャッタを吸収する2つの論
理回路と、これら論理回路に対応し、これら論理回路の
出力を送出させるための2つのラインドライバー回路と
を有するスイッチ装置と、 前記ラインドライバー回路の出力をそれぞれ伝達する一
対のケーブルと、 これら各々のケーブルを通して送られてくる前記ライン
ドライバー回路の出力を受ける2つのラインレシーバー
回路と、これらラインレシーバー回路の出力の論理積を
取る論理積回路とを有するスイッチ信号受信装置と、 から構成されることを特徴とするスイッチ信号転送方式
。(1) In a switch signal transfer method for an information processing device or system in which a logic circuit is activated in response to a switch signal, a two-pole double-throw switch having a transfer contact;
There are four conversion circuits that convert the voltage of each switch contact to a logic level, two logic circuits that absorb the switch chatter of each pole, and two logic circuits that correspond to these logic circuits and send out the outputs of these logic circuits. a switch device having a line driver circuit; a pair of cables each transmitting the output of the line driver circuit; two line receiver circuits receiving the output of the line driver circuit sent through each of these cables; A switch signal transfer system comprising: a switch signal receiving device having an AND circuit that takes an AND of the outputs of the line receiver circuit;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17358686A JPS6331242A (en) | 1986-07-25 | 1986-07-25 | Switch signal transfer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17358686A JPS6331242A (en) | 1986-07-25 | 1986-07-25 | Switch signal transfer system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6331242A true JPS6331242A (en) | 1988-02-09 |
Family
ID=15963324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17358686A Pending JPS6331242A (en) | 1986-07-25 | 1986-07-25 | Switch signal transfer system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6331242A (en) |
-
1986
- 1986-07-25 JP JP17358686A patent/JPS6331242A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR830008228A (en) | Transmission line switch device having the function of detecting disconnection of transmission line and industrial robot using the device | |
WO1999030528A3 (en) | Redundancy termination for dynamic fault isolation | |
EP0333480A3 (en) | Video signal processing apparatus | |
JPS6331242A (en) | Switch signal transfer system | |
JPS6331241A (en) | Switch signal transfer system | |
JPS57212549A (en) | Information processing device | |
JPH01166632A (en) | Method and circuit for digital signal decoding | |
KR920700426A (en) | Method and apparatus for processing one or more signals through a single high speed input terminal of a microprocessor | |
JPH02132934A (en) | Discrimination signal sending device | |
JP2550273Y2 (en) | Communication device | |
KR940006657Y1 (en) | Selecting circuit of information i/o | |
SU641649A1 (en) | Switching apparatus | |
SU1124308A1 (en) | Interruption control unit | |
JPS6481540A (en) | Reception signal switching device | |
JPS6084050A (en) | Line disconnection detecting circuit | |
JPS62293453A (en) | Multiple bus system data processor | |
JPH03286652A (en) | Input circuit | |
JPS61131632A (en) | Data format system for multiplex transmission | |
JPH0251949A (en) | Fault monitor equipment | |
JPH03203420A (en) | Optical transmission system | |
JPS6399638A (en) | Fault detection circuit for encoding circuit and decoding circuit | |
JPS62174864A (en) | Multiprocessor system | |
JPS61258540A (en) | Data communication system | |
JPH0793605B2 (en) | Interference prevention circuit | |
JPS61236243A (en) | Terminal equipment |