JPS63312175A

JPS63312175A - 発光素子駆動装置

Info

Publication number: JPS63312175A
Application number: JP62148671A
Authority: JP
Inventors: Hiromi Ogata; 緒方　弘美; Kensuke Sawase; 研介澤瀬
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1987-06-15
Filing date: 1987-06-15
Publication date: 1988-12-20
Anticipated expiration: 2010-03-08
Also published as: JPH0720711B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、発光素子駆動装置に関し、詳しくは、ＬＥ
Ｄプリンタに使用されるＬ　Ｅ　Ｄアレイの発光量を補
正して発光輝度のばらつきを補償することができるよう
な発光素子駆動装置に関する。

［従来の技術］最近では、小型、軽量化、高速化を実現するプリンタと
して光プリンタが注目されているが、これは、６４〜２
５６個程度のＬＥＤ等の発光素子のモノリシックを１チ
ツプに集積化した発光素子アレイを記録用紙の幅方向に
直線状に複数配列して、光プリンタの光源として使用す
るものである。

光プリンタの光源は、印字濃度、ドツト径等に直接影響
を与える関係ですべての発光素子の発光酸がほぼ均一で
あることが要求されるが、ＬＥＤアレイ等の発光素子で
は、製造ロフトの相違とか、製造工程の不均一性などか
ら素子間に性能のばらつきが発生する。そのためこれを
補償する方法が種々提案されている。

［解決しようとする問題点］ＬＥＤアレイの素子間の輝度のばらつき補償刃としては
、■各素子に抵抗値の異なる抵抗を直列に接続して定電
圧で駆動するものとか、■感光体上での露光量が均一に
なるように素子ごとに通電時間をソフトウェアとかＲＯ
Ｍを利用して制御するものが考えられている。

これらは、１ドツトごとの輝度調整を行うものであるの
で、前者の場合には、１ドツト対応の抵抗値の選択が難
しいことと製造工程が複雑になることなどの欠点がある
。そこで、一般に後者の通電時間制御が採用されるが、
後者の場合にソフトウェアで行うものでは、制御速度が
遅くなる欠点があり、ＲＯＭ等を使用するものにあって
は、ＲＯＭに１ドツト対応に補正データをあらかじめ記
憶し、その情報数だけラッチ段に出力して通電時間を制
御することから通電時間データをＲＯＭから読出して転
送するのに時間がかかる欠点がある。

また、大きな容量のＲＯＭが必要であり、そのタイミン
グ制御とか比較回路などの周辺回路も必要となって、回
路構成が複雑になる。

この発明は、このような従来技術の問題点を解決するも
のであって、ＬＥＤプリンタ等に使用されるＬＥＤアレ
イ等の発光素子の輝度のばらつきをＬＥＤの駆動に合わ
せて高速に補正することができるような発光素子駆動装
置を提供することを目的とする。

［問題点を解決するための手段］このような目的を達成するためのこの発明の発光素子駆
動装置の構成は、発光素子に電力を供給する出力回路と
、パルス信号を順次発生するパルス信号発生回路と、シ
フトレジスタとこのシフトレジスタの出力信号によりパ
ルス信号をゲートするゲート回路とを有しパルス信号の
発生タイミングに対応してパルス信号を前記出力回路に
駆動信号として供給するパルス信号選択回路とを備える
発光素子駆動回路を複数の発光素子に対応して設けて、
シフトレジスタに記憶されたデータに対応してパルス信
号を選択的にゲートして、選択されたパルス信号のパル
ス幅の総計により複数の発光素子間の発光量を調整する
ものである。

［作用］このように発光素子に電力を供給する出力回路の前にシ
フトレジスタを有するパルス信号選択回路を設けて、パ
ルス信号発生回路からのパルス信号をシフトレジスタの
シフトデータ出力で選択し、選択したパルス信号のパル
ス幅の組合せで出力回路の駆動信号を発生させ、発光素
子の駆動時間を設定するようにしているので、発光素子
の通電時間がシフトレジスタのデータによりパルス幅の
組合せで簡単に決定できる。

その結果、シフトレジスタに記憶するデータの組合せに
応じて相違する通電時間を選択でき、この通電時間を素
子の発光性能のばらつきに応じて複数の発光素子間で選
択設定すれば、これらの間の発光量を調整することがで
きる。したがって、各発光素子間での発光量が均一にな
るように容易に調整可能であり、パルス信号の選択で済
むので、ＬＥＤ駆動タイミングに対応して補正が可能と
なる。

［実施例］以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明を適用した発光素子駆動装置の一実
施例のブロック図であり、第２図は、他の実施例のブロ
ック図、第３図は、その動作を説明するためのタイミン
グチャートである。

第１図おいて、ＬＥＤ発光部１は、ＬＥＤアレイ１ａ＋
１ｂ＋　　・・・１ｎから構成されていて、その各ＬＥ
ＤＩＯが出力回路部２の電流増幅回路２ａ、２ｂ、　　
・・・、２ｎからの駆動電力信号により駆動されて、そ
れぞれの各ＬＥＤＩＯがそれぞれ発光する。

出力回路部２の電流増幅回路２ａ、２ｂ、　　・・＊＋
２ｎは、ＬＥＤアレイｌａ、ｔｂ、５ｅａｌｎの各ＬＥ
ＤＩＯに対応して設けらたＬＥＤ駆動回路２０を備えて
いて、この各ＬＥＤ駆動回路２０が対応するＬＥＤＩＯ
を駆動する。

パルス信号選択回路部４は、パルス信号選択回路４ａ、
４ｂ＊　　・・・４ｎからなり、パルス信号発生回路５
からパルス幅の相違する複数のストローブ信号を受ける
。パルス信号選択回路４ａ、４ｂ、・・・４ｎは、各Ｌ
ＥＤ駆動回路２０にそれぞれ対応して設けられたストロ
ーブ信号選択回路を有していて、このストローブ信号選
択回路は、シフトレジスタ４１とゲート回路４２とで構
成されている。そして、パルス信号発生回路５からパル
ス幅の相違する複数のストローブ信号をそのゲート回路
４２がシリアルに受けて、このストローブ信号とシフト
レジスタ４１に記憶されたストローブ信号選択のための
各段のデータ、そして後述するデータラッチ回路のラッ
チデータ出力信号との間における論理積条件で駆動信号
を各ＬＥＤ駆動回路２０にそれぞれに送出する。ここで
シフトレジスタ４１は、複数ビットのデータを記憶する
メモリであって、そのデータは、ＲＯＭ８からパルス信
号選択回路４　ａ　ｓ　４　ｂ　ｓ　　・・・４ｎの各
ストローブ信号選択回路のシフトレジスタ４１にそれぞ
れ送出されて、セットされ、パルス信号発生回路５から
各ストローブ信号に対応して発生するシフト信号Ｓに応
じてシフトれ、出力される。

７は、データラッチ回路部であって、データラッチ回路
７ａ＋　７ｂ＋　　・・・７ｎからなり、シフトレジス
タ回路部８の各シフトレジスタ８ａ、８ｂ、・・争８ｎ
から得られる画素データを１ビツト対応でＬＥＤＩＯ対
応にラッチして記憶する。

データラッチ回路７ａ、　７ｂ、　　・φ拳７ｎの各デ
ータラッチ出力Ｑ／、Ｑ２１　　・・・＋Ｑｎの出力信
号は、各ストローブ信号選択回路のゲート回路４２にラ
ッチデータに対応する出力として送出される。

ここで、パルス発生回路５は、パルスＩＩ（ＷＩ＞Ｗ２
　＞Ｗａ　＞　＊　ｅ　＊　＞Ｗｎ　）が順次狭くなる
ｎ個のストローブ信号５１　ａｌ　　５　ｌ　ｂ、５１
　Ｃ１”・・５１ｎを順次シリアルに発生するものであ
って、これらストローブ信号のいくつかが選択されて、
その総合計のパルス幅による駆動信号を発生してＬＥＤ
ＩＯの通電時間が制御され、その輝度のばらつきが補正
される。

なお、これらストローブ信号のうち最初のストローブ信
号５１ａを基本ストローブパルスとしてのパルス幅に選
定してもよい。これは、そのパルス幅がＬＥＤｌｏの輝
度のばらつきにおけるほぼ最高輝度のＬＥＤに対する最
小発光時間に対応して設定される期間を持つ基準のパル
スであって、すべてのＬＥＤｌｏに均一に加えられる。

このような場合には、ストローブ信号５１ａの後のパル
ス信号であるストローブ信号５１ｂ、５１ｃ、　　・・
・５１ｎは、それぞれ補正ストローブパルスとなり、こ
れらのパルス幅は順次狭い間隔となっていて、ストロー
ブ信号５１ａのパルス幅とこれら補正のストローブ４Ｎ
号！５１　ｂｙ　５１　Ｃ１・・・５１ｎから選択され
たパルス信号のパルス幅との和の時間がＬＥＤＩＯのト
ータル発光時間となる。

また、パルス信号発生回路５のすべてのパルス幅の和と
して得られる合計の期間は、ＬＥＤｌｏの輝度のばらつ
きにおけるほぼ最低輝度のＬＥＤに対応する最大発光時
間に設定される期間となっている。

このような回路において、シフトレジスタ４１にデータ
が記憶されたとき、例えば、正論理動作で、パルス信号
発生回路５の１回の連続発生パルスの数が５個であると
し、シフトレジスタ４１が５段のフリップフロップで構
成されたものとし、さらに、ピット“’１１１０１”が
このシフトレジスタ４１の各段に記憶されているとする
。

このような条件において、ラッチ回路の画素デ−夕が“
１”となっているときには、シフトレジスタ４１に加え
られるパルス信号発生回路５からのシフト信号Ｓに対応
してパルス信号発生回路５の各発生ストローブ信号のう
ちから最初から３番目までのストローブ信号と５番目の
ストローブ信号が拾われ、４番目のストローブ信号が落
ちる。

すなわち、これら３つまでのストローブ信号５１ａｗ　
５１ｂ、５１ｃと最後のストローブ信号とがシフトレジ
スタ４１に記憶されたデータ“１１１０１”の各桁に対
応して論理積が採られ、かつそれとデータラッチ回路の
ラッチ出力信号との間でも論理積が採られるので、シフ
ト信号Ｓに応じてシフトレジスタ４１のデータのうちの
“１”にセットされた桁に対応して発生するパルス信号
発生回路５のストローブ信号が選択的に拾われ、ストロ
ーブ信号に対応して個別的に発生した駆動信号のトータ
ルとしてそのパルス幅の合計時間の駆動信号を発生させ
ることができる。そして、このことにより、ＬＥＤｌｏ
の通電時間を制御することができる。

なお、このとき加えられるシフト信号Ｓは、別途発生さ
せてもよく、そのような場合には、パルス信号発生回路
５のパルス信号の発生タイミングに同期させる。また、
シフトレジスタ４１は、入力端と出力側が接続されたリ
ング形のレジスタを使用してそのデータを循環させ、元
に戻すことができる。また、シフトレジスタ４１にセン
トするデータは、ＲＯＭＢからこの発光素子駆動回路と
ＬＥＤ発光部を含めた、いわゆるＬＥＤへ、ソドにおい
て、そお駆動の際のイニシャル時に入力される。このよ
うな実施例を示すのが、第２図である。

第２図において、１１は、パルス信号選択回路であって
、１２は、ＦＥＴトランジスタよりなるＬＥＤ駆動回路
１２　ａ、　　１２　ａｌ　　＠　＠　ＩをＬＥＤｌｏ
に対応して有する出力回路部であって、第１図の出力回
路２に対応している。また、１３は、データラッチ回路
部７に対応するラッチ回路であって、ラッチ回路１３　
ａｔ　　１３　ａｌ　　・・−をパルス信号選択回路の
ゲート回路１４．１４．　　・・・に対応して有してい
る。

ゲート回路１４は、３人カゲート回路であって、第１図
のゲート回路４１に対応し、シフトレジスタ１５がシフ
トレジスタ４２に対応している。各シフトレジスタ１５
は、それぞれフリップフロップ（ＦＦ）１５ａ、＠　１
１　＠　１５ｎ−７１１５ｎのからなるｎ段のシフトレ
ジスタであって、その出力側と入力側とが接続され、リ
ング状のレジスタとなっている。しかも、それぞれのシ
フトレジスタ１５は、その各段のフリップフロップ１５
ａ、１５ａ・・・と、フリップフロップ１５ｎ−１，１
５ｎ−１、・・・と、フリップフロップ１５ｎ、１５ｎ
、・拳・とがそれぞれバッファを介して横方向に接続さ
れていて、横方向にもシフトレジスタを構成している。

そして、このようなゲート回路１４．　１４．　　・・
拳とシフトレジスタ１５，１５．　　・・・とによりパ
ルス信号選択回路１１が構成されている。また、１６は
、第１図のシフトレジスタ部８に対応する回路であって
、ＬＥＤＩＯに対応して設けられた各画素データを記憶
する各段のレジスタ１６ａ、　　１６ａ＋　　・・拳を
有している。

なお、出力回路部１２のＦＥＴ）ランジスタによりＬＥ
Ｄ駆動回路１２　ａ　＋　　１２　ａ　＊　　・・・の
出力に挿入されたダイオード回路１２ｃ、１２ｃ。

・・・は、入力保護回路として挿入されている。

また、その入力側に直列に挿入された論理回路１２ｂ、
１２ｂ、　　拳番令は、各ＬＥＤ駆動回路１２ａのゲー
ト電圧を制御してＬＥＤ駆動電流値を一律に設定してＬ
ＥＤ全体の輝度を調整するための論理回路である。これ
は、ゲート回路１４の出力が“１”　（又はＨＩＧＨレ
ベル、以下単に“Ｈ”）ならばＣＴＬ信号の電圧がＬＥ
Ｄ駆動回路１２ａを構成するＦＥＴ）ランジスタのゲー
ト端子に加わり、それが“ＯＮ”状態となって、ＣＴＬ
信号の電圧で設定される電流がＬＥＤｌｏに供給される
。一方、ゲート回路１４の出力が“０”　（又はＬＯＷ
レベル、以下単に“Ｌ”）ならばＣＴＬ信号の電圧が遮
断されて、ＬＥＤ駆動回路１２ａのＦＥＴｌ−ランジス
タが“ＯＦＦ”状態となる。

ところで、シフトレジスタ１５のストローブ信号選択デ
ータのセットは、発振回路（図示せず）からのクロック
パルス信号０Ｃ１７（図面下側参照）がインバータを通
した出力と通さない出力との相捕信号として各フリップ
フロップ１５ａ、＊・・１５ｎ−１＋　　１５　ｎのク
ロック信号及びシフト信号としてこれらに加えられるこ
とで行われる。

また、ＳＴは、第３図のＳＴに見るように、ゲート回路
１４，１４．　　・・φのそれぞれに入力されるストロ
ーブ信号であって、パルス信号発生回路５から供給され
、第１図のストローブ信号５１ａ、５１ｂ、５ｔｃ、ｓ
ｅｅに対応している。ＬＡは、ラッチ信号でって、シフ
トレジスタ１Ｂの各レジスタｌｅａからの画素に対応す
るデータを受けて、これをラッチするためのタイミング
信号であり、バッファ１８ａを介して各ラッチ回路１５
に入力される。ＤＩは、画素データの信号であり、バッ
ファ１８ｂを介してシフトレジスタ１６の各レジスタｌ
ｅａに順次入力される。ＣＫは、シフトレジスタ１６に
対するシフトクロック信号であって、インバータ１８ｃ
を介してレジスタ１６ａに入力される。

ＣＤ７１　”ＣＤｎ−７、ＣＤｎは、図面左側の最初の
シフトレジスタの各段のフリップフロップにバッファ１
８ｄ、１８ｄ、　　・・・を介してストローブ信号選択
のためのデータを入力する信号であって、ＲＯＭＢから
送出される信号である。ＣＣＫは、これに対するクロッ
ク信号であり、インバータ３０．バッファ３１を介して
各フリップフロップに供給される。また、各フリップフ
ロップ１５ａｔ　　拳＠　＊　１５ｎ−ｚ　ｖ　　１５
ｎは、ＳＴ倍信号バッファ３２を介してバッファ３１と
ワイヤドＯＲされていてこれをシフト信号として各フリ
ップフロップに供給する。そこで、ＳＴ倍信号ストロー
ブ信号発生タイミングに合わせてシフトレジスタ１５の
出力が発生するようになっている。

次に第３図に従って、その全体的な動作を説明する。

第３図の（ａ）に見るように、ＯＣ信号が“Ｌ”となり
、ＣＣＫ信号加えられると、シフトレジスタ１５にデー
タが入力される状態となり、各段にＣＤＩ信号（ＣＤ７
１〜ＣＤｎ−１．ＣＤｎを代表してＣＤＩとする）がＲ
ＯＭＢから送出されると、これが各段のフリップフロッ
プｌ　５　ａ　＊　　・拳・１５”−ｔ　＋　　１５　
ｎに人力され、それが図面左側から右側へと順次、ＣＣ
Ｋ信号の各クロック信号に応じて、対応する各段のフリ
ップフロップ１５　ａ　＋・・・１５ｎ−ｔ　＋　　１
５　ｎにそれぞれシフトされて行き、横方向にそれぞれ
対応する各段のフリップフロップに順次データが書込ま
れて行く。

このようにして、イニシャライズ時点で所定のデータが
ＲＯＭＢから各シフトレジスタ１５，１５．１５．　　
・拳Φの各段に記憶される。このデータの記憶が終了し
た時点でクロックパルス信号ＣＫが発生して、画素デー
タＤＩの入力をシフトレジスタ１６の各段のレジスタｌ
ｅａが前記と同様にクロックパルス信号ＧＫに応じて図
面左から右へとシフトして記憶して行く。

画素データの各レジスタｌｅａの記憶が終ｒすると、次
にＬＡ信号が発生して、各レジスタ１６ａのデータが各
ラッチ回路１３ａにラッチされる。

その結果、ラッチされたデータの信号が各ゲート回路１
４へと送出されることになる。

ＯＣ信号が“Ｈ”状態となっているときに、上記の状態
においてパルス信号発生回路５からストローブ信号であ
るＳＴ倍信号加えられると、シフトレジスタ１５の各段
のフリップフロップのデータがこのＳＴ倍信号パルスご
とにシフトされて、それが各ゲート回路１４に送出され
る。このときＳＴ倍信号各ゲート回路１４に加えられる
ので、これらの間で論理積条件が成立したものについて
、ＳＴ倍信号パルスが各ＬＥＤ駆動回路１２ａの駆動信
号として、それぞれの論理回路１２ｂに出力される。そ
の結果、各シフトレジスタ１５のフリップフロップ１５
ａ、・・”　１５ｎ−７＋　　１５ｎにセットされたデ
ータに応じて、ＳＴ倍信号各パルスが選択される。

ここで、第３図に見るようにＳＴ倍信号各パルスのパル
ス幅が順次狭くなるようなものであれば、これら多くの
パルス幅のパルスから任意のパルスをシフトレジスタ１
５の各段にセットするデータにより選択して駆動信号の
トータル時間を設定することができる。

なお、この実施例では、フリップフロップ１５ａとフリ
ップフロップ１５ｎとが接続されていてリング状となっ
ているので、０回シフトが行われれば、記憶したデータ
は元の状態にもどるので、初期時点で一度データをセッ
トすれば、再びシフトレジスタ１５に入力する必要はな
い。

このように各種のストローブ信号選択用データをシフト
レジスタにセットし、その組合せにより、種々の期間の
駆動信号を各ＬＥＤ駆動回路！２ａ加えることができる
。

ところで、出力回路部１２のＶＤＤは、電源供給端子３
に加えられる信号であり、ＧＮＤは、接地レベルを示す
信号である。また、ＦＥＴトランジスタ１２ｄ、１２ｅ
は、電圧安定化のための挿入されたトランジスタ回路で
ある。

なお、この実施例では、ＣＴＬ信号を出力回路に入力す
ることにより、ＬＥＤの平均輝度をＣＴＬ信号により調
整でき、さらにドツト対応での輝度ばらつきも調整きる
。

以」二説明してきたが、実施例では、シフトレジスタを
使用しているが、その段数の選択は自由に設定できるも
のであり、これは複数であればよい。

また、パルス信号発生回路から発生するパルス幅は、前
記のように順次幅が狭（なる信号に限定されるものでは
ない。好ましくは、これらの間でパルス幅が相違すれば
よく、パルス幅が同じものをいくつか組合せて使用する
こともできる。

さらに、実施例では、ＬＥＤの例を挙げているが、他の
発光素子にも適用できることはもちろんである。

［発明の効果］以上の説明から理解できるように、この発明にあっては
、発光素子に電力を供給する出力回路の前にシフトレジ
スタを有するパルス信号選択回路を設けて、パルス信号
発生回路からのパルス信号をシフトレジスタのシフトデ
ータ出力で選択し、選択したパルス信号のパルス幅の組
合せで出力回路の駆動信号を発生させ、発光素子の駆動
時間を設定するようにしているので、発光素子の通電時
間がシフトレジスタのデータによりパルス幅の組合せで
簡単に決定できる。

【図面の簡単な説明】

第１図は、この発明を適用した発光素子駆動装置の一実
施例のブロック図であり、第２図は、他の実施例のブロ
ック図、第３図は、その動作を説明するためのタイミン
グチャートである。１・・・ＬＥＤ発光部、１　ａ、ｌ　ｂ＋　　Ｉ　Ｃ，ｉ　ｎ”Ｌ　Ｅ　Ｄアレ
イ、２．１２・・・出力回路部、２　ａｔ　２　ｂ＋　２　ＣＩ　２　ｎ”・電流増幅回
路、４・・・パルス信号選択回路部、４ａｖ　　４ｂ、４ｃ＊　４ｎ・・・パルス信号選択回
路、５・・・パルス信号発生回路、６・・・ＲＯＭ１７
・・・データラッチ回路部、７ａ、７ｂ、７ｃ、７ｎ・・・データラッチ回路、８・
・・シフトレジスタ回路部、８ａｔ　８ｂ、８ｃ＋　　８ｎ＋　　４１．１５・・・
シフトレジスタ、１３．１５．１７・・・フリップフロ
プ、１２ａ、２０・・・ＬＥＤ駆動回路、１４．４２・・・ゲート回路、ＳＴ・・・ストローブ信号。

Claims

【特許請求の範囲】

（１）発光素子に電力を供給する出力回路と、パルス信
号を順次発生するパルス信号発生回路と、シフトレジス
タとこのシフトレジスタの出力信号により前記パルス信
号をゲートするゲート回路とを有し前記パルス信号の発
生タイミングに対応して前記パルス信号を前記出力回路
に駆動信号として供給するパルス信号選択回路とを備え
る発光素子駆動回路を複数の発光素子に対応して設け、
前記シフトレジスタに記憶されたデータに対応して前記
パルス信号を選択的にゲートして、選択されたパルス信
号のパルス幅の総計により前記複数の発光素子間の発光
量を調整することを特徴とする発光素子駆動装置。
（２）シフトレジスタは入力側と出力側が接続されたリ
ング形のレジスタであり、パルス信号発生回路はパルス
幅の相違するパルス信号を順次発生することを特徴とす
る特許請求の範囲第１項記載の発光素子駆動装置。
（３）複数の発光素子はＬＥＤプリンタに使用されるＬ
ＥＤアレイであり、パルス幅の相違するパルスは、その
幅が順次狭くなるものであることを特徴とする特許請求
の範囲第２項記載の発光素子駆動装置。
（４）パルス信号選択回路は他のシフトレジスタより出
力される画素データをラッチするラッチ回路の出力が入
力され、この入力の信号とゲート回路の出力信号との論
理積条件で駆動信号が出力回路に送出されることを特徴
とする特許請求の範囲第１項乃至第３項から選択された
いずれか１項記載の発光素子駆動装置。