JPS6331125B2

JPS6331125B2 -

Info

Publication number: JPS6331125B2
Application number: JP4005179A
Authority: JP
Inventors: Kenji Yokoyama
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1979-04-03
Filing date: 1979-04-03
Publication date: 1988-06-22
Also published as: JPS55133140A

Description

【発明の詳細な説明】この発明は、伝達される信号の特性劣化を防止
するようにした低容量信号系路に関する。

一般に、信号源からの信号をコード等特に長尺
に亘る信号系路を介して他の電気機器に伝達する
場合には、前記信号源の出力インピーダンスが有
限であることから、前記信号に前記信号系路中に
おいて誘導ハム等の雑音が混入する問題がある。
しかして従来上記の問題を解決することを目的と
して、前記信号系路を第１図に示すようなシール
ド線を用いて構成することが行われている。すな
わち第１図に示すシールド線１は、銅線等からな
る芯線２に合成樹脂等の絶縁材料からなる外被３
を被せ、この外被３に銅線等の線材を網状に編ん
でなるシールド外被４を被せ、更にこのシールド
外被４に外被３と同様の材料からなる外被５を被
せてなるものである。そしてこのシールド線１
は、例えば第２図に示すように、信号源６と増幅
器７との間の信号系路を構成すべく、その一端側
において芯線２とシールド外被４とを各々信号源
６の出力端子６ａ，６ｂに接続し、他端側におい
て芯線２を増幅器７の入力端子７ａに接続すると
共にシールド外被４を接地された出力端子７ｂに
接続して使用されるものである。ところで、上記
のシールド線１によつて構成された信号系路は、
その高周波等価回路を第３図のように表わすこと
ができ、出力端子６ａ，６ｂと入力端子７ａ，７
ｂとの間において、芯線２とシールド外被４とに
各々インダクタンス分L₁，L₁，………，L₂，L₂
………が存在し、これら芯線２とシールド外被４
との間にキヤパンタンス分（浮遊容量）C₁，C₁，
………が存在する。したがつて上記の信号系路に
おいては、伝達される信号の特に高い周波数領域
が前記インダクタンス分L₁，L₁………，L₂，L₂
………およびキヤパシタンス分C₁，C₁，………
によつて劣化し、信号を総ての周波数に亘つて忠
実に伝達し得えない欠点があつた。（この際入力
端子７ａ，７ｂに得られる電圧V₀₁は、信号源６
の電圧V_i1に対して遅れを生じる。）この場合前記
の信号の劣化は、シールド線１の長さを短くする
ことによつて改善が計れるが、通常各種の制約に
よつてこれができなくなる場合が生じるものであ
る。すなわち上記のシールド線１による信号系路
は、例えばオーデイオ再生システムにおいて、チ
ユーナ、プレーヤ、テープデツキ等の信号源とプ
リ・メインアンプとの間を接続する場合によく用
いられるところであるが、この際前記シールド線
１は通常１ｍ程度必要であり、これを短くした場
合に機器の配置に支障を来たす問題を生じる。こ
の場合シールド線１は、通常芯線２とシールド外
被４との間に100PF／ｍ程度のキヤパシタンス分
を有するから、信号の高域成分を確実に劣化させ
ることになる。（前記信号源のインピーダンスに
よつては、数10PFのキヤパシタンス分によつて
高域特性に影響がでる。）この発明は上記の事情に鑑み、シールド線を用
いた信号系路において、浮遊容量による信号品質
の劣化を防止するようにした低容量信号系路を提
供するもので、信号系路を構成するシールド線と
して芯線の外側に第１、第２のシールド外被を有
するものを用い、信号源の信号を前記芯線と第２
のシールド外被とを通して他の電気回路に伝達さ
せる一方、前記芯線と第２のシールド外被との間
に位置する前記第１のシールド外被の電位を常時
前記芯線の電位と等しくさせるように構成してな
るものである。

以下、この発明の実施例を第４図ないし第８図
を参照して説明する。

第４図はこの発明による低容量信号系路に用い
られるシールド線の一例を示す図であつて、この
図に示すようにシールド線１１は、銅線等からな
る芯線１２に合成樹脂等の絶縁材料からなる外被
１３を被せ、この外被１３に銅線等を網状に編ん
でなる第１のシールド外被１４を被せ、この第１
のシールド外被１４に外被１３と同様の材料から
なる外被１５を被せ、この外被１５に第１のシー
ルド外被１４と同様の第２のシールド外被１６を
被せ、更にこの第２のシールド外被１６に外被１
３，１５と同様の材料からなる外被１７を被せて
なるものである。このような構造のもとにシール
ド線１１は、芯線１２が、これを被う第１、第２
のシールド外被１４，１６によつて２重にシール
ドされ得るものである。

しかしてこの発明による低容量信号系路は、例
えば上記のシールド線１１を用いて第５図のよう
に構成されるものである。すなわち第５図は、こ
の発明をプレーヤにおけるピツクアツプカートリ
ツジの出力信号をプリアンプに供給する信号系路
に適用した場合の第１の実施例を示すものであつ
て、図中符号２０は例えばムービングマグネツト
形のピツクアツプカートリツジを示し、２１はプ
リアンプを示す。この図に示されるようにピツク
アツプカートリツジ２０は、その出力端子２０ａ
がシールド線１１における芯線１２の一端側に接
続され、出力端子２０ｂが同シールド線１１にお
ける第２のシールド外被１６の一端側に接続され
ている。またシールド線１１は、その他端側にお
いて、芯線１２がプリアンプ２１の入力端子２１
ａに接続され、第２のシールド外被１６が接地さ
れた入力端子２１ｂに接続され、第１のシールド
外被１４が端子２１ｃに接続されている。このよ
うな接続状態のもとにシールド線１１は、ピツク
アツプカートリツジ２０の出力信号を芯線１２、
第２のシールド外被１６を通してプリアンプ２１
に供給する信号系路を構成している。そしてこの
信号系路は、第１のシールド外被１４の電位がプ
リアンプ２１に内蔵した回路によつて常時芯線１
２の電位と等しくなるように構成されている。プ
リアンプ２１は、ピツクアツプカートリツジ２０
の出力信号を増幅する演算増幅器２２と第１のシ
ールド外被１４の電位を芯線１２の電位と等しく
する演算増幅器２３とを有してなるものである。
すなわちプリアンプ２１において演算増幅器２２
は、その非反転入力端２２ａが入力端子２１ａに
接続されると共に抵抗２４、コンデンサ２５を介
して接地され、反転入力端２２ｂが抵抗２６を介
して接地され、出力端子２２ｃが出力端子２１ｄ
に接続されると共に抵抗２７，２８、コンデンサ
２９，３０を介して前記反転入力端２２ｂに接続
されている。この場合抵抗２４，２７，２８およ
びコンデンサ２５，２９，３０は、非反転増幅回
路（演算増幅器２２）の伝達特性にRIAAイコラ
イザカーブを附与するイコライザ素子となるもの
である。また演算増幅器２３は、所謂ボルテージ
フオロアとして構成されており、その非反転入力
端２３ａが前記反転入力端２２ｂに接続され、反
転入力端２３ｂが出力端２３ｃに接続され、出力
端２３ｃが端子２１ｃに接続されている。また出
力端子２１ｅは接地されている。

上記の構成のもとにピツクアツプカートリツジ
２０の出力信号は、その出力端子２０ａ，２０ｂ
からシールド線１１の芯線１２、第２のシールド
外被１６を通つてプリアンプ２１の入力端子２１
ａ，２１ｂに入力され、プリアンプ２１において
演算増幅器２２により増幅されたのち出力端子２
１ｄ，２１ｅから取り出される。そしてこの際シ
ールド線１１の第１のシールド外被１４は、その
電位が演算増幅器２３の出力によつて芯線１２の
電位と等しい電位におかれる。すなわちプリアン
プ１１において演算増幅器２２は、その利得A₁
がA₁、≫１であるとき反転入力端２２ａと非反
転入力端２２ｂとの電位が入力信号の有無にかか
わらず等しい。またボルテージフオロワ構成され
た演算増幅器２３の入力インピーダンスは極めて
高いので、その入力端２３ａ、出力端２３ｃ間は
電流的には隔離されている。したがつて反転入力
端２２ｂの電位を非反転入力端２３ａに与えられ
る演算増幅器２３は、その出力端２３ｃに非反転
入力端２２ａの電位、すなわち芯線１２の電位と
等しい電位を出力し、端子２１ｃを介して第１の
シールド外被１４の電位を芯線１２の電位と等し
くする。しかしてこの場合のシールド線１１から
なる信号系路は、その等価回路を第６図のように
表わすことができる。すなわちこの図に示される
ようにシールド線１１は、芯線１２、第１、第２
のシールド外被１４，１６に各々インダクタンス
分L₃，L₃………，L₄，L₄………，L₅，L₅………
を有し、芯線１２と第１のシールド外被１４との
間および第１、第２のシールド外被１４，１６間
に各々キヤパシタンス分（浮遊容量）C₂，C₂…
……，C₃，C₃………を有し、そして芯線１２と
第１のシールド外被１４とが短絡され、これらが
常時等電位におかれている。（但し、電位が等し
いという意味であつて、電荷の移動は不可能で電
流的には独立といえる。）この等価回路から明ら
かなようにシールド線１１は、芯線１２と第１の
シールド外被１４とが常時等電位となる結果、こ
れらの間のキヤパシタンス分C₂，C₂………がみ
かけ上零となる。というのは、たとえキヤパシタ
ンス分C₂，C₂………が存在していても、電圧が
印加されなければ電荷の移動はなく遅れ要素はな
いといえるからである。したがつてピツクアツプ
カートリツジ２０の出力信号は、高域の周波数特
性がキヤパシタンス分C₂，C₂………によつて劣
化することなく入力端子２１ｄ，２１ｅに伝達さ
れる。またこの場合入力端子２１ａ，２１ｂ間に
得られる電圧V₀₂は、ピツクアツプカートリツジ
２０の出力電圧V_i2に対して殆んど遅れを生じる
ことがない。そしてこの際同出力信号を伝達する
芯線１２は、第１、第２のシールド外被１４，１
６によつて２重にシールドされる。この場合第１
のシールド外被１４は、演算増幅器２３の出力イ
ンピーダンスが充分低いことから芯線１２に対す
るシールド効果を有しており、また演算増幅器２
３がバツフアアンプとして機能することにより演
算増幅器２２の反転入力端２２ｂからの雑音を拾
うことがない。また、第２のシールド外被１６も
芯線１２に対して従来と同様のシールド効果を持
つので前記出力信号は、従来のものに比べて一段
とシールド線１１においてＳ／Ｎを劣化させるこ
となく入力端子２１ａ，２１ｂに伝達される。

このようにシールド線１１を用いて上記のよう
に構成された信号系路は、シールド線１１の浮遊
容量を無視できると共にシールド効果を充分に得
ることができる。

なお、第５図中の演算増幅器２２の入力端２２
ａと接地との間に介挿された抵抗２４、コンデン
サ２５の並列回路は、ピツクアツプカートリツジ
２０側、すなわちシールド線１１の前段の出力端
２０ａ，２０ｂ間に設けるようにしてもよい。

第７図、第８図は、各々この発明による信号系
路の第２、第３の実施例（その適用対象は上述し
た第１の実施例と同じ）を示すものであつて、こ
れらの図において第５図と同一部分には同一符号
を付してある。これらの実施例は、いずれもプリ
アンプ２１の構成を第５図と異ならせて構成した
ものである。すなわち第７図に示す実施例は、プ
リアンプ２１においてピツクアツプカートリツジ
２０の出力信号を増幅する回路を演算増幅器２２
とRIAAイコライザ素子４０と抵抗２６とで構成
し、演算増幅器２２の反転入力端２２ｂを抵抗４
１を介して端子２１ｃに接続してなるものであ
る。この実施例においても、反転入力端２２ｂの
電位、すなわち芯線１２の電位を抵抗４１を介し
て第１のシールド外被１４に与えることができ、
上記第１の実施例と同様の作用、効果が得られ
る。また第８図に示す実施例は、プリアンプ２１
においてピツクアツプカートリツジ２０の出力信
号を増幅器４２によつて増幅するように構成し、
増幅器４２の入力端４２ａの電位、すなわち芯線
１２の電位をボルテージフオロアとして構成され
た演算増幅器４３によつて第１のシールド外被１
４に与えるようにしたものであり、この構成にお
いても上記第１の実施例と同様の作用、効果が得
られる。

次に、ピツクアツプカートリツジの出力信号を
増幅器に供給する信号系路について、同信号系路
を従来の構成とした場合とこの発明による構成と
した場合との電気的特性の測定結果について述べ
る。第９図は上記の測定に用いた回路図であり、
この図においてピツクアツプカートリツジ２０の
出力端子２０ａは前述したシールド線１１の芯線
１２の一端側に接続され、出力端子２０ｂは同シ
ールド線１１の第２のシールド外被１６の一端側
に発振器４４を介して接続されている。シールド
線１１は、その他端側において芯線１２が演算増
幅器４５の非反転入力端４５ａに接続され、第１
のシールド外被１４がスイツチ４６を介して演算
増幅器４５の出力端４５ｃに接続され、第２のシ
ールド外被１６が出力端子４６ｂに接続されてい
る。演算増幅器４５はボルテージフオロアとして
構成されたもので、その非反転入力端４５ａが抵
抗４７を介して出力端子４６ｂに接続され、反転
入力端４５ｂが出力端４５ｃに接続され、出力端
４５ｃが出力端子４６ｂに接続されている。この
ような回路構成のもとにシールド線１１の第１の
シールド外被１４は、スイツチ４６を開とした場
合に回路から浮いた状態となり、スイツチ４６を
閉とした場合に演算増幅器４５の出力端４５ｃの
電位、すなわち芯線１２の電位を与えられる。し
たがつてシールド線１１による信号系路は、スイ
ツチ４６を開とした場合に従来の信号系路を構成
し、スイツチ４６を閉とした場合にこの発明によ
る信号系路に構成する。しかして上記の測定回路
において、発振器４４で1KHzの矩形波を発生さ
せ、この矩形波を出力端子４６ａ，４６ｂから取
り出してその波形をオシロスコープ（図示しな
い）により観察した。この結果オシロスコープに
得られた波形は、シールド線１１を従来の信号系
路に構成した場合に第１０図ａに示す波形とな
り、同シールド線１１をこの発明による信号系路
に構成した場合に第１０図ｂに示す波形となつ
た。この第１０図ａ，ｂから明らかなように、シ
ールド線１１を従来の信号系路とした場合には波
形に乱れ（シールド線１１のインダクタンス分、
キヤパシタンス分に対する高域周波数の共振）が
認められるが、これをこの発明による信号系路と
した場合には波形に上記のような乱れがなく、略
完全な矩形波を得ることができた。

なおこの発明の適用対象は、上述した実施例の
ようにピツクアツプカートリツジとプリアンプと
の間の信号系路に限られることはなく、シールド
線を用いて構成する信号系路の総てに適用できる
ものである。（この場合の信号系路は、２つの機
器間を接続するものだけでなく、１つの機器の内
部配線であつてもよい。）以上の説明から明らかなように、この発明によ
れば、シールド線を用いた信号系路において、前
記シールド線として芯線の外側に第１、第２のシ
ールド外被を有するものを用い、信号源の信号を
前記芯線と第２のシールド外被とを通して他の電
気回路に伝達させる一方、前記芯線と第２のシー
ルド外被との間に位置する前記第１のシールド外
被の電位を常時前記芯線の電位と等しくさせるよ
うに構成したから、前記シールド線の浮遊容量を
等価的に零となし得て信号の周波数特性の劣化
（特に高域特性の劣化）を防止することができ、
またこのシールド線における芯線を第１、第２の
シールド外被により２重にシールドし得て信号の
Ｓ／Ｎ特性の向上が計れる効果が得られる。した
がつてこの発明による低容量信号系路によれば、
シールド線を用いて機器間を接続する場合に、同
シールド線の長さを自由に設定できる一方機器の
入力回路（入力インピーダンス、制動用コンデン
サの値等）をシールド線の浮遊容量を考慮するこ
となく設計することができ、シールド線の長さが
如何なる長さであつても機器に設計通りの特性が
得られ、例えば複数のオーデイオ機器間を接続す
る信号系路等に用いて好適である。

【図面の簡単な説明】

第１図は従来の信号系路に用いられるシールド
線を示す斜視図、第２図は第１図に示すシールド
線を用いて構成された従来の信号系路の回路図、
第３図は第２図に示す信号系路の等価回路を示す
図、第４図はこの発明による信号系路に用いられ
るシールド線の一例を示す斜視図、第５図はこの
発明をプレーヤにおけるピツクアツプカートリツ
ジの出力信号をプリアンプに供給する信号系路に
適用した場合の第１の実施例を示す回路図、第６
図は第５図に示すこの発明による信号系路の等価
回路を示す図、第７図はこの発明による信号系路
の第２の実施例を示す回路図、第８図は同第３の
実施例を示す回路図、第９図は従来の信号系路と
この発明による信号系路との特性比較を行うため
の測定回路を示す回路図、第１０図ａ，ｂは第９
図の測定回路から得られた波形を示す図であつ
て、第１０図ａは従来の信号系路から得られた波
形を示す図、第１０図ｂはこの発明による信条系
路から得られた波形を示す図である。１１……シールド線、１２……芯線、１４……
第１のシールド外被、１６……第２のシールド外
被、２０……信号源（ピツクアツプカートリツ
ジ）、２１……電気回路（プリアンプ）、２２，２
３，４３……芯線１２と第２のシールド外被１６
との電位を常に等しくする手段（演算増幅器）、
４１……芯線１２と第２のシールド外被１６の電
位を常に等しくする手段（抵抗）。

Claims

【特許請求の範囲】

１芯線と、この芯線を被う第１のシールド外被
と、これら芯線および第１のシールド外被を被う
第２のシールド外被とを有するシールド線と、前
記芯線と第１のシールド外被との電位を常に等し
くする手段とを有してなり、信号源からの信号を
前記芯線と第２のシールド外被とを通して他の電
気回路へ伝達させるようにしたことを特徴とする
低容量信号系路。