JPS63309868A

JPS63309868A - 位相弁別回路

Info

Publication number: JPS63309868A
Application number: JP14414487A
Authority: JP
Inventors: Kazumasa Kaneko; 和正金子
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1987-06-11
Filing date: 1987-06-11
Publication date: 1988-12-16
Anticipated expiration: 2010-07-31
Also published as: JPH0769367B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の要約従来の位相弁別回路では位相の変化の速度が大きければ
正確な位相変化量が得られなかった。この発明によると
２位相変化が無いときのクロック・パルス計数値を基準
値として周期カウンタにプリセットし、入力信号の一周
期ごとに上記周期カウンタでクロック・パルスを減算す
る。そして。

この減算結果を示すデータ信号によって位相変化量を表
わし、また減算結果の正負により位相変化の方向も分る
ようにした。さらに一周期の測定が終了しデータが出力
されたことを示すデータ有効信号を出力するようにした
。これらのことにより位相変化の速度が大きくなっても
追従できるようになるとともに、コンピュータを含むデ
ータ処理装置に接続可能となる。

発明の背景この発明は、入力信号の位相の変化およびその変化量を
検出する位相弁別回路に関する。

種々の物理量、たとえば位置の変位量、角度の変位量等
を電気信号の位相変化に変換して測定するタイプの測定
装置がある。たとえばインダクトシン中タイプの変位検
出装置はその例である。このような測定装置では、電気
信号の位相変化を検出する位相弁別回路が必要である。

位相変化が検出されるべき被検出信号は周期的に変化す
る信号であり、この周期が位相変化によって変化する。

したがって９位相の変化検出はこの周期の変化の検出と
等価である。従来の位相弁別回路は、クロック・パルス
発生回路とこのクロックを計数するカウンタとを備えて
おり、標準的な一周期に対応する値を上記カウンタが計
数したときに、被検出信号の一周期が終っているかどう
かを判定し、この判定結果に応じて上記カウンタのカウ
ント・アップする値を１だけ増加させるかまたは１だけ
減少させることによって位相の変化を検出していた。

このような従来の位相弁別回路では被検出信号の一周期
の間に上記クロック・パルス１個分に相当する位相の変
化に対してしか追従し得ず２位相がそれ以上変化した場
合には検出不能となるか。

または検出できても正確な値を得るまでには時間がかか
っていた。したがって、高速で位相が変化するような場
合、たとえば高速変位を測定する装置には適用できなか
った。

また、従来の位相弁別回路では測定された位相変化量は
それを表わすパルス列で外部に出力されるようになって
いる。したがって、コンピュータを含むデータ処理装置
によってデータ処理を行なう場合には上記のパルス列信
号を取込むための特別なインターフェイスが必要となる
。

発明の概要この発明は、高速応答が可能となるとともにデータ処理
装置への接続が容易となる位相弁別回路を提供すること
を目的とする。

この発明による位相弁別回路は、被検出信号が所定レベ
ルとクロスする時点を検出して被検出信号の一周期を示
すクロス検出信号を出力するクロス検出回路、被検出信
号の一周期ごとに所定の基準値がプリセットされ、クロ
ック・パルスによってこの基準値を被検出信号の一周期
の間減算する周期カウンタ、および被検出信号の一周期
ごとに周期カウンタの減算結果の正負を表わす信号と減
算結果を示すデータ信号と一周期の測定が終了しデータ
が出力されたことを示すデータ有効信号とを出力する位
相変化量出力回路を備えていることを特徴とする。

位相変化量が０のときに被検出信号の一周期はある一定
値をとり、したがってこの一周期間において計数される
クロック・パルス数は既知である。被検出信号の位相変
化が無いときの一周期におけるクロック・パルス数を上
記基準値として上記周期カウンタにプリセットする。そ
して被検出信号の一周期間にこの基準値をダウン・カウ
ント（減算カウント）１２位相変化量を上記周期カウン
タのカウンタ残漬として得られるようにした。

得られた減算結果の正負により、正方向、負方向どちら
に位相変化したかが判定され、正、負の方向を示す方向
信号が出力されるとともに減算結果を示すデータ信号が
出力される。さらに一周期の測定が終了しデータが出力
されたことを示すデータ有効信号が出力される。

上記周期カウンタの減算結果が位相変化量を表わし、こ
れは１以外の値も当然にとり得、正方向には上記基準値
の値までとり得、負方向には任意の値をとりうる。した
がって、高速応答化が可能となる。またデータ処理装置
が容易に読取可能な方向信号とデータ信号とが出力され
るとともに。

データ処理装置への割込信号として利用できるデータ有
効信号が出力されるので、コンピュータを含むデータ処
理装置への接続が容易となる。

実施例の説明この発明による位相弁別回路を、インダクトシン・タイ
プの変位検出装置に適用した実施例について詳述する。

インダクトシン・タイプの変位検出装置は、第１図に示
すように、スケール１０とスライダ２０とを用い、これ
らの間の相対的な変位量を検出するものである。スライ
ダ２０には導電体よりなる一定ピッチＰのコイル・パタ
ーン２１が形成ぎれている。スケール１０には、コイル
・パターン２１と同じようにＰ／２で折り返すＡ、Ｂ２
相のコイル・パターンｌｌａ、　ｌｌｂが形成されてお
り、これらは３Ｐを１ピツチとして繰返している。また
、Ａ相のコイル・パターンｌｌａとＢ相のコイル・パタ
ーン１１、　ｂとはＰ／４だけ位置ずれしている。

このようなスケール１０とスライダ２０とは、それらの
パターン面を向きあわせかつそれらの間に一定の間隙を
保フて、スケール１０の長手方向に相対的に直線運動で
きるように支持されている。一般にはスケールＩＯが固
定され、スライダ２０が移動自在となっているので、以
下の説明ではこれを前提とする。スケールの一方（Ａ相
）のパターンｌｌａに高周波電圧を印加するとこのパタ
ーンｌｌａに電流が流れ磁界が発生するので、スライダ
２０のパターン２１に電磁誘導によって電圧が発生する
。スライダ２０のパターン２１に発生する誘起電圧は近
似的に次式で与えられる。

ＥＡ−ｅ−ｃｏｓ［２π（ｘ／Ｐ）］・５ｉｎ（ωｔ）
　−（１）　　　。

ｅ：ある正数Ｘニスライダの移動距離 ω：駆動電流の角周波数ｔ：時間同じように他方（Ｂ相）のパターンｆｌｂにも高周波電
圧を印加する。パターンｌｌｂの駆動電流の位相をパタ
ーンｌｌａのそれと９０’ずらす、すなわちＣＯＳ波と
する。パターンｌｌａとｌｌｂの位置は上述のようにＰ
／４ずれているので、このＢ相の駆動電流によってスラ
イダ２０のパターン２１に誘起される電圧は次式で与え
られる。

Ｅ　Ｂ　＝　　ｅ　　−ｃｏｓ１２　　ｙｒ　　（１）
Ｐ）［ｘ　　−（Ｐ／４）コ）・ｃｏｓ　（ωｔ）＝　ｅ−ｓｉｎ［２ｙｒ　（ｘ／Ｐ）］φｃｏｓ（ωｔ
　）　−＝　（２）Ａ相およびＢ相の駆動電流によって
スライダ２０に誘起される電圧Ｅは」−述の第（１）式
と第（２）式との合成となる。

Ｅ−ＥＡ十ＥＢ＝　ｅ−ｓｉｎ［：ωｔ　＋　２　ｙｒ　（ｘ／Ｐ）］
　　　　　−（３）第（３）式より誘起電圧Ｅは移動距
離（変位量）Ｘによって変調されていることが分る。し
たがって、この電圧信号Ｅの位相を検出することによっ
て距＃ＩＸを計測することができる。

第２図は第（３）式で与えられる誘起電圧Ｅ（以下、被
検出信号という）の位相の変化を検出し。

移動距離Ｘを測定する位相弁別回路を示している。この
位相弁別回路の動作を示すタイム・チャートが第４図お
よび第５図に与えられている。第４図は正常な動作、第
５図はエラー検出時の動作をそれぞれ示している。

これらの図、とくに第２図および第４図を参照して、上
述したインダクトシン・タイプの変位検出装置が被信号
発生回路３１であり、この回路３１の出力正弦波信号は
波形整形回路３２に入力し、第３図に示すようにそのゼ
ロクロス点で反転する方形波に変換される。この方形波
信号は次に立上り検出回路３３でその立上りが検出され
る。検出回路３３の立上り検出信号は転送制御回路３４
およびクロック禁止回路３５に入力する。

クロック・パルス発生回路３０は一定周期のクロック・
パルスを発生する。スライダ２０が静止している場合（
すなわち被検出信号の位相変化量が０の場合）において
、第３図に示すように、被検出信号の一周期の間にＮ個
のクロック・パルスが出力されるものとする。この数値
Ｎは周期設定回路３６にあらかじめ設定されている。ク
ロック、パルス発生回路３０から出力されるクロック・
パルスはクロック禁止回路３５を経て周期カウンタ３８
に送られるとともに、タイミングをとるため１こ立」二
り検出回路３３．転送制御回路３４および送出制御回路
４３に直接に入力する。

周期カウンタ３８は被検出信号の位相変化量を測定する
ものである。被検出信号の一周期のはじめの時点におい
て周期設定回路３６に設定されている数値Ｎがゲート回
路３７を経て周期カウンタ３８にプリセットされる。周
期カウンタ３８はこのプリセット値Ｎをクロック・パル
スの入力ごとに減算していく。被検出信号の一周期の終
了時点における周期カウンタ３８の計数値Ｃが被検出信
号の位相変化量を表わすことになる。周期カウンタ３８
が被検出信号の一周期間で減算カウントしたクロック・
パルス数（すなわち周期カウンタ８８に入力したクロッ
ク・パルス数）をＭとすると、一周期の終了時点におけ
る周期カウンタ３８の計数値Ｃは次式で与えられる。

−Ｎ−Ｍこの計数値Ｃは正、０または負の値をとる。上記スライ
ダ２０が前進したときに計数値Ｃはたとえば正の値をと
り、後退したときに負の値をとる。

計数値Ｃはゲート回路３９を経て位相変化量レジスタ４
０に送られかつプリセットされる。

転送制御回路３４は２周期設定回路３６から数値Ｎの周
期カウンタ３８への転送および周期カウンタ３８の計数
値Ｃの位相変化量レジスタ４０への転送のタイミングを
制御するものであり、入力する立上り検出信号に応答し
て転送信号およびプリセット信号を出力する。すなわち
、立上り検出信号がＨレベル（アクティブ）にある期間
の前半部で転送信号を出力し、後半部でプリセット信号
を出力する。プリセット信号はゲート回路８７に与えら
れてそのゲートを開き、転送信号はゲート回路３９に与
えられそのゲートを開くとともに送出制御回路４３に与
えられる。したがって、立上り検出があったときに、前
回の一周期における周期カウンタ３８の計数値Ｃがゲー
ト回路３９を経て位相変化量レジスタ４０に転送され、
この後、設定周期を表わすプリセット値Ｎが周期設定回
路３６からゲート回路３７を経て周期カウンタ３８にプ
リセットされることになる。

クロック禁止回路３５は、立上り検出時に周期カウンタ
３８がクロックψパルスをカウントするのを禁止するた
めのものである。すなわち、立上り検出信号がＨレベル
の間、クロック・パルス発生回路３０の出力クロック・
パルスは禁止回路３５で遮断されて周期カウンタ３８に
は入力しない。

位相変化量レジスタ４０．０判定回路４１．正負判定回
路４２．送出制御回路４３．ＡＮＤ回路４４．補数作成
回路４５およびＯＲ回路４６は１位相変化量を表わす上
記の計数値Ｃの正、負を表わす方向信号。

計数値Ｃの絶対値を表わす位相変化データ信号。

および一周期の位相変化測定が終了し位相変化データ信
号が出力されたことを表わすデータ有効信号を生成して
出力するものである。

０判定回路４１は位相変化量レジスタ４０の出力が０で
ないときには、カウンタ０信号をＨレベル（アクティブ
）とし、０のときにカウンタ０信号をしレベル（ノウ・
アクティブ）とする。正負判定回路４２は、レジスタ４
０の出力が負のとき正負信号をＨと°し、正のとき（０
を含む）正負信号をＬとする。

送出制御回路４３は入力する転送信号により計数値Ｃの
位相変化量レジスタ４０への転送が終了したことを検出
すると、このレジスタ４０の出力状態（プリセットされ
た計数値Ｃが出力されている）を判定する上記の０判定
回路４１および正負判定回路４２の出力状態に応じて。

カウンタ０信号がＨ（位相変化がある。すなわち計数値
Ｃが０でない）でかつ正負信号がＬ（正である）のとき
にＬレベルの方向信号を出力して正方向に変化したこと
を示し。

カウンタ０信号がＨでかつ正負信号がＨ（負である）の
ときにＨレベルの方向信号を出力して負方向に変化した
ことを示し。

その後Ｈレベルのデータ有効信号を出力する。

カウンタ０信号がＬレベル（位相変化がない。

すなわち計数値Ｃが０である）の場合にはデータ有効信
号をＬレベルとする。方向信号もＬレベルである。

データ有効信号をマイクロ・コンピュータやパーソナル
・コンピュータ等を含むデータ処理装置の割込制御線に
接続しておくと１位相変化量が測定されたことの割込と
してデータ処理装置に知らせることができる。

位相変化量レジスタ４０の出力値はＡＮＤ回路４４およ
び補数作成回路４５にも与えられる。上記のデータ有効
信号および方向信号は制御信号と１７でこれらの回路４
４．４５に与えられる。方向信号がＬレベルの場合には
、データ有効信号がＨレベルである間、レジスタ４０の
出力信号（計数値Ｃを表わす）はＡＮＤ回路４４を通り
、ＯＲ回路４６を経て位相変化データ信号として出力さ
れる。計数値Ｃが負の場合にレジスタ４０の出力は２の
補数となっている。方向信号がＨレベルの場合には、デ
ータ有効信号がＨレベルである間、補数作成回路４５は
レジスタ４０の出力値の補数を作成し、正常な値に変換
してＯＲ回路４Ｇを経て位相変化データ信号として出力
する。このようにして９位相変化量レジスタ４０の出力
値は位相変化データ信号としてデータ処理装置に読取可
能な形で与えられる。

読取終了信号はデータ処理装置から出力される信号であ
る。データ有効信号による割込を受付けたデータ処理装
置は１位相変化データ信号として位相変化量情報を得た
後、読取終了信号を１パルス出力する。送出制御回路４
３は読取終了信号を受取るとデータ有効信号および方向
信号をＬレベル（リセット）とする。この後適当なタイ
ミング（たとえば立上り検出信号の立上り）で、レジス
タ４０２回路４１．４２もリセットされる。

データ処理装置において、方向信号がＬレベルのときに
読取った位相変化データ信号によって表わされる値を加
算し、方向信号がＨレベルのときに位相変化データ信号
の値を減算することにより、変位ｌｕｘを表わすデータ
が作成されよう。

エラー検出回路４７には上記の転送信号の他にデータ有
効信号および読取終了信号が与えられる。第５図を参照
してデータ有効信号がリセットされずにＨレベルに保た
れているときに被検出信号の一周期が終了し転送信号が
発生した場合に。

エラー検出回路４７はＨレベルのＥＲＲ信号を出力する
。これはデータ処理装置が他の処理をしていてデータ読
取待機中であるときに次の一周期の測定が終了してしま
ったことを意味する。データ処理装置はＥＲＲ信号をチ
ェックすることによって、一連の測定処理の途中で取込
めなかった位相変化データがなかったかどうかと判定す
ることができる。ＥＲＲ信号はデータ処理装置からの読
取終了信号によりリセットされる。

この位相弁別回路を用いると、高速の移動物体の位置、
変位量の測定が可能となる。たとえば、上述のピッチを
Ｐ＝２００μｍ２位相分割数Ｎ−２００とすると、変位
の分解能は１μｍ（−２００μｍ　／　２００）である
。スケール１０のパターン１１ａ。

１１ｂに印加する高周波信号の周波数を５０Ｋ　Ｈｚと
すれば、追従できるスライダ２０の移動速度は１０．０
００＋＋ｕ＋＋／　ｓｅｅ　　［−１μｍ　Ｘ　（２０
０）ｘ　５０にコとなる。ここで一周期の間に位相変化
量カウンタ４０が計数できるパルス数の最大値をＮ　−
２００としている。上記の数値は工作機械のステージの
最大移動速度１　、０００ｍｍ　／ｓｅｃよりも充分に
大きい。

従来の位相弁別回路によると一周期に１クロツク・パル
ス分の位相変化しか検出できないから。

測定可能な移動速度は５０關／ｓｅｃ　（−１μｍ×１
×５０Ｋ）にとどまる。この発明によって、飛躍的な高
速応答化が可能となったことが理解できよう。

割込信号として用いることのできるデータ有効信号が出
力されるとともに１位相変化を表わす位相変化データ信
号および変化方向を表わす方向信号が出力されているの
で、データ処理装置によってこれらの信号を容易に読取
ることができるようになる。またデータ処理装置によっ
て与えられる読取終了信号によって読取エラーの有無を
チェックしているので正しいデータの収集が可能となる
。

この発明による位相弁別回路は、インダクトシンを用い
た位置、変位検出装置のみならず、他のタイプの角度検
出器、変位検出器の出力信号の位粗測定、その他の位相
検出に利用できるのはいうまでもない。

【図面の簡単な説明】

第１図はインダクトシン・タイプの変位検出装置のスケ
ールおよびスライダを示す平面図である。第２図は位相弁別回路の一例を示すブロック図、第３図
はその入力信号波形をクロック・パルスとともに示す波
形図、第４図および第５図は第２図の回路の動作を示す
タイム・チャートであり、第４図は正常な動作を、第５
図はエラー検出時の動作をそれぞれ示している。３０・・・クロック・パルス発生回路。３１・・・被検出信号発生回路。３２・・・波形整形回路。３３・・・立上り検出回路。３４・・・転送制御回路。３５・・・クロック禁止回路。３６・・・周期設定回路。３７、３９・・・ゲート回路。３８・・・周期カウンタ。４０・・・位相変化量レジスタ。４１・・・Ｏ判定回路。４２・・・正負判定回路。４３・・・送出制御回路。４４・・・ＡＮＤ回路。４５・・・補数作成回路。４６・・・ＯＲ回路。４７・・・エラー検出回路。以　　上特許出願人　　立石電機株式会社代　理　人　　　弁理士　牛　久　健　司（外１名）

Claims

【特許請求の範囲】

（１）被検出信号が所定レベルとクロスする時点を検出
して被検出信号の一周期を示すクロス検出信号を出力す
るクロス検出回路、被検出信号の一周期ごとに所定の基準値がプリセットさ
れ、クロック・パルスによってこの基準値を被検出信号
の一周期の間減算する周期カウンタ、および被検出信号の一周期ごとに、周期カウンタの減算結果の
正負を表わす信号と、減算結果を示すデータ信号と、一
周期の測定が終了しデータが出力されたことを示すデー
タ有効信号とを出力する位相変化量出力回路、からなる位相弁別回路。
（２）上記基準値が被検出信号に位相変化が無いときの
上記クロック・パルスの計数値である、特許請求の範囲
第（１）項に記載の位相弁別回路。
（３）上記位相変化量出力回路が、上記周期カウンタの
減算結果が負の場合に２の補数で表わされる減算結果の
補数をとって補正する回路を含んでいる、特許請求の範
囲第（１）項に記載の位相弁別回路。
（４）上記位相変化量出力回路に読取終了信号が与えら
れたときに、上記の正負を表わす信号、データ信号およ
びデータ有効信号がリセットされる、特許請求の範囲第
（１）項に記載の位相弁別回路。
（５）上記位相変化量出力回路が、被検出信号の次の一
周期の開始までに上記データ有効信号がリセットされな
かったことを検出してエラー信号を出力するエラー検出
回路を備えている、特許請求の範囲第（４）項に記載の
位相弁別回路。