JPS63304786A - テレビジョン信号選択供給回路配置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、特にテレビジョン装置又はビデオレコーダ内
にあって少なくとも輝度信号とクロミナンス信号を具え
るテレビジョン信号又は互いに分離されたクロミナンス
信号及び輝度信号を選択的に供給する回路配置に関する
ものである。

雑誌ｒ　Ｆｕｎｋｓｃｈａｕ　Ｊ　Ｖｏ’１．１９８７
．　　Ｎｏ、７．　　第１４頁に、”　Ｓ　Ｖ　ＨＳ　
”と称されるビデオレコーダのビデオ信号用の記録フォ
ーマットが開示されており、このフォーマットはビデオ
レコーダの”　Ｖ　ＨＳ″′標準方式を更に改良したも
のである。これがため、”　Ｓ　Ｖ　ＨＳ　”信号を記
録するように構成されたビデオレコーダは通常の複合ビ
デオ信号を受信するのみならず輝度信号とクロミナンス
信号も別々に受信するようになっている。この個別人力
は輝度信号とクロミナンス信号との干渉を低減するため
である。また、再生中に両信号を”５ＶＨ３’”記録フ
ォーマットに従うビデオレコーダ内で別々に利用し得る
ようにする必要がある。

更に、テレビジョン信号を例えば表示装置で再生する目
的のために処理する回路配置も既知である。これら回路
配置は例えばビデオレコーダにより供給されるテレビジ
ョン信号内に存在する輝度信号とクロミナンス信号に対
する信号処理回路を構成する。

本発明の目的は異なるフォーマットのテレビジョン信号
を簡単且つ最小の歪みで前記信号処理回路に選択的に供
給し得る回路配置を提供することにある。これはＶＨ３
又は５ＶＨ３標準方式に従う特定のテレビジョン信号を
選択的に供給し得るようにするのがねらいである。

本発明は、この目的のために、特にテレビジョン装置又
はビデオレコーダ内にあって少なくとも輝度信号とクロ
ミナンス信号を具えるテレビジョン信号又は互いに分離
されたクロミナンス信号及び輝度信号を選択的に供給す
る回路配置において、当該回路配置は、第１動作モード
ではテレビジョン信号を伝送するテレビジョン信号ライ
ンを輝度信号処理回路に接続するための輝度信号出力端
子と、クロミナンス信号処理回路に接続するためのクロ
ミナンス出力端子とに接続し、第２動作モードではこの
とき輝度信号を伝送するテレビジョン信号ラインを前記
輝度出力端子に、このときクロミナンス信号を伝送する
クロミナンス信号ラインを前記クロミナンス出力端子に
それぞれ接続する多重装置で構成したことを特徴とする
。この多重装置は第１動作モードにセットしてＶＨ３標
準方式に従い複合テレビジョン信号を転送すると共に第
２動作モードにセット口て５ＶＨＳ標準方式に従い輝度
信号とクロミナンス信号を別々に転送するのに好適であ
る。

本発明によれば前記輝度出力端子及びクロミナンス出力
端子に接続された信号処理回路を異なる方式に従う信号
に対し同一の構成にすることができる。これにより構成
が簡単になると共に一定品質の信号処理が保証される。

また、アナログ及びディジタルの何れのテレビジョン信
号又は輝度及びクロミナンス信号も処理することができ
る。

図面につき本発明を説明する。

第１図は、第１動作モードにおいてテレビジョン信号ラ
イン３から少なくとも輝度信号とクロミナンス信号を含
むテレビジョン信号を受信する多重装置１を線図的に示
したものである。この多重装置１は第１動作モード中信
号を伝送しないクロミナンス信号ライン２にも接続され
る。この多重装置１によってクロミナンス信号ライン２
とテレビジョン信号ライン３をクロミナンス信号処理回
路４と輝度信号処理回路５に選択的に接続することがで
きる。

多重装置１により第１動作モード中設定される接続を実
線の矢印で示しである。この動作モードではクロミナン
ス信号ライン２が多重装置１の他の全ての端子から切り
離され、テレビジョン信号ライン３がクロミナンス信号
処理回路４と輝度信号処理回路５の双方に接続される。

この場合にはテレビジョン信号が両信号処理回路に供給
される。

第１動作モードは、輝度信号とクロミナンス信号がとも
に周波数変換されて１つのライン上に現われるＶＩＩＳ
標準方式に従うテレビジョン信号の処理に好適に対応す
る。

第２動作モードにおいては多重装置１は第１図に破線矢
印で示す接続を行う。この場合にはクロミナンス信号ラ
イン２がクロミナンス信号処理回路４にのみ接続される
と共にテレビジョン信号ライン３が輝度信号処理回路５
にのみ接続される。

この第２動作モードでは、テレビジョン信号のクロミナ
ンス成分は他の成分から分離されてクロミナンス信号ラ
イン２により転送されるため、この成分はテレビジョン
信号ライン３には現われない。

テレビジョン信号ライン３は輝度信号と、場合によって
は同期信号を転送する。これがため第２Ｄ作モードは”
５ＶＨ３”記録フォーマットに好適に対応する。

本発明によれば、テレビジョン信号ライン３及びクロミ
ナンス信号ライン２を経て供給される画記録フォーマッ
トの信号を対応する信号処理回路に常に正しく転送する
ことができる。この回路配置は簡単であり、且つ処理す
べき信号の質の低下を軽減する。

第２図は異なる記録フォーマットのテレビジョン信号を
ディジタルテレビジョン信号用の信号処理回路１０に供
給するようにした本発明の一実施例を示すものである。

この回路配置内の第１図と対応する素子は第１図と同一
の符号で示しである。

信号処理回路１０は例えばディジタル多標準方式デコー
ダであり、クロミナンス信号処理回路４及び輝度信号処
理回路５を具えている。クロミナンス信号処理回路は例
えばディジタルクロミナンス信号処理回路であり、この
回路は既知のように入力端子１１に供給されるディジタ
ルクロミナンス信号から２つのディジタル色差信号を取
り出し、これら信号を対応する色差信号出力端子１２．
１３に転送する。同様に、輝度信号処理回路５はディジ
タル輝度信号処理回路であり、この回路は既知のように
その入力端子１５に供給されるテレビジョン信号からデ
ィジタル輝度信号を取り出し、これをその出力端子１４
に供給する。入力端子１５の信号は同期パルス整形器１
７の入力端子１６にも供給され、このパルス整形器１７
はその２個の同期パルス出力端子１８、１９に水平及び
垂直同期信号を供給する。

第１動作モードにおいてテレビジョン信号ライン３上に
現われるアナログ形態のテレビジョン信号は第アナログ
−ディジタル変換器２０によりディジタル信号に変換さ
れ、輝度信号処理回路５及び同期パルス整形器１７の入
力端子１５及び１６に供給されると共に信号スイッチ２
３の第１入力端子２２に供給される。この信号スイッチ
２３は第２アナログ−ディジタル変換器２１を経てクロ
ミナンス信号ライン２に接続された第２入力端子２４を
具える。この信号スイッチ２３はライン２５を経てスイ
ッチング信号を受信し、第１動作モードと第２動作モー
ドとの間で切り換わる。クロミナンス信号ライン２にク
ロミナンス信号が存在しない第１動作モードでは、信号
スイッチ２３はその第１入力端子２２をディジタルクロ
ミナンス信号処理回路４０入力端子１１に接続し、第２
動作モードでは第２入力端子２４を入力端子１１に接続
する。これがため、第１動作モードでは全テレビジョン
信号が、第２動作モードでは、クロミナンス信号のみが
クロミナンス信号処理回路４に供給される。クロミナン
ス信号処理回路には輝度信号及び他の信号成分を抽出す
るフィルタ回路を設けて、この信号処理回路に供給され
る信号が両動作モードにおいて同一に処理されるように
するのが好適である。

同様に、ディジタル輝度信号処理回路５はクロミナンス
ストラップ２６を具え、入力端子１５からのテレビジョ
ン信号をこれに通して出力端子１４に供給すべきディジ
タル輝度信号を取り出す。第２動作モードではこのクロ
ミナンスストラップ２６をライン２５を経て供給される
スイッチング信号により不作動にしてこのトラップが輝
度信号処理に何の影響も与えないようにする。同様に、
クロミナンス信号処理回路４内のフィルタ回路も不作動
にすることができる。

ライン２５上のスイッチング信号はクロミナンス信号ラ
イン２に接続された入力端子２８を有する信号検出器２
７により発生するようにするのが好ましい。信号検出器
２７はクロミナンス信号がクロミナンス信号ライン２上
にあるか否かを検出する。この検出器は例えばアナログ
又はディジタルしきい値回路で構成することができる。

クロミナンス信号がクロミナンス信号ライン２上で検出
されると、信号検出器２７はライン２５上に第２動作モ
ードを表わす値を有するスイッチング信号を発生し、そ
の他の場合にはスイッチング信号は第１動作モードを表
わす値を示す。或いは又、スイッチング信号はクロミナ
ンス信号ライン２及びテレビジョン信号ライン３に接続
された信号源（図示せず）によって供給するようにして
信号検出器２７を対応するライン２５と置き換えること
もできる。更に、アナログ−ディジタル変換器２０．２
１及び信号処理回路１０は、アナログ−ディジタル変換
器２０．２１においてアナログ信号を一連のディジタル
値に変換するため及び信号処理回路１０において同期信
号処理を行うためにサンプリングクロック信号として使
用されるクロック信号のための端子２９．３０及び３１
をそれぞれ具えている。

第３図は本発明の他の実施例のブロック図を示すもので
あり、ここでも対応する素子は、第１及び第２図と同一
の符号で示しである。

上述の実施例と比べると、第３図の多重装置１は、第１
入力端子４１に第１アナログ−ディジタル変換器２０か
らの信号を、第２入力端子４２に第２アナログ−ディジ
タル変換器２１からの信号を受信してこれらの信号を多
重クロック信号入力端子４３に供給される多重クロック
信号の制御の下でバス４４に交互に供給するマルチプレ
クサ４０を具えている。

本例では多重クロック信号をアナログ−ディジタル変換
器２０．２１のためのサンプリングクロックから直接取
り出すため、多重クロック入力端子４３とアナログ−デ
ィジタル変換器２０．２１のサンプリングクロック端子
２９．３０とを共通りロック信号ライン４５に接続しで
ある。クロック信号ライン４５上のクロック信号は５０
％のデユーティサイクルの矩形波信号とするのが好適で
あり、その正エツジでアナログ−ディジタル変換器２０
．２１がクロミナンス信号ライン２及びテレビジ目ン信
号ライン３を経て供給されるアナログ信号をサンプルし
てディジタル値に変換するようにする。多重クロック信
号が高レベルにある時間間隔中はマルチプレクサ４０が
その第１入力端子４１をバス４４に接続し、他の時間間
隔中は第２入力端子４２をバス４４に接続する。

これがため、サンプリングクロック周期ごとに２つのデ
ィジタル値がバス４４上に連続的に現われ、即ちサブリ
ング周期の第１半周期中にテレビジョン信号ライン３か
らの信号のディジタル値が、サンプリング周期の第２半
周期中にクロミナンス信号ライン２からの信号のディジ
クル値が現われる。

このサンプリングクロック周波数の２倍の周波数のディ
ジタル値の系列はバス４４からデマルチプレクサ４７に
供給される。このデマルチプレクサは多重クロック信号
の制御の下でその入力端子４６に接続し得る２個の出力
端子４８．４９を具えている。

その入出力端子間の接続及びタイミングは回路配置の動
作モードに依存する。この目的のために、端子３１から
のクロック信号をクロック信号入力端子５０からデマル
チプレクサ４７に供給する。このクロック信号はクロッ
ク信号ライン４５上のクロック信号に一致させるのが好
適であり、多重クロック信号から取り出す。更に、ライ
ン２５からのスイッチング信号をモード選択のためにデ
マルチプレクサ４７に供給する。

第１動作モードでは複合テレビジョン信号がテレビジョ
ン信号ライン３上に現われ、クロミナンス信号ライン２
は何の信号も伝送しない；テレビジョン信号の瞬時値に
対応するディジタル値がバス４４に各サンプリングクロ
ック周期の第１半周期中に供給され、クロミナンス信号
ライン２上に信号がないことを表わす零値が各サンプリ
ングクロック周期の第２半周期中に供給される。第１動
作モードではデマルチプレクサ４７はバス４４上の値の
系列からテレビジョン信号のディジタル値を取り出し、
この値を出力端子４８及び４９に同時に供給してクロミ
ナンス信号処理回路４及び輝度信号処理回路５のそれぞ
れの入力端子１１及び１５に同時に供給する。これらの
信号処理回路においてテレビジョン信号からクロミナン
ス信号及び輝度信号が再生される。

第２動作モードではクロミナンス信号ライン２がクロミ
ナンス信号を伝送し、テレビジョン信号ライン３が輝度
信号を伝送する。これらの信号はマルチプレクサ４０に
よりバス４４に交互に供給される。デマルチプレクサ４
７はこれらの信号を同じ順序でその出力端子４８及び４
９に交互に供給するため、クロミナンス信号処理回路４
０入力端子１１にはクロミナンス信号のみが、輝度信号
処理回路５の入力端子１５には輝度信号のみが現われる
。テレビジョン信号ライン３を経て輝度信号と一緒に伝
送される他の信号も輝度信号処理回路に供給されると共
に、本例ではその入力端子１６がデマルチプレクサの第
２出力端子４９に接続された同期パクルス整形器１７に
も供給される。

第３図に示す実施例では信号検出器２７の入力端子２８
をバス４４に接続する。この検出器はクロック信号ライ
ン４５からのクロック信号も受信して入力端子２８を制
御し、バス４４がマルチプレクサ４０の第２入力端子４
２に接続される時間間隔中のみバス４４からの信号を取
り入れるようにする。これによりクロミナンス信号ライ
ン２からの信号のみが検出されるようにする。

第２図に示す回路配置と比較して第３図に示す回路配置
は、信号処理回路を集積半導体回路として構成する場合
にこの処理回路にディジタル信号用の１つの入力端子、
即ちバス４４のための１つの入力端子を設けるだけでよ
い利点を有する（第２図の回路配置ではこのような入力
端子を２つ必要とする）。しかし、バス４４上のデータ
伝送速度は第２図の信号スイッチ２３の入力端子２２及
び２４及び従って第２図の信号処理回路１００入力端子
におけるデータ伝送速度に対し二倍になる。

第４図は第３図のマルチプレクサ４０の変形例を示すも
ので、本例ではディジタル信号用のマルチプレクサをア
ナログマルチプレクサと置き換え、これによりアナログ
信号を伝送するクロミナンス信号ライン２又はテレビジ
ョン信号ライン３をクロック信号ライン４５からの多重
クロック信号の制御の下でアナログ−ディジタル変換器
６２のアナログ入力端子６１に交互に接続するようにし
たものである。アナログ−ディジタル変換器６２はその
クロック入力端子６３にサンプリングクロック信号を受
信し、このクロック信号はアナログ入力端子６１におけ
る信号系列と同様に第３図のアナログ−ディジタル変・
換器２０．２１のサンプリングクロックの２倍の周波数
を有する。この場合、アナログ−ディジタル変換器６２
は第３図に示す回路配置においてバス４４に現われるも
のと同一の信号系列をバス４４に供給する。

第４図の回路配置は第３図のものと比較して１つのアナ
ログ−ディジタル変換器を省略することができる。しか
し、アナログ−ディジタル変換器６２は２倍のサンプリ
ングクロック周波数に対し設計する必要がある。更に、
アナログ−マルチプレクサ６０を必要とし、その高周波
特性に厳しい要件を満足させてディジタルテレビジョン
信号において生ずるような高速のデータ系列を処理し得
るようにする必要がある。

第５図は第３図の回路配置の他の変形例を示し、ここで
も第３図と対応する素子は同一の符号で示しである。第
５図においてデマルチプレクサ４７は輝度及びクロミナ
ンス信号処理回路５及び４とそれぞれ関連するメモリ７
０及び７１を具える。これらメモ！７７０．７１の入力
端子はデマルチプレクサ４７の入力端子４６を構成し、
これらメモリの出力端子はこのデマルチプレクサの出力
端子４８．４９を構成する。これらメモリには制御ライ
ン７２．７３．７４を経てメモリクロック信号が供給さ
れる。これらクロック信号は制御段７５においてライン
２５からのスイッチング信号及びクロック端子３１から
クロック信号入力端子５０毫経て供給されるクロック信
号から取り出される。クロック端子３１からのクロック
信号は輝度及びクロミナンス信号処理回路５及び４及び
同期パルス整形器１７におけるディジタル信号の処理に
も使用され、多重クロック信号から取り出されると共に
これに位相ロックされる。制御ライン７２及び７４上の
メモリクロック信号は同一であり、両動作モードにおい
て常に互いに同期し、これらの信号は第１メモリクロッ
ク信号を構成する。

制御ライン７２からのメモリクロック信号は輝度信号処
理回路５と関連するメモリ７０に供給される。

例えばこのメモリクロック信号に正エツジが発生すると
き、入力端子４６における瞬時ディジタル値がメモリ７
０にロードされ、次の値がメモリ７０にロードされるま
でこのディジクル値がデマルチプレクサの第２出力端子
４９に直接現われ、入力端子１５及び１６に転送される
。

制御ライン７４上のメモリクロック信号はクロミナンス
信号処理回路４と関連するメモリ７１に供給され、例え
ばこのクロック信号に正エツジが発生するとき、入力端
子４６のディジタル値がメモリ７１にロードされ、デマ
ルチプレクサ４７の第１出力端子４８を経てクロミナン
ス信号処理回路４の入力端子１１に転送される。このよ
うにして信号が入力端子１１．１５及び１６に同時に供
給され、従ってこれら信号が同期して更に処理される。

制御ライン７３上のメモリクロック信号はクロミナンス
信号処理回路４と関連するメモリ７１に読み込みクロッ
クとして供給される。第１動作モードではこの読み込み
クロックは制御ライン７２及び７４上のメモリクロック
と同期し、従って第１メモリクロックと同一である。こ
れがためバス４４を経て供給されるテレビジョン信号は
メモリ７０及び７１に同時にロードされ、これらメモリ
から輝度及びクロミナンス信号処理回路５及び４及び同
期パルス整形器１７に同時に供給される。第２動作モー
ドでは制御ライン７３からの読み込みクロック信号は制
御ライン７２及び７４上のメモリクロック信号に対し半
クロツク周期だけシフトされ、第２メモリクロック信号
を構成する。このようにすると、バス４４を経て供給さ
れるクロミナンス信号のディジタル値と輝度信号のディ
ジタル値を交互に具える多重信号からクロミナ２ス信号
の値及び輝度信号の値を１クロック周期中に取り出して
メモリ７１及び７０に供給することが達成される。この
際制御ライン７４上のメモリクロック信号により、連続
的に伝送される値を同期させることができる。

第６図は制御段７５の一例を示すものである。この制御
段７５は２個のインバータ８０．８１．２個のＡＮＤゲ
ート８２．８３及びＯＲゲート８４を具え、これらを制
御ライン７３上の読み込みクロック信号がスイッチング
信号とクロック信号入力端子５０からのクロク信号との
排他論理和で形成されるように互いに及びライン２５、
クロック信号入力端子５０及び制御ライン７４に接続す
る。このようにすると制御ライン７３上の読み込みクロ
ック信号がクロック信号から取り出され、この読み込み
クロック信号の取り出しはスイッチング信号及び従って
動作モードに依存する。しかし、制御ライン７２及び７
４上のメモリクロック信号は動作モードと無関係にイン
バータ８１の出力から取り出され、従って実際にはクロ
ック信号入力端子５０からのクロック信号の反転信号で
構成される。

メモリ、マルチプレクサ及び信号処理回路１０における
ディジタル信号の処理のためのクロック信号の正しいシ
ーケンスを確保するためにはメモリクロック信号を多重
クロック信号又はサンプリングクロックに対し遅延させ
る必要があることもある。これは例えば遅延回路８５を
クロック信号ライン５０内に配置して達成することがで
きる。

第７図は第１及び２図に示す回路配置に現われる信号波
形の一例を示したものである。簡単のためにこの信号波
形はディジタルテレビジョン信号に関連するものとした
。

第７ａ図はアナログテレビジョン信号をディジタル信号
に変換するためのサンプリングクロック信号として使用
し得る矩形波信号を示し、この信号は第７図の他の波形
に対するタイムベースとして作用する。第７ａ図のクロ
ック信号の各立上り縁においてアナログ信号の瞬時値か
らディジタル値が取り出される。

第７ｂ−ｅ図は第１動作モードにおける信号波形を示す
。この動作モードではクロミナンス信号ライン２はクロ
ミナンス信号を伝送せず、これを第７ｂ図に示しである
。複合カラーテレビジョン信号（ＦＢＡＳ信号とも称さ
れる）がテレビジョン信号ライン３に供給される。これ
を第７Ｃ図に示しである。

このＦＢＡＳ信号はクロミナンス及び輝度信号処理回路
４及び５にそれぞれ供給され、第７ｄ及びｅ図の信号波
形がこれら回路に現われる。これらの信号波形は第７Ｃ
図に示す信号波形と同一である。

第２動作モードではクロミナンス信号Ｃがクロミナンス
信号ライン２上に現われ、輝度信号Ｙがテレビジョン信
号ライン３上に現われる。これらの信号は第７「及び７
ｇ図に示すように共通のサンプリングクロック信号で同
期される（第２図のアナログ−ディジタル変換器２０．
２１）。この場合には多重装置ｌがクロミナンス信号を
クロミナンス信号処理回路４に、輝度信号を輝度信号処
理回路５に転送し、第７ｈ及び７１図の信号波形がこれ
ら回路に現われる。

第８図は第３〜６図の回路配置に対する信号波形図であ
る。ここでも簡単のためにこの信号波形はディジタルテ
レビジョン信号に関連するものであり、原理的にはアナ
ログ形態で現われる信号もディジタル信号として表わし
である。第８ａ図はクロック信号入力端子４５上の多重
クロック信号を示す。第恥及び８０図はこのクロック信
号から遅延及び反転により取り出したメモリクロック信
号を示し、第８Ｃ図の信号は両動作モードにおいて制御
ライン７２及び７４上に現われると共に第１動作モード
において制御ライン７３上に現れる第１メモリクロック
信号を構成し、第８ｂ図の信号は第２動作モードにおい
て制御ライン７３上に現われる第２メモリクロック信号
を構成する。第８ｂ及び８０図のメモリクロック信号の
立上り縁の瞬時に、関連するディジタル信号がメモ！７
７０．７１に読み込まれると共に読み出される。第８ａ
図の多重クロックが高レベルのときマルチプレクサ４０
がテレビジョン信号ライン３をバス４４に接続し、高レ
ベルでないときクロミナンス信号ライン２をバス４４に
接続スる。

第８ｄ〜８ｇ図は第１動作モードに対する信号波形を示
す。この動作モードではクロミナンス信号が現われず（
第８ｄ図）、第８ｅ図のＦＢＡＳ信号がテレビジョン信
号ライン３上に現われる。多重クロック信号により第８
ｆ図に示すような時分割多重信号がバス４４上に発生さ
れ、この信号はサンプリング周期の第１半周期中ＦＲＡ
Ｓ信号の値を示し、サンプリング周期の第２半周期中ク
ロミナンス信号ライン２上にクロミナンス信号がないこ
とを表わす零値を示す。第８Ｃ図に示す信号に一致して
バス４／！上の信号がデマルチプレクサ４７に転送され
、デマルチプレクサの出力端子４８．４９に第８ｇ図に
示す波形が現われる。

第８ｈ〜８ｍ図は第２動作モードにおける対応する信号
波形を示す。第２動作モードでは第８ｈ図のクロミナン
ス信号がクロミナンス信号ライン２上に現われ、第８１
図の輝度信号Ｙがテレビジョン信号ライン３上に現われ
る。第８ａ図の多重クロック信号の制御の下でこれらの
信号がバス４４に交互に転送され、第８Ｊ図に示す信号
波形を生ずる。この多重信号が第８ｂ図に示す読み込み
クロック信号の立上り縁でデマルチプレクサ４７のメモ
リ７１に転送されるため、第８に図に示す波形を有する
信号がメモリ７１に蓄積される。同様に、第８ｃ図に示
すメモリクロック信号によりバス４４からの信号がメモ
リ７０に読み込まれるため、第８１図の信号波形がメモ
リ７０に蓄積される。これがため、互いに半サンプリン
グクロック周期シフトしたメモリクロック信号によりメ
モリ７０に輝度信号のみを、メモリ７１にクロミナンス
信号のみを蓄積させることが達成される。次いで、制御
ライン７４上のメモリクロック信号によりメモリ７０に
対するメモリクロック信号と同期してクロミナンス信号
がメモリ７１からクロミナンス信号処理回路４に転送さ
れるため、第８ｍ図に示す信号がデマルチプレクサ４７
の出力端子４８に現われる。

これがため、両動作モードにおいて、マルチプレクサ４
０の動作を変更することなく、デマルチプレクサ４７に
より個々の信号処理回路への正しい信号供給及び分離を
与えることができる。

【図面の簡単な説明】

第１図は本発明による回路配置の原理図、第２図は本発
明の第１実施例のブロック図、第３図は本発明の第２実
施例のブロック図、第４図及び第５図は本発明の第２実
施例の２つの変形例のブロック図、 第６図は第５図に示す回路配置の一部分の詳細回路図、 第７図は第１図及び第２図に示す回路配置に現われる信
号波形を示す図、 第８図は第３図〜第６図に示す回路配置に現われる信号
波形を示す図である。 １・・・多重装置 ２・・・クロミナンス信号ライン ３・・・テレビジョン信号ライン ４・・・クロミナンス信号処理回路 ５・・・輝度信号処理回路　ｌＯ・・・信号処理回路１
７・・・同期パルス整形器 ２０、２１・・・アナログ−ディジタル変換器２３・・
・信号スイッチ ２６・・・クロミナンストラップ ２７・・・信号検出器　　　　４０・・・マルチプレク
サ５０・・・デマルチプレクサ ６０・・・アナログマルチプレクサ ６２・・・アナログ−ディジタル変換器？０．　Ｔｌ・
・・メモリ７５・・・制御段特許出願人　　エヌ・ベー
・フィリップス・フルーイランペンファブリケン

Claims (1)

1. 【特許請求の範囲】 １、特にテレビジョン装置又はビデオレコーダ内にあっ
   て少なくとも輝度信号とクロミナンス信号を具えるテレ
   ビジョン信号又は互いに分離されたクロミナンス信号及
   び輝度信号を選択的に供給する回路配置において、当該
   回路配置は、第１動作モードではテレビジョン信号を伝
   送するテレビジョン信号ラインを輝度信号処理回路に接
   続するための輝度信号出力端子と、クロミナンス信号処
   理回路に接続するためのクロミナンス出力端子とに接続
   し、第２動作モードではこのとき輝度信号を伝送するテ
   レビジョン信号ラインを前記輝度出力端子に、このとき
   クロミナンス信号を伝送するクロミナンス信号ラインを
   前記クロミナンス出力端子にそれぞれ接続する多重装置
   で構成したことを特徴とするテレビジョン信号選択供給
   回路配置。 ２、前記テレビジョン信号、輝度信号及びクロミナンス
   信号はディジタル信号であることを特徴とする請求項１
   記載の回路配置。 ３、前記多重装置は第１動作モードでは前記テレビジョ
   ン信号ラインを、第２動作モードでは前記クロミナンス
   信号ラインをクロミナンス出力端子に接続する信号スイ
   ッチを具え、且つ前記テレビジョン信号ラインは前記輝
   度出力端子に永久接続してあることを特徴とする請求項
   １又は２記載の回路配置。 ４、前記多重装置は多重クロック信号の制御の下で前記
   テレビジョン信号ラインと前記クロミナンス信号ライン
   をバスに交互に接続するマルチプレクサと、多重クロッ
   ク信号の制御の下で第１動作モードでは前記バスからの
   テレビジョン信号を前記輝度出力端子と前記クロミナン
   ス出力端子に同時に供給し、第２動作モードでは前記バ
   スからの輝度信号とクロミナンス信号を前記輝度出力端
   子と前記クロミナンス出力端子に交互に供給するデマル
   チプレクサとを具えていることを特徴とする請求項１又
   は２記載の回路配置。 ５、前記テレビジョン信号、輝度信号及びクロミナンス
   信号はマルチプレクサに供給される前にディジタル信号
   に変換されるようにしてあることを特徴とする請求項４
   記載の回路配置。 ６、前記テレビジョン信号、輝度信号及びクロミナンス
   信号はマルチプレクサにアナログ信号として供給し、且
   つ前記バス上のマルチプレクサの出力信号をディジタル
   信号に変換するようにしてあることを特徴とする請求項
   ４記載の回路配置。 ７、前記デマルチプレクサは前記輝度出力端子と関連す
   るメモリと前記クロミナンス出力端子と関連するメモリ
   の２つのメモリを具え、前記バスからの信号を前記多重
   クロック信号から取り出したメモリクロック信号の制御
   の下で前記メモリにロードするようにしてあることを特
   徴とする請求項４〜６の何れかに記載の回路配置。 ８、第１動作モードでは前記バスからの信号を共通の第
   １メモリクロック信号の制御の下で前記メモリに読み込
   み、第２動作モードでは前記バスからの信号を第１メモ
   リクロック信号の制御の下で前記輝度出力端子と関連す
   るメモリに読み込むと共に第１メモリクロック信号の反
   転信号である第２メモリクロック信号の制御の下で前記
   クロミナンス出力端子と関連するメモリに読み込むよう
   に構成してあることを特徴とする請求項７記載の回路配
   置。 ９、前記多重クロック信号はディジタルテレビジョン信
   号又は輝度及びクロミナンス信号のサンプリングクロッ
   ク信号から取り出すようにしてあることを特徴とする請
   求項４〜８の何れかに記載の回路配置。 １０、クロミナンストラップを具え、第１動作モード中
   このクロミナンストラップを介してテレビジョン信号を
   輝度出力端子に供給し、このクロミナンストラップは第
   ２動作モード中不作動にし得るようにしてあることを特
   徴とする請求項１〜９の何れかに記載の回路配置。 １１、前記クロミナンス出力端子におけるクロミナンス
   信号から輝度信号及び他の信号成分を抽出するよう作用
   するフィルタ回路であって第２動作モード中は不作動に
   し得るフィルタ回路を具えていることを特徴とする請求
   項１〜１０の何れかに記載の回路配置。 １２、前記クロミナンス信号ライン又は前記バスに接続
   され、クロミナンス信号の存在を検出して前記多重装置
   及び／又は前記クロミナンストラップを関連する動作モ
   ードにおいて切換えるスイッチング信号を取り出す信号
   検出器を具えていることを特徴とする請求項１〜１１の
   何れかに記載の回路配置。