JPS63304735A - Branching and inserting repeater - Google Patents

Branching and inserting repeater

Info

Publication number
JPS63304735A
JPS63304735A JP13969887A JP13969887A JPS63304735A JP S63304735 A JPS63304735 A JP S63304735A JP 13969887 A JP13969887 A JP 13969887A JP 13969887 A JP13969887 A JP 13969887A JP S63304735 A JPS63304735 A JP S63304735A
Authority
JP
Japan
Prior art keywords
counter
signal
circuit
reception
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13969887A
Other languages
Japanese (ja)
Inventor
Osamu Hayashi
修 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13969887A priority Critical patent/JPS63304735A/en
Publication of JPS63304735A publication Critical patent/JPS63304735A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain the reception and branch of an input signal by switching a transmission counter so as to act it like a reception counter through the detection of a fault if the reception counter is faulty. CONSTITUTION:If the reception counter 4 is faulty, a fault detection circuit 1 discriminates a fault from a counter signal outputted from the reception counter 4 and outputs a switching signal to switch a signal path to changeover circuits 3, 6. The changeover circuit 3 is thrown to output the signal inputted to a terminal 11 from a terminal 13, a synchronizing signal from a synchronizing signal circuit 2 is outputted from the terminal 13 of the changeover circuit 3 and inputted to a transmission counter 5. Since the transmission counter 5 is able to act like a reception counter, the counter 5 outputs a counter signal to a terminal 16 of the changeover circuit 6 on behalf of the faulty reception counter 4. Thus, the counter signal from the transmission counter 5 is outputted from a terminal 17 of the changeover circuit 6 and inputted to a branch circuit 7. Thus, the reception and branch of a high-order group input signal are attained.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル伝送システムの中継装置に関し、
特に高次群信号の受信および分岐を行う分岐挿入中継装
置に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a relay device for a digital transmission system,
In particular, the present invention relates to a drop/add repeater that receives and drops high-order group signals.

〔従来の技術〕[Conventional technology]

分岐挿入中継装置は、多重変換され伝送されてきた高次
群信号を低次群信号に分岐して出力し、また入力された
低次群信号を高次群信号に変換して伝送する中m装置で
ある。
The add/drop repeater is a medium-sized device that branches multiplex-converted and transmitted high-order group signals into low-order group signals and outputs them, and also converts input low-order group signals into high-order group signals and transmits them.

この種の分岐挿入中継装置では、伝送されてきた高次群
信号により同期回路が受信用カウンタを制御■シ、この
受信用カウンタが分岐回路を制御することにより、この
分岐回路が高次群信号を受信して分岐し低次群信号を出
力する。また、送信用カウンタが挿入回路を制御するこ
とにより、挿入回路が入力された低次群信号を高次群信
号に変換して伝送している。
In this type of add/drop repeater, a synchronous circuit controls a reception counter based on the transmitted high-order group signal, and this reception counter controls a branch circuit, so that this branch circuit receives the high-order group signal. Branches and outputs a low-order group signal. Further, the transmission counter controls the insertion circuit, so that the insertion circuit converts the input low-order group signal into a high-order group signal and transmits the signal.

このような分岐挿入中継装置では、受信用カウンタは分
岐回路を専用に制御しており、送信用カウンタは挿入回
路を専用に制御している。
In such a drop/add repeater, the receiving counter exclusively controls the branch circuit, and the transmitting counter exclusively controls the inserting circuit.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の分岐挿入中継装置において、受信用カウ
ンタは分岐回路専用となり、送信用カウンタは挿入回路
専用となっているので、受信用カウンタが故障した場合
、入力信号の受信および分岐が不可能となる欠点がある
In the conventional add/drop repeater described above, the reception counter is dedicated to the branch circuit, and the transmission counter is dedicated to the insertion circuit, so if the reception counter fails, it will be impossible to receive and branch the input signal. There is a drawback.

本発明の目的は、このような欠点を除去し、受信用カウ
ンタの故障の場合でも入力信号の受信および分岐ができ
る分岐挿入中継装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate such drawbacks and provide a drop/add repeater that can receive and branch input signals even in the case of a failure of the reception counter.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、多重変換され伝送されてきた高次群信号によ
り同期回路が同期信号を出力し、さらにこの同期信号よ
りカウンタ信号を発生し、分岐回路がこのカウンタ信号
により高次群信号を受信して分岐し低次群信号を出力す
る分岐挿入中継装置において、 入力された同期信号によりカウンタ信号を出力する受信
用カウンタと、 前記受信用カウンタとしての動作が可能であり入力され
た同期信号によりカウンタ信号を出力する送信用カウン
タと、 前記受信用カウンタ回路からのカウンタ信号によりこの
受信用カウンタ回路の故障を検出する故障検出回路と、
− 前記故障検出回路から出力される切換信号により、前記
受信用カウンタ回路の正常時に、前記同期回路からの同
期信号を前記受信用カウンタに出力し、故障発生時に、
この同期信号を前記送信用カウンタに出力する第1の切
換回路と、前記故障検出回路から出力される切換信号に
より、前記受信用カウンタ回路が正常時に、前記受信用
カウンタからのカウンタ信号を前記分岐回路に出力し、
故障発生時に、前記送信用カウンタからのカウンタ信号
を前記分岐回路に出力する第2の切換回路とを有するこ
とを特徴としている。
In the present invention, a synchronous circuit outputs a synchronous signal based on a high-order group signal that has been multiplexed and transmitted, further generates a counter signal from this synchronous signal, and a branch circuit receives the high-order group signal using this counter signal and branches it. A drop/add repeater that outputs the next group signal includes a reception counter that outputs a counter signal in response to an input synchronization signal, and a reception counter that can operate as the reception counter and outputs a counter signal in response to the input synchronization signal. a transmission counter; a failure detection circuit that detects a failure in the reception counter circuit based on a counter signal from the reception counter circuit;
- By the switching signal output from the failure detection circuit, when the reception counter circuit is normal, the synchronization signal from the synchronization circuit is output to the reception counter, and when a failure occurs,
A first switching circuit that outputs this synchronization signal to the transmission counter and a switching signal output from the failure detection circuit switch the counter signal from the reception counter to the branch when the reception counter circuit is normal. output to the circuit,
The present invention is characterized in that it includes a second switching circuit that outputs a counter signal from the transmission counter to the branch circuit when a failure occurs.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明する
Next, embodiments of the present invention will be described with reference to the drawings.

第1図は、本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

この分岐挿入中継装置は、人力信号である伝送されてき
た高次群信号により同期信号を出力する同期回路2と、
後述する切換回路3の端子12から出力される同期信号
によりカウンタ信号を出力する受信用カウンタ4と、こ
の受信用カウンタ4としての動作が可能であり、後述す
る切換回路3の端子13から出力される同期信号により
カウンタ信号を出力する送信用カウンタ5と、受信用カ
ウンタ4のカウンタ信号から故障を判断して切換信号を
出力する故障検出回路lと、この切換信号により正常時
に同期回路2からの同期信号を端子12より受信用カウ
ンタ4に出力し、故障発生時にこの同期信号を端子13
より送信用カウンタ5に出力する切換回路3と、故障検
出回路1からの切換信号により正常時に受信用カウンタ
4からのカウンタ信号を出力し、故障発生時に送信用カ
ウンタ5からのカウンタ信号を出力する切換回路6と、
切換回路6からのカウンタ信号により高次群信号を低次
群信号aI+・・・、a、(mは正の整数)を分岐して
出力する分岐回路7と、送信用カウンタ5からのカウン
タ信号により入力された低次群信号b1.・・・、bn
 (nは正の整数)を高次群信号に変換して伝送する挿
入回路8とで構成される。
This drop/add repeater includes a synchronization circuit 2 that outputs a synchronization signal based on a transmitted high-order group signal that is a human signal;
A reception counter 4 outputs a counter signal in response to a synchronization signal output from a terminal 12 of a switching circuit 3, which will be described later. A transmission counter 5 outputs a counter signal based on a synchronization signal, a failure detection circuit l determines a failure from the counter signal of the reception counter 4, and outputs a switching signal, A synchronizing signal is output to the receiving counter 4 from the terminal 12, and this synchronizing signal is sent to the terminal 13 when a failure occurs.
The switching circuit 3 outputs the output to the transmission counter 5, and the switching signal from the failure detection circuit 1 outputs the counter signal from the reception counter 4 during normal operation, and outputs the counter signal from the transmission counter 5 when a failure occurs. a switching circuit 6;
The high-order group signal is input by the counter signal from the switching circuit 6, and the branch circuit 7 branches and outputs the low-order group signals aI+..., a, (m is a positive integer), and the counter signal from the transmission counter 5 is input. The lower-order group signal b1. ...,bn
(n is a positive integer) into a higher-order group signal and transmits the signal.

入力信号である高次群信号は同期回路2に入力され、同
期回路2から出力される同期信号は切換回路3の端子1
1に入力される。切換回路3の端子12から出力される
同期信号は受信用カウンタ4に入力され、切換回路3の
端子13から出力される同期信号は送信用カウンタ5に
入力される。受信用カウンタ4から出力されるカウンタ
信号は、切換回路6の端子15と、故障検出回路lとに
入力される。故障検出回路1から出力される切換信号は
、切換回路3の端子14と、切換回路6の端子18とに
入力される。
The high-order group signal that is the input signal is input to the synchronous circuit 2, and the synchronous signal output from the synchronous circuit 2 is sent to the terminal 1 of the switching circuit 3.
1 is input. The synchronizing signal output from the terminal 12 of the switching circuit 3 is input to the receiving counter 4, and the synchronizing signal output from the terminal 13 of the switching circuit 3 is input to the transmitting counter 5. The counter signal output from the reception counter 4 is input to the terminal 15 of the switching circuit 6 and the failure detection circuit l. The switching signal output from the failure detection circuit 1 is input to the terminal 14 of the switching circuit 3 and the terminal 18 of the switching circuit 6.

送信用カウンタ5から出力されるカウンタ信号゛は切換
回路6の端子16と挿入回路8に入力される。
A counter signal outputted from the transmission counter 5 is input to the terminal 16 of the switching circuit 6 and the insertion circuit 8.

切換回路6の端子17から出力されるカウンタ信号は分
岐回路7に入力される。
The counter signal output from the terminal 17 of the switching circuit 6 is input to the branch circuit 7.

次に本実施例の動作について説明する。Next, the operation of this embodiment will be explained.

入力信号である高次群信号により、同期回路2は同期を
とり同期信号を切換回路3に出力する。
The synchronization circuit 2 synchronizes with the high-order group signal as the input signal and outputs a synchronization signal to the switching circuit 3.

一方、故障検出回路lは、受信用カウンタ4から出力さ
れるカウンタ信号により、受信用カウンタ4の故障を検
出している。受信用カウンタ4が正常の場合、故障検出
回路lから出力される切換信号により、切換回路3は、
端子11に入力された信号を端子12から出力するよう
に切り換えられている。従って、同期回路2からの同期
信号は、切換回路3の端子12から出力され、受信用カ
ウンタ4に入力される。受信用カウンタ4は、切換回路
3からの同期信号により制御されてカウンタ信号を出力
する。このカウンタ信号は切換回路6の端子15に入力
されるが、故障検出回路lからの切換信号により、切換
回路6は、端子15に入力された信号を端子17から出
力するように切り換えられている。従って、切換回路6
の端子17からは、受信用カウンタ4からのカウンタ信
号が、分岐回路7に出力される。分岐回路7は、受信用
カウンタ4からのカウンタ信号に従って高次群入力信号
から低次群出力信号al+・・・、alを分岐して出力
する。
On the other hand, the failure detection circuit 1 detects a failure of the reception counter 4 based on the counter signal output from the reception counter 4. When the receiving counter 4 is normal, the switching circuit 3 is activated by the switching signal output from the failure detection circuit l.
The signal input to the terminal 11 is switched to be output from the terminal 12. Therefore, the synchronization signal from the synchronization circuit 2 is output from the terminal 12 of the switching circuit 3 and input to the reception counter 4. The reception counter 4 is controlled by a synchronization signal from the switching circuit 3 and outputs a counter signal. This counter signal is input to the terminal 15 of the switching circuit 6, but the switching circuit 6 is switched to output the signal input to the terminal 15 from the terminal 17 by the switching signal from the failure detection circuit l. . Therefore, the switching circuit 6
The counter signal from the receiving counter 4 is outputted to the branch circuit 7 from the terminal 17 of the receiving counter 4 . The branch circuit 7 branches and outputs the low-order group output signals al+ . . . , al from the high-order group input signal according to the counter signal from the receiving counter 4 .

次に、受信用カウンタ4が故障した場合、故障検出回路
lは、受信用カウンタ4から出力されるカウンタ信号か
ら故障を判断し、切換回路3.6に対して信号経路を切
り換える切換信号を出力する。この切換信号により、切
換回路3は、端子11に人力された信号を端子13から
出力するよう切り換えられる。従って、同期回路2から
の同期信号は、切換回路3の端子13から出力され、送
信用カウンタ5に入力される。送信用カウンタ5は、受
信用カウンタとしての動作が可能であるので、故障した
受信用カウンタ4に代わるカウンタ信号を切換回路6の
端子16に出力する。切換回路6は、故障検出回路1か
らの切換信号により、端子16に入力された信号を端子
17から出力するように切り換えられる。従って送信用
カウンタ5からのカウンタ信号は、切換回路6の端子1
7から出力され、分岐回路7に入力される。
Next, when the reception counter 4 fails, the failure detection circuit l determines the failure from the counter signal output from the reception counter 4, and outputs a switching signal to switch the signal path to the switching circuit 3.6. do. In response to this switching signal, the switching circuit 3 is switched so that the signal inputted to the terminal 11 is outputted from the terminal 13. Therefore, the synchronization signal from the synchronization circuit 2 is output from the terminal 13 of the switching circuit 3 and input to the transmission counter 5. Since the transmission counter 5 can operate as a reception counter, it outputs a counter signal to the terminal 16 of the switching circuit 6 in place of the failed reception counter 4. The switching circuit 6 is switched to output the signal input to the terminal 16 from the terminal 17 in response to a switching signal from the failure detection circuit 1 . Therefore, the counter signal from the transmission counter 5 is transmitted to the terminal 1 of the switching circuit 6.
7 and input to the branch circuit 7.

このように故障した受信用カウンタ4に代わるダ 送信用カウンタ呑からのカウンタ信号に従って、高次群
入力信号の受信および分岐を行うことかできる。
In this manner, it is possible to receive and branch high-order group input signals in accordance with the counter signal from the transmission counter that replaces the failed reception counter 4.

! なお、挿入回路8は、送信用カウンタ会により制御され
、この回路に入力した低次群信号b1゜・・、b7を高
次群信号に変換して伝送する。
! The insertion circuit 8 is controlled by a transmission counter, and converts the low-order group signals b1° .

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、ディジタル伝送システム
の分岐挿入中継装置において、受信用カウンタが故障し
た場合でも、故障を検出して送信用カウンタを受信用カ
ウンタとして動作させるように切り換えることにより、
入力信号の受信および分岐を行うことができる効果があ
る。
As explained above, the present invention enables even if a receiving counter fails in a drop/add repeater of a digital transmission system, by detecting the failure and switching the transmitting counter to operate as a receiving counter.
This has the effect of being able to receive and branch input signals.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例を示すブロック図である。 ■・・・・・故障検出回路 2・・・・・同期回路 3.6・・・切換回路 4・・・・・受信用カウンタ 5・・・・・送信用カウンタ 7・・・・・分岐回路 8・・・・・挿入回路 FIG. 1 is a block diagram showing one embodiment of the present invention. ■・・・Failure detection circuit 2...Synchronous circuit 3.6...Switching circuit 4...Reception counter 5...Transmission counter 7...Branch circuit 8...Insertion circuit

Claims (1)

【特許請求の範囲】[Claims] (1)多重変換され伝送されてきた高次群信号により同
期回路が同期信号を出力し、さらにこの同期信号よりカ
ウンタ信号を発生し、分岐回路がこのカウンタ信号によ
り高次群信号を受信して分岐し低次群信号を出力する分
岐挿入中継装置において、 入力された同期信号によりカウンタ信号を出力する受信
用カウンタと、 前記受信用カウンタとしての動作が可能であり入力され
た同期信号によりカウンタ信号を出力する送信用カウン
タと、 前記受信用カウンタ回路からのカウンタ信号によりこの
受信用カウンタ回路の故障を検出する故障検出回路と、 前記故障検出回路から出力される切換信号により、前記
受信用カウンタ回路の正常時に、前記同期回路からの同
期信号を前記受信用カウンタに出力し、故障発生時に、
この同期信号を前記送信用カウンタに出力する第1の切
換回路と、 前記故障検出回路から出力される切換信号により、前記
受信用カウンタ回路が正常時に、前記受信用カウンタか
らのカウンタ信号を前記分岐回路に出力し、故障発生時
に、前記送信用カウンタからのカウンタ信号を前記分岐
回路に出力する第2の切換回路とを有することを特徴と
する分岐挿入中継装置。
(1) The synchronization circuit outputs a synchronization signal based on the high-order group signal that has been multiplexed and transmitted, further generates a counter signal from this synchronization signal, and the branch circuit receives the high-order group signal using this counter signal and branches it to the lower order A drop/add repeater that outputs a group signal includes a reception counter that outputs a counter signal in response to an input synchronization signal, and a transmission counter that can operate as the reception counter and outputs a counter signal in response to an input synchronization signal. a reliability counter; a failure detection circuit that detects a failure in the reception counter circuit based on a counter signal from the reception counter circuit; and a switching signal output from the failure detection circuit to detect when the reception counter circuit is normal; A synchronization signal from the synchronization circuit is output to the reception counter, and when a failure occurs,
A first switching circuit outputs this synchronization signal to the transmission counter, and a switching signal output from the failure detection circuit causes the counter signal from the reception counter to be switched to the branch when the reception counter circuit is normal. A branch/add/drop relay device comprising: a second switching circuit that outputs a counter signal from the transmission counter to the branch circuit when a failure occurs.
JP13969887A 1987-06-05 1987-06-05 Branching and inserting repeater Pending JPS63304735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13969887A JPS63304735A (en) 1987-06-05 1987-06-05 Branching and inserting repeater

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13969887A JPS63304735A (en) 1987-06-05 1987-06-05 Branching and inserting repeater

Publications (1)

Publication Number Publication Date
JPS63304735A true JPS63304735A (en) 1988-12-13

Family

ID=15251337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13969887A Pending JPS63304735A (en) 1987-06-05 1987-06-05 Branching and inserting repeater

Country Status (1)

Country Link
JP (1) JPS63304735A (en)

Similar Documents

Publication Publication Date Title
JPH0650876B2 (en) Intermediate relay device
JPS63304735A (en) Branching and inserting repeater
JPH0710061B2 (en) Demultiplexing circuit
JP2864530B2 (en) Frame synchronization monitoring method
JPH04284752A (en) Order wire system of ring constitution
JP2776117B2 (en) Switching circuit
JP2656563B2 (en) Multiplexing / separating device
JPH02121429A (en) Data transmission equipment
JPH0821877B2 (en) Switching control method for the active and standby packages that make up the redundant system
JPH03259636A (en) Detection/changeover system at time of occurrence of fault of transmitter
JPH0290742A (en) Monitoring system for digital multiplexer
JPS61251244A (en) Circuit for transmitting auxiliary signal
JPH058891B2 (en)
JPH06216921A (en) Optical multi-way communication system
JPS60182832A (en) Supervisory system of multiplex separating device
JPH01260958A (en) Optical repeater
JPH01137842A (en) Clock transmission method
JPH05235887A (en) Uninterruptible clock changeover device
JPH03110941A (en) Digital radio transmission system
JPH01309430A (en) Data time division multiplex circuit
JPH01298830A (en) Data processing transmission equipment
JPS6070839A (en) Clock extracting and switching system
JPH11243385A (en) Clock change-over function monitoring system
JPS62168438A (en) Clock signal safety device
JPS594253A (en) Terminal device of contact input