JPS63296472A - Signal correcting circuit device - Google Patents
Signal correcting circuit deviceInfo
- Publication number
- JPS63296472A JPS63296472A JP62134269A JP13426987A JPS63296472A JP S63296472 A JPS63296472 A JP S63296472A JP 62134269 A JP62134269 A JP 62134269A JP 13426987 A JP13426987 A JP 13426987A JP S63296472 A JPS63296472 A JP S63296472A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- resistor
- frequency
- circuit device
- correction circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002238 attenuated effect Effects 0.000 claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 8
- 210000000988 bone and bone Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、低周波成分が減衰した信号を補正する信号
補正回路装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a signal correction circuit device that corrects a signal in which low frequency components are attenuated.
[従来の技術]
第2図は、画像信号の低周波成分が減衰することによっ
て生ずるサグ歪を補正する従来の信号補正回路装置の回
路図である。[Prior Art] FIG. 2 is a circuit diagram of a conventional signal correction circuit device that corrects sag distortion caused by attenuation of low frequency components of an image signal.
図において、画像信号が入力される入力端子I11は、
抵抗R11を介して電源端子■11に接続されていると
ともに、抵抗R12を介して接地されている。抵抗R1
1およびR12は入力信号にバイアス電圧を与えるため
のものである。また、トランジスタQllは画像信号を
増幅するためのものであり、ベースが前記入力端子Il
lに接続され、エミッタは抵抗R13を介して接地され
ている。抵抗R13はトランジスタQllを安定させる
ためのものである。さらに、トランジスタQ11のコレ
クタは負荷抵抗R14,R15を介して電源端子V12
に接続されており、抵抗R14と抵抗R15との接続点
は負荷コンデンサC1lを介して接地されている。そし
て、トランジスタQllのコレクタと抵抗R14との接
続点が出力端子011とされている。In the figure, the input terminal I11 to which the image signal is input is
It is connected to the power supply terminal 11 via a resistor R11, and is grounded via a resistor R12. Resistance R1
1 and R12 are for applying a bias voltage to the input signal. Further, the transistor Qll is for amplifying the image signal, and its base is connected to the input terminal Il.
1, and its emitter is grounded via a resistor R13. The resistor R13 is for stabilizing the transistor Qll. Furthermore, the collector of the transistor Q11 is connected to the power supply terminal V12 via load resistors R14 and R15.
The connection point between resistor R14 and resistor R15 is grounded via load capacitor C1l. The connection point between the collector of the transistor Qll and the resistor R14 is an output terminal 011.
次に、この信号補正回路装置の動作について説明する。Next, the operation of this signal correction circuit device will be explained.
たとえば、周波数特性がフラットな画像信号を入力端子
Illに入力する。この画像信号は、抵抗R11,R1
2によってバイアスされ、トランジスタQllに入力さ
れる。そして、トランジスタQllにより増幅されて負
荷抵抗R14,R15および負荷コンデンサC11に加
えられる。これらの負荷に加わった画像信号は、低周波
領域においては、抵抗R14および抵抗R15の合成抵
抗に比例した大きさで出力され、高周波領域においては
、コンデンサC11が低インピーダンスとなるため抵抗
R14に比例した大きさで出力される。For example, an image signal with flat frequency characteristics is input to the input terminal Ill. This image signal is transmitted through the resistors R11 and R1
2 and input to transistor Qll. The signal is then amplified by transistor Qll and applied to load resistors R14, R15 and load capacitor C11. In the low frequency range, the image signal applied to these loads is output in a magnitude proportional to the combined resistance of resistor R14 and resistor R15, and in the high frequency domain, the magnitude is proportional to resistor R14 because capacitor C11 has a low impedance. output in the same size.
第2図の信号補正回路装置の周波数特性を第3図に示す
。図において、縦軸は入力電圧に対する出力電圧の比を
デシベルで表わし、横軸は角周波数を表わしている。FIG. 3 shows the frequency characteristics of the signal correction circuit device shown in FIG. 2. In the figure, the vertical axis represents the ratio of output voltage to input voltage in decibels, and the horizontal axis represents angular frequency.
図に示すように、入力電圧に対する出力電圧の比、すな
わち利得は、低周波領域ではGL%高周波領域ではG、
となり(GL > GM ) 、その中間領域L1では
減衰特性を示している。ω、は低周波領域における利得
GLから3 [dB]減衰した点における角周波数を示
しており、ω2は高周波領域における利得G)lより3
[dB]増加した点における角周波数を示している。As shown in the figure, the ratio of the output voltage to the input voltage, that is, the gain, is GL in the low frequency region, G in the high frequency region,
(GL > GM), and the intermediate region L1 exhibits attenuation characteristics. ω indicates the angular frequency at a point attenuated by 3 [dB] from the gain GL in the low frequency region, and ω2 indicates the angular frequency attenuated by 3 [dB] from the gain G) in the high frequency region.
[dB] indicates the angular frequency at the point of increase.
角周波数ω1およびω2は次式のように表わされる。The angular frequencies ω1 and ω2 are expressed as follows.
ω+ −1/C+ 、・R+s ・・・(
1)ω2−1/C,,・R+ 4 +1 / C+ +
拳RII・・・(2)
ここで、C1,はコンデンサC1lの容量値、R、4、
R,、はそれぞれ抵抗R14、R15の抵抗値である。ω+ -1/C+,・R+s...(
1) ω2-1/C,,・R+ 4 +1 / C+ +
Fist RII...(2) Here, C1, is the capacitance value of capacitor C1l, R, 4,
R, , are the resistance values of the resistors R14 and R15, respectively.
但し、第3図の縦軸は対数で示されているので、前記3
[dB]の減衰骨および増加分は図には現われていな
い。However, since the vertical axis in Figure 3 is expressed in logarithms, the above 3
The attenuation bones and increments in [dB] are not shown in the figure.
次に、第4図はフィルタ回路の周波数特性を示す図であ
り、縦軸は利得、横軸は角周波数を示している。Next, FIG. 4 is a diagram showing the frequency characteristics of the filter circuit, where the vertical axis shows the gain and the horizontal axis shows the angular frequency.
図に示すように、角周波数ω、よりも低い周波数の領域
L2においては、利得は一定の傾きで増加し、角周波数
ω2よりも高い周波数の領域においては、利得は一定と
なっている。As shown in the figure, the gain increases at a constant slope in a region L2 of frequencies lower than the angular frequency ω, and remains constant in the region of frequencies higher than the angular frequency ω2.
第4図に示すような周波数特性をもつフィルタを通して
出力されたサグ歪をもつ画像信号を、第3図に示した信
号補正回路装置に入力した場合を考える。Consider the case where an image signal with sag distortion output through a filter having frequency characteristics as shown in FIG. 4 is input to the signal correction circuit device shown in FIG. 3.
この場合、第3図における角周波数ω2と第4図に示す
角周波数ω。とを一致させ、第3図に示す領域L1の傾
きと第4図における領域L2の傾きとを合わせることに
よって、第3図の領域L1の角周波数の範囲において画
像信号を補正することが可能となる。In this case, the angular frequency ω2 in FIG. 3 and the angular frequency ω shown in FIG. By matching the slope of region L1 shown in FIG. 3 with the slope of region L2 in FIG. 4, it is possible to correct the image signal within the angular frequency range of region L1 in FIG. Become.
[発明が解決しようとする問題点]
上記のような従来の信号補正回路装置を用いて、第4図
に示すような周波数特性をもつフィルタを通過した画像
信号を補正する場合には、上記のように、角周波数ω2
とω3とを一致させ、かつ、領域L1の傾きと領域L2
の傾きとを合わせる必要がある。ここで、第4図におけ
る角周波数ω。[Problems to be Solved by the Invention] When using the conventional signal correction circuit device as described above to correct an image signal that has passed through a filter having frequency characteristics as shown in FIG. So, the angular frequency ω2
and ω3, and the slope of region L1 and region L2
It is necessary to match the slope of Here, the angular frequency ω in FIG.
および領域L2の傾きが不明であると仮定すると、第2
図の回路において抵抗R14,R15を可変にして、角
周波数ω2および領域L1の傾きを調整する必要がある
。and assuming that the slope of region L2 is unknown, the second
In the circuit shown in the figure, it is necessary to make the resistors R14 and R15 variable to adjust the angular frequency ω2 and the slope of the region L1.
しかしながら、抵抗R14,R15の一方を変化させて
角周波数ω2を変えると、同時に頭域L1の傾きも変化
してしまい、角周波数ω2および領域L1の傾きを両方
とも所定の値に設定することが非常に困難であるという
問題点があった。However, if one of the resistors R14 and R15 is changed to change the angular frequency ω2, the slope of the head area L1 will also change at the same time, making it impossible to set both the angular frequency ω2 and the slope of the area L1 to predetermined values. The problem was that it was extremely difficult.
この発明は上記のような問題点を解消するためになされ
たもので、周波数特性の設定が容易にできる信号補正回
路装置を提供することを目的とする。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a signal correction circuit device in which frequency characteristics can be easily set.
[問題点を解決するための手段〕
この発明に係る信号補正回路装置は、信号を人、力する
入力部と、前記入力部から入力された信号を積分する積
分手段と、前記積分手段からの出力信号および前記入力
部から入力された前記信号をそれぞれ所定倍した後方い
に加算して出力する加算手段とを備えたものである。前
記積分手段は積分の係数が可変とされている。また、前
記加算手段は各信号を所定倍する際の倍率が可変とされ
ている。[Means for Solving the Problems] A signal correction circuit device according to the present invention includes an input section for inputting a signal, an integrating means for integrating a signal inputted from the input section, and an input section for inputting a signal from the integrating means. The apparatus further includes an adding means for multiplying the output signal and the signal input from the input section by a predetermined value, respectively, and adding the resultant signal and outputting the resultant signal. The integrating means has a variable integral coefficient. Further, the adding means has a variable magnification when multiplying each signal by a predetermined value.
[作用]
この発明に係る信号補正回路装置によって得られる利得
の周波数特性は、所定の周波数よりも低い周波数領域に
おいては負の傾きをもち、前記所定の周波数よりも高い
周波数領域においては傾きが0となる。この信号補正回
路装置においては、前記傾きは加算手段における倍率を
変化させることによって調整することができ、前記所定
の周波数は積分手段における係数を変化させることによ
って調整することができる。[Operation] The frequency characteristic of the gain obtained by the signal correction circuit device according to the present invention has a negative slope in a frequency range lower than a predetermined frequency, and has a slope of 0 in a frequency range higher than the predetermined frequency. becomes. In this signal correction circuit device, the slope can be adjusted by changing the magnification in the adding means, and the predetermined frequency can be adjusted by changing the coefficient in the integrating means.
[実施例] 以下、この発明の一実施例を図面を用いて説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.
第1図は、この発明による信号補正回路装置一実施例を
示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of a signal correction circuit device according to the present invention.
図において、画像信号が入力される入力端子11には信
号成分のみを通すコンデンサC1を介して積分回路1が
接続されている。この積分回路1は、抵抗R1,R2お
よびコンデンサC2、C3から構成され、抵抗R1の一
端はコンデンサC1に接続され、抵抗R1の他端はコン
デンサC2を介して接地されている。また、この抵抗R
1の前記他端には、並列接続された抵抗R2およびコン
デンサC3の一端が接続されている。In the figure, an integrating circuit 1 is connected to an input terminal 11 to which an image signal is input via a capacitor C1 that passes only the signal component. This integrating circuit 1 is composed of resistors R1, R2 and capacitors C2, C3, one end of resistor R1 is connected to capacitor C1, and the other end of resistor R1 is grounded via capacitor C2. Also, this resistance R
One end of a resistor R2 and a capacitor C3 connected in parallel are connected to the other end of the capacitor C3.
前記抵抗R2およびコンデンサC3の他端の接続点は、
抵抗R3を介してバイアス用の電源端子v1に接続され
ているとともに、抵抗R4を介して接地され、また、ト
ランジスタQ1のベースに接続されている。抵抗R3お
よびR4は、信号にバイアス電圧を与えるためのもので
ある。The connection point between the resistor R2 and the other end of the capacitor C3 is
It is connected to the bias power supply terminal v1 via a resistor R3, grounded via a resistor R4, and connected to the base of the transistor Q1. Resistors R3 and R4 are for applying a bias voltage to the signal.
トランジスタQ1のコレクタは電源端子v21;接続さ
れ、エミッタは出力電圧を得るための抵抗R5を介して
接地されている。トランジスタQ1のコレクタと抵抗R
5との接続点はコンデンサC4を介して加算回路2に接
続されている。加算回路2は抵抗R6および抵抗R7か
ら構成されており、抵抗R6の一端は前記コンデンサC
4に接続され、抵抗R7の一端はコンデンサC5を介し
て入力端子11に接続され、抵抗R6および抵抗R7の
他端どうしは互いに接続されて出力端子01とされてい
る。The collector of the transistor Q1 is connected to a power supply terminal v21, and the emitter is grounded via a resistor R5 for obtaining an output voltage. Collector of transistor Q1 and resistor R
5 is connected to the adder circuit 2 via a capacitor C4. The adder circuit 2 is composed of a resistor R6 and a resistor R7, and one end of the resistor R6 is connected to the capacitor C.
One end of the resistor R7 is connected to the input terminal 11 via the capacitor C5, and the other ends of the resistor R6 and the resistor R7 are connected to each other to form an output terminal 01.
次に、この信号補正回路装置の動作について説明する。Next, the operation of this signal correction circuit device will be explained.
まず、入力端子■1にフラットな周波数特性をもつフィ
ルタを通過して出力された画像信号が入力された場合に
ついて説明する。First, a case will be described in which an image signal output after passing through a filter having flat frequency characteristics is input to the input terminal (1).
入力端子■1に入力された画像信号は、コンデンサC1
および積分回路1を通る第1の経路と、コンデンサC5
を通る第2の経路とを通った後、加算回路2によって加
算されて出力端子01から出力される。The image signal input to input terminal ■1 is transferred to capacitor C1.
and the first path through the integrating circuit 1 and the capacitor C5
After passing through the second path, the signals are added by the adder circuit 2 and output from the output terminal 01.
第1の経路においては、まず画像信号はコンデンサC1
によって信号成分のみが通され、その信号成分は積分回
路1によって積分される。積分回路1から出力された信
号は抵抗R3およびR4によってバイアスされ、トラン
ジスタQ1に加えられる。そして、その信号はトランジ
スタQ1によってバッファされた後、コンデンサC4に
よって信号成分のみが加算回路2の抵抗R6に加えられ
る。In the first path, the image signal is first transferred to the capacitor C1.
Only the signal component is passed through, and the signal component is integrated by the integrating circuit 1. The signal output from integrating circuit 1 is biased by resistors R3 and R4 and applied to transistor Q1. After that signal is buffered by the transistor Q1, only the signal component is added to the resistor R6 of the adder circuit 2 by the capacitor C4.
他方、第2の経路においては、画像信号はコンデンサC
5によって信号成分のみが通され、その信号成分は加算
回路2の抵抗R7に加えられる。On the other hand, in the second path, the image signal is connected to the capacitor C
5 allows only the signal component to pass, and the signal component is added to the resistor R7 of the adder circuit 2.
第1の経路を通ってきた信号と第2の経路を通ってきた
信号とは、加算回路2の抵抗R6および抵抗R7の抵抗
値によって一定の大きさに調整された後、互いに加算さ
れて出力端子01から出力される。The signal that has passed through the first path and the signal that has come through the second path are adjusted to a constant magnitude by the resistance values of resistor R6 and resistor R7 of adder circuit 2, and then are added together and output. It is output from terminal 01.
高周波領域の信号の場合には、第1の経路を通った信号
と第2の経路を通った信号とが加算回路2によって加算
された大きさの出力信号が得られる。他方、低周波領域
の信号の場合には、第1の経路を通る信号は積分器1を
通るため小さくなり、加算回路2からの出力信号は、は
ぼ第1の経路のみを通った信号の大きさとなる。In the case of a signal in a high frequency region, an output signal having a magnitude obtained by adding the signal passing through the first path and the signal passing through the second path by the adder circuit 2 is obtained. On the other hand, in the case of a signal in the low frequency range, the signal passing through the first path becomes smaller because it passes through the integrator 1, and the output signal from the adder circuit 2 is approximately the same as the signal passing only through the first path. It becomes the size.
このことを図に示すと、第2図に示した従来の信号補正
回路装置と同様に、第3図のような周波数特性が得られ
る。すわわち、利得は低周波領域においてはGL1高周
波領域においてはGMとなって一定となり(GL >G
M ) 、その中間領域L1においては負の傾きを有す
る減衰特性となっている。この実施例においては、低周
波領域における利得GLから3 [dB]減衰した点に
おける角周波数ω、および高周波領域における利得GH
から3 [dB]増加した点における角周波数ω2はそ
れぞれ次式のようになる。This is illustrated in the figure. Similar to the conventional signal correction circuit device shown in FIG. 2, frequency characteristics as shown in FIG. 3 are obtained. In other words, the gain is GL in the low frequency region and GM in the high frequency region and is constant (GL > G
M), the attenuation characteristic has a negative slope in the intermediate region L1. In this example, the angular frequency ω at a point attenuated by 3 [dB] from the gain GL in the low frequency region, and the gain GH in the high frequency region
The angular frequency ω2 at the point where the angular frequency ω2 increases by 3 [dB] from ω is given by the following equation.
ω+−1/Cz ・R1・・・(3)
ω2−1/C2・R4’ (1+Rt / R6)・
・・(4)ここで、R,、R6、Rフはそれぞれ抵抗R
1、R6、R7の抵抗値、C2はコンデンサC2の容量
値である。ω+-1/Cz・R1...(3) ω2-1/C2・R4' (1+Rt/R6)・
...(4) Here, R, , R6, and Rf are the resistances R, respectively.
1, the resistance values of R6, and R7, and C2 is the capacitance value of the capacitor C2.
上式(3)、(4)より、コンデンサC2の容量値C2
を一定とすると、加算回路2の抵抗R6゜R7の抵抗値
R,,R,によって第3図の領域L1における傾きが決
定され、積分回路1の抵抗R1の抵抗値R1によってω
2が決定される。From the above formulas (3) and (4), the capacitance value C2 of capacitor C2
Assuming that ω is constant, the slope in the region L1 of FIG.
2 is determined.
したがって、第4図に示す周波数特性をもつフィルタを
通過したサグ歪をもつ画像信号は、領域L2の傾きが定
まっている場合は、積分回路1の抵抗R1を可変抵抗と
することによって補正可能となる。Therefore, an image signal with sag distortion that has passed through a filter having the frequency characteristics shown in FIG. Become.
この実施例の信号補正回路装置によれば、可変抵抗によ
るノイズは積分回路1のコンデンサC2によって除去さ
れて出力には現われない。According to the signal correction circuit device of this embodiment, the noise caused by the variable resistor is removed by the capacitor C2 of the integrating circuit 1 and does not appear in the output.
さらに、積分回路1の抵抗R1および加算回路2の抵抗
R6を可変抵抗とすると、抵抗R6によって第3図にお
ける領域L1の傾きを調整し、抵抗R1によって角周波
数ω2を調整することが可能となる。Furthermore, if the resistor R1 of the integrating circuit 1 and the resistor R6 of the adding circuit 2 are variable resistors, the slope of the region L1 in FIG. 3 can be adjusted by the resistor R6, and the angular frequency ω2 can be adjusted by the resistor R1. .
したがって、どのような低周波減衰を受けたサグ歪をも
つ信号をも補正可能あり、調整も容易である。Therefore, it is possible to correct any signal with sag distortion that has undergone low frequency attenuation, and adjustment is easy.
[発明の効果]
以上のようにこの発明によれば、積分手段および加算手
段によって、利得の周波数特性における傾斜部分の傾き
および前記傾斜部分と一定部分との境界点の周波数をそ
れぞれ独立に調整することができるので、低周波成分が
減衰した信号を簡単な回路構成により容易に補正するこ
とができる。[Effects of the Invention] As described above, according to the present invention, the slope of the slope portion in the frequency characteristic of the gain and the frequency of the boundary point between the slope portion and the constant portion are independently adjusted by the integrating means and the adding means. Therefore, a signal with attenuated low frequency components can be easily corrected with a simple circuit configuration.
第1図はこの発明による信号補正回路装置の一実施例の
回路図、第2図は従来の信号補正回路装置の回路図、第
3図は第1図および第2図の信号補正回路装置の周波数
特性を説明するための図、第4図はフィルタの周波数特
性を示す図である。
図において、1は積分回路、2は加算回路、11は入力
端子、01は出力端子、R1−R7は抵抗、01〜C5
はコンデンサ、Qlはトランジスタ、Vl、V2は電源
端子である。
なお、各図中同一符号は同一または相当部分を示す。FIG. 1 is a circuit diagram of an embodiment of the signal correction circuit device according to the present invention, FIG. 2 is a circuit diagram of a conventional signal correction circuit device, and FIG. 3 is a circuit diagram of the signal correction circuit device of FIGS. 1 and 2. A diagram for explaining frequency characteristics, FIG. 4 is a diagram showing frequency characteristics of a filter. In the figure, 1 is an integrating circuit, 2 is an adder circuit, 11 is an input terminal, 01 is an output terminal, R1-R7 are resistors, 01 to C5
is a capacitor, Ql is a transistor, and Vl and V2 are power supply terminals. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (5)
路装置であって、 前記信号を入力する入力部と、 前記入力部から入力された信号を積分しかつその係数が
可変とされた積分手段と、 前記積分手段からの出力信号および前記入力部から入力
された前記信号をそれぞれ所定倍した後互いに加算して
出力しかつその倍率が可変とされた加算手段とを備えた
信号補正回路装置。(1) A signal correction circuit device that corrects a signal in which low frequency components have been attenuated, comprising: an input section into which the signal is input; and an integral whose coefficient is variable and which integrates the signal input from the input section. A signal correction circuit device comprising: a means for multiplying the output signal from the integrating means and the signal input from the input section by a predetermined value, and then adding them together and outputting the results, and whose multiplying factor is variable. .
る画像信号であることを特徴とする特許請求の範囲第1
項記載の信号補正回路装置。(2) The signal in which the low frequency component is attenuated is an image signal having sag distortion.
The signal correction circuit device described in .
ていることを特徴とする特許請求の範囲第1項または第
2項記載の信号補正回路装置。(3) The signal correction circuit device according to claim 1 or 2, wherein the integrating means is comprised of a resistor and a capacitor.
とする特許請求の範囲第3項記載の信号補正回路装置。(4) The signal correction circuit device according to claim 3, wherein the resistance of the integrating means is a variable resistance.
らなり、前記第1の抵抗の一端は前記入力部に接続され
、前記第2の抵抗の一端は前記積分手段の出力端子に接
続され、前記第1の抵抗の他端と前記第2の抵抗の他端
とが接続されて出力端子とされており、かつ、前記第2
の抵抗が可変抵抗であることを特徴とする特許請求の範
囲第1項ないし第4項のいずれかに記載の信号補正回路
装置。(5) The adding means includes a first resistor and a second resistor, one end of the first resistor is connected to the input section, and one end of the second resistor is connected to the output terminal of the integrating means. the other end of the first resistor and the other end of the second resistor are connected to serve as an output terminal;
5. The signal correction circuit device according to claim 1, wherein the resistor is a variable resistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62134269A JPS63296472A (en) | 1987-05-27 | 1987-05-27 | Signal correcting circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62134269A JPS63296472A (en) | 1987-05-27 | 1987-05-27 | Signal correcting circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63296472A true JPS63296472A (en) | 1988-12-02 |
Family
ID=15124343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62134269A Pending JPS63296472A (en) | 1987-05-27 | 1987-05-27 | Signal correcting circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63296472A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009118214A (en) * | 2007-11-07 | 2009-05-28 | Mitsumi Electric Co Ltd | Video signal amplifying circuit and semiconductor integrated circuit for amplification |
-
1987
- 1987-05-27 JP JP62134269A patent/JPS63296472A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009118214A (en) * | 2007-11-07 | 2009-05-28 | Mitsumi Electric Co Ltd | Video signal amplifying circuit and semiconductor integrated circuit for amplification |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4039981A (en) | Variable impedance circuit | |
JPS5873289A (en) | Device for automatically and manually controlling high frequency peaking content of video signal | |
JPH0683113B2 (en) | Line equalization circuit | |
JPS63296472A (en) | Signal correcting circuit device | |
US4851911A (en) | Video signal noise reduction circuit | |
US3955150A (en) | Active-R filter | |
JPS6345125B2 (en) | ||
JPH06311395A (en) | Picture input signal processor | |
US6816005B2 (en) | All pass filter | |
JPH0286221A (en) | Receive and tone control circuit | |
JP3181829B2 (en) | Active filter circuit | |
JPS5974710A (en) | Quadrature detector | |
JP2002305428A (en) | Differential active filter | |
JPH0310244B2 (en) | ||
JPS6012381Y2 (en) | Image quality adjustment circuit | |
JP3180376B2 (en) | Low-frequency correction amplifier circuit | |
JPH0448009Y2 (en) | ||
EP0521404B1 (en) | Capacitive circuit | |
JPH0328587Y2 (en) | ||
JP2729796B2 (en) | ▲ √f ▼ gain adjustment circuit with tilt adjustment function | |
JPH0224259Y2 (en) | ||
JPS5931052Y2 (en) | band pass filter | |
JPS6214764Y2 (en) | ||
JPH05259808A (en) | Filter circuit | |
JP2937653B2 (en) | Frequency characteristic adjustment circuit |