JPS63292884A - クロック位相制御回路 - Google Patents

クロック位相制御回路

Info

Publication number
JPS63292884A
JPS63292884A JP62127125A JP12712587A JPS63292884A JP S63292884 A JPS63292884 A JP S63292884A JP 62127125 A JP62127125 A JP 62127125A JP 12712587 A JP12712587 A JP 12712587A JP S63292884 A JPS63292884 A JP S63292884A
Authority
JP
Japan
Prior art keywords
value
signal
ringing
phase
correction value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62127125A
Other languages
English (en)
Inventor
Yuichi Ninomiya
佑一 二宮
Yoshinori Izumi
吉則 和泉
Seiichi Goshi
清一 合志
Masaru Sakurai
優 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Broadcasting Corp
Original Assignee
Toshiba Corp
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Toshiba Corp
Priority to JP62127125A priority Critical patent/JPS63292884A/ja
Publication of JPS63292884A publication Critical patent/JPS63292884A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、サブサンプルされたテレビジョン信号を受信
・復調するテレビジョン受信装置に適用されるクロック
位相制御回路に関する。
(従来の技術) 高精細なテレビジョン信号を、帯域が制限された伝送路
においても送信可能とする一方式にサブサンプル伝送方
式(電子通信学会論文誌、vol。
J68−D、No、4 P、647.1985 )があ
る。
サブサンプル伝送方式では、アナログテレビジョン信号
を一定のサブサンプリングクロックでサンプリングし、
得られたサンプル値を間引いて送信する。受信側では送
信側と同じサンプリングクロックを再生し、受信信号を
リサンプルして再生テレビジョン信号を得ている。
上記リサンプルに際して用いられるクロックは、テレビ
ジョン信号の水平同期信号に同期してPLL回路により
再生される。ところが、前記PLL回路は、水平同期信
号の広域スペクトル成分が少ないことによる等価的な入
力S/Nの劣化や、微小な波形歪等によって、その定常
誤差を完全には除去できない。このため、必ずしも最適
なサンプリング位相のクロックが再生されるとは限らな
かった。サンプル位相がずれると第3図に示すように、
ひとつのパルスを伝送したときに、そのパルスのピーク
点以外のサンプル点においてリンギングが現われる。
ところで、サンプル値伝送を適正に行なうための必要条
件に、パルスのリンギングがピーク点以外には現われな
いという条件がある。これを満たすため、サブサンプル
伝送方式ではマツチラングフィルタによりパルス波形を
正確に行なっている。
しかし、このパルス整形を正しく行なったとしても上述
の如くリサンプリングクロックの位相がずれると、サン
プル値の情報間に干渉が生じる。この干渉は隣接するサ
ンプル点間に波及的に拡がり、画像は著しいリンギング
妨害を被る。
従来は上記リンギングが最少となるように手動にてクロ
ック位相を調整していた。
(発明が解決しようとする問題点) 上述した従来の手動によるリンギング回避は、伝送路の
特性変動があるとこれを適正に行なうことが著しく困難
となる。すなわち、地上放送においては、ゴースト障害
により伝送路特性が時々刻々に変動してしまう場合には
、手動制御は不可能となるし、ケーブル伝送を考えた場
合には、伝送路(ケーブル)反射により、リンギングの
発生状態が変化すΣため、やはり手動調整が難しい。さ
らに上記リンギングの発生原因である位相ず・れは、受
信装置を製造する−の回路ばらつきによっても生じるた
め、製品出荷時!こも装置の特性を揃えるべぐ手動調整
が要求される。この調整は装置毎に行なう必要があるた
め、非常に煩わし、いものである。
本発明は上述の従来の問題点を解−決するために成され
たもので、リサンプリングクロックの位相調整を自動的
に行ない得るクロック位相制御回路を提供することを目
的とする。
[発明の構成] (問題点を解決するための手段) 本発明は、送信信号の垂、直同期区゛間に挿入される波
形歪情報を検出するためのパルス波形を利用してリンギ
ング回避 ようにクロック位相を変化させるべくループ制御を行な
う。
このとき上記パルス波形のサンプル値を、xk(1に1
≦M、xOはピーク値)とした場合に、リンギング量の
評価関数Eを E■Σak@ek と定める。akは重み係数であり、kの絶対値が増加す
るにつれ大きくなるように設定される。またekは以下
のいずれかである。
ek−Ixkl、ek m l xk −xk−I I
ek ” xk 2、ek im (xk −xk−1
) 2、(作用) テレビジョン信号においては、信号のピーク値から、よ
り離れたサンプル点におけるリンギング程、視覚的に目
立ち易いという特徴がある。したがって、上述の様にリ
ンギング量の評価関数を定めることにより、クロック位
相を自動的に最適調整する上で、視覚上鏝もリンギング
による画像劣化が少ない再生画像を得ることができる。
(実施例) 以下、図面を用いて本発明の一実施例を説明する。第1
図に本発明の一実施例を示す。垂直同期区間にゴースト
障害等の波形歪情報を検出するための参照信号としてパ
ルス波形が挿入されている入力テレビジョン信号(1)
は、A/D変換器(2)によってサンプリングクロック
(3)を用いてサンプリングされ、またデジタル化され
る。
前記A/D変換器(2)が出力するデジタルテレビジョ
ン信号(4)は、位相検出器(5)並びに波形メモリ(
6)に導かれる。位相検出器(5)は、テレビジョン信
号(4)中の水平同期信号と前サンプリングクロック(
3)との位相差を検出する。検出された位相差出力(7
)は、加算器(8)を介してループフィルタ(9)に供
給され、積分される。ループフィルタ(9)の積分出力
(10)は、D/A変換器(11)により直流アナログ
電圧に変換され、次段の電圧制御発振器(VCO)(1
2)に発振制御電圧(13)として供給される。前記V
CO(12)は、制御電圧(13)の値に従い、その出
力である前記サンプリングクロック(3)の位相を変化
させる。以上のPLL制御系により、サンプリングクロ
ック(3)は水平同期信号に位相同期したものとなるが
、リンギングが最少となるようには未だその位相は制御
されていない。
以下、本発明の要部である自動制御系について説明する
。前記デジタルテレビジョン信号(4)が供給される波
形メモリ(6)は、テレビジョン信号の垂直同期信号中
に含まれるパルスのサンプル値xk  (k −一翼、
・・・、−1,0,1,・・・、M)をパルス到来毎に
順次更新して記憶する。上記パルスは第3図に示すよう
に、もしサンプル位相が適正であればxO−1、xk−
0(k≠0)となるような波形となる。
前記波形メモリ(6)が出力する前記パルスのサンプル
値xkは、ピーク検出器(14)及びリンギング量演算
回路(15)に゛導かれる。ピーク検出器(15)は前
記最大値xOを入力し、前記サンプル値xkよりこの値
を除くサンプル値xk(k≠0)を用いて、リンギング
量として以下のekのいずれかを求める。
ek−lxk 1、ek−lxk −xk−11ek 
−xk  、 ek −(xk −xk−1) 2一方
、重み係数メモリ(16)には、重み係数akが記憶さ
れている。上記akの値は第2図に示すように、k−0
において0であり、kの絶対値が増加するにつれ、その
値を増すように設定されている。
上記リンギング量ekと重み係数akとは共に乗算器(
17)に導びかれ乗算される。前記誤差演算器(18)
は供給される積値ak*ekを順次積算し、下記の評価
関数に従った誤差信号Eを出力する。
E−Σ ak  轡 ek 前記誤差演算器(18)の出力する誤差信号Eは、比較
器(19) 、レジスタ(20)に供給される。レジス
タ(20)は供給される誤差信号Eに対して自身が記憶
する以前の誤差信号E′を上記比較器(19)に供給す
る。比較器(19)は再録差信号E、E″の値を比較し
、また後述する修正値d゛の極性に基づき修正値dを決
定し、累積器(21)並びにレジスタ(22)に出力す
る。
上記修正値d゛はこのレジスタ(22)が出力する自身
が記憶した以前の修正値である。上記修正値dの値は以
下のように決定される。
+Δ:  (E(E−かつd−)0)または(E)E 
″かつd−<0) d−0:E−E” 一Δ:  (E(E ”かつd”(0)または(E)E
−かつd−)O) ここでΔは固定された微小量である。上記より明らかな
ように修正値dの値は、E<E−すなわち制御の結果リ
ンギング量が減少していくときには、従前の制御方向を
維持するべく従前と同一の極性をとりつつΔだけ変化す
る。また、E>E−すなわち制御結果が悪化する方向に
ある場合には、従前と異なる極性をとって逆方向にΔだ
け変化する。
このような修正値dは、パルスが到来する度に累積器(
21)により累積され、累積値りは前述の加算器(8)
において位相差出力(7)に重畳される。この結果、先
に説明したPLL制御系においてVCO(12)の出力
クロック(3)の位相には上記累積値りに比例したオフ
セットが生じることになる。この位相オフセットの変化
に応じて誤差信号Eも変化するため、結局ループ制御が
働き累積値りは入力ノイズによって±Δの振動はするも
のの、最終的には誤差信号Eを最小化する値に落ち着き
、平衡状態に達する。
なお、コントローラ(23)は位相検出器(5)の状態
を監視しており、PLL制御が定常状態に至ったことを
確認してから上記累積器(21)の動作を開始させるも
のである。したがって、クロックがPLLに引き込まれ
ていない間は、累積器(21)の動作は停止しており、
出力は0にリセットされている。
[発明の効果] 以上説明してきたように本発明によれば、サブサンプル
されたテレビジョン信号を受信・復調する際に、リサン
プル位相ずれに起因して発生していたリンギングを自動
的に減少させることができる。このとき、自動制御にお
いて最小化される誤差信号Eは、 E−Σak−ek であり、重み係数akはkの絶対値が増加するにつれ、
その値を増すように設定されている。
したがって、本発明により決定されるクロック位相は、
ピーク値を有するサンプル点から、より離れたサンプル
点においてリンギングの改善が著しいように最適化され
る。リンギングは上記離れたサンプル点におけるものが
視覚上目立つ。よって、本発明によればリンギングによ
る画像劣化が視覚滓量も少ない画像状態にクロック位相
を自動的に設定することができ、視聴者に常に良好な再
生画像を提供することができる。
【図面の簡単な説明】
第1図は本発明の一実施例に係るクロック位相制御回路
のブロック構成図、第2図は本発明に用いられる重み係
数の特性図、第3図はサンプリングの位相ずれを説明す
るためのパルス波形図である。 (1)・・・テレビジョン信号、 (2)・・・A/D変換器、 (3)・・・サンプリングクロック、 (4)・・・デジタルテレビジョン信号、(6)・・・
波形メモリ、 (14)・・・ピーク検出器、 (15)・・・リンギング量演算回路、(16)・・−
重み係数メモリ、 (17)・・・乗算器、(18)・・・誤差演算器、(
19)・・・比較器、 (20)、(22)・・・レジスタ、 (21)・・・累積器。

Claims (2)

    【特許請求の範囲】
  1. (1)垂直同期区間内に波形歪情報を検出するための参
    照信号が挿入されておりサンプル値伝送されるアナログ
    テレビジョン信号を入力するA/D変換器と、このA/
    D変換器によりデジタル化されたテレビジョン信号を入
    力し前記A/D変換器に位相制御されたサンプリングク
    ロックを供給するPLL制御系と、前記パルス波形のサ
    ンプル値をxk(|k|≦M、x0はピーク値)とした
    場合に下記の誤差信号Eを出力する演算手段、及びこの
    演算手段が順次出力する前記誤差信号同志を比較する比
    較手段、この比較手段の比較結果により検出される前記
    誤差信号の増減状態に応じてその値が増減される位相制
    御信号を出力する制御信号発生手段を有する自動制御系
    とを具備し、前記PLL制御系に加えて前記位相制御信
    号により前記サンプリングクロックの位相制御を行なう
    ことを特徴とするクロック位相制御回路。 E=Σak・ek akはkの絶対値が増大するにつれ、その値が増大する
    重み係数。 ekは以下のいずれかの演算により得られるリンギング
    量。 ek=|xk|、ek=|xk−xk−1|ek=xk
    ^2、ek=(xk−xk−1)^2
  2. (2)演算手段は、パルス波形のサンプル値xkを記憶
    する波形メモリと、この波形メモリから供給される前記
    サンプレ値xkを入力し、下記のいずれかのリンギング
    量ekを出力するリンギング量演算回路と、前記リンギ
    ング量ekとkの絶対値が増大するにつれ、その値が増
    大する重み係数akとを入力し両者の乗算を実行する乗
    算器と、この乗算器の出力ak・ekを入力し順次積算
    し下記の誤差信号Eを得る誤差演算回路とからなること
    を特徴とする特許請求の範囲第1項記載のクロック位相
    制御回路。 E=Σak・ek ek=|xk|、ek=|xk−xk−1|ek=xk
    ^2、ek=(xk−xk−1)^2
JP62127125A 1987-05-26 1987-05-26 クロック位相制御回路 Pending JPS63292884A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62127125A JPS63292884A (ja) 1987-05-26 1987-05-26 クロック位相制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62127125A JPS63292884A (ja) 1987-05-26 1987-05-26 クロック位相制御回路

Publications (1)

Publication Number Publication Date
JPS63292884A true JPS63292884A (ja) 1988-11-30

Family

ID=14952227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62127125A Pending JPS63292884A (ja) 1987-05-26 1987-05-26 クロック位相制御回路

Country Status (1)

Country Link
JP (1) JPS63292884A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0686245A (ja) * 1992-02-29 1994-03-25 Samsung Electron Co Ltd 信号処理システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0686245A (ja) * 1992-02-29 1994-03-25 Samsung Electron Co Ltd 信号処理システム

Similar Documents

Publication Publication Date Title
US7868949B2 (en) Circuit arrangement and method for locking onto and/or processing data, in particular audio, T[ele]v[ision] and/or video data
US6144413A (en) Synchronization signal detection and phase estimation apparatus and method
US4987491A (en) Jitter compensation circuit for processing jitter components of reproduced video signal
US5579348A (en) Method and apparatus for improving the apparent accuracy of a data receiver clock circuit
US6385267B1 (en) System and method for locking disparate video formats
JPS6231289A (ja) テレビジヨン表示方式
KR100351144B1 (ko) 디지털 티브이의 타이밍 복구장치 및 방법
JPS6229382A (ja) ビデオ信号処理装置
JPH02223869A (ja) 雑音測定装置
EP0662271B1 (en) Apparatus and method for producing periodic synchronization references forming a synchronization signal
US5896180A (en) Phase-locked loop circuit for generating stable clock signal for use in regeneration of picture signal
JP2843690B2 (ja) 波形等化回路
JPS63292886A (ja) クロック位相制御回路
JPS63292884A (ja) クロック位相制御回路
EP0927492B1 (en) A delay correction circuit
EP0778710A2 (en) A method and system in data transmission
JP3510640B2 (ja) テレビジョンカメラ装置
US20040062333A1 (en) System and method for clock synchronization of multi-channel baud-rate timing recovery systems
US7605867B1 (en) Method and apparatus for correction of time base errors
US5917550A (en) Clock signal generator for composite video signal
JPH0831967B2 (ja) クロック位相制御回路
JP2953549B2 (ja) 映像信号のジッタ補正回路
US5251032A (en) Line synchronizing circuit
JPS63288590A (ja) クロック位相制御回路
KR101556208B1 (ko) 디스플레이포트 수신단에서의 비디오 클럭 주파수 보상 구조